| 【発明の名称】 |
ＩＣ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法 |
| 【発明者】 |
【氏名】片桐 弘至
【氏名】加藤 達哉
【氏名】馬場 誠
【氏名】多賀 茂
【氏名】佐藤 学
|
| 【要約】 |
【課題】寸法精度の高い多層セラミック基板を製造できる多層セラミック基板の製造方法及びＩＣ検査用治具に用いる多層セラミック基板を提供すること。
【構成】第１のグリーンシート２１を焼成して第１の焼成済み基板３を製造した。次に、第１の焼成済み基板３にビアホール２３を形成した。次に、ビアホール２３に導電ペースト２５を充填した。次に、導電ペースト２５を焼成してビア９を形成した。次に、第１の焼成済み基板３の一方の面に３枚の第２のグリーンシート２７を積層し第１の積層体３１を得た。次に、第１の積層体３１の上下両面に収縮抑制シート３３を積層して第２の積層体３５を形成した。次に、第２の積層体３５を加圧焼成して積層焼成体３６を得た。次に、積層焼成体６の上下表面に残った無機組成物を除去し、その両面を研磨した。次に、その両研磨面に電極１１を形成した。 |
【特許請求の範囲】
【請求項１】
第１の焼成済み基板と、該第１の焼成済み基板より焼結温度が低い材料からなる第２の焼成済み基板とを備えるとともに、前記第２の焼成済み基板の両表面のうち少なくとも一方の表面に、前記第１の焼成済み基板が積層された多層セラミック基板であって、
少なくとも一方の前記第１の焼成済み基板の両表面のうち、非積層側である外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍであり、
且つ、前記外側表面に電極を備えたことを特徴とするＩＣ検査用治具に用いる多層セラミック基板。
【請求項２】
前記第１の焼成済み基板には、前記電極に電気的に接続されたビアが形成されていることを特徴とする前記請求項１に記載のＩＣ検査用治具に用いる多層セラミック基板。
【請求項３】
前記第１の焼成済み基板には、前記ビアの前記外側表面への移動を規制して抜け落ちを防止する規制部を設けたことを特徴とする前記請求項２に記載のＩＣ検査用治具に用いる多層セラミック基板。
【請求項４】
前記第１の焼成済み基板は、その厚みが１．０ｍｍ以下であることを特徴とする前記請求項１〜３のいずれかに記載のＩＣ検査用治具に用いる多層セラミック基板。
【請求項５】
前記電極は、単層又は層毎に異なる導電金属を用いた複数層からなり、前記層のうち前記第１の焼成済み基板に接するベース層は、その厚みが０．０２μｍ〜０．８μｍであることを特徴とする前記請求項１〜４のいずれかに記載のＩＣ検査用治具に用いる多層セラミック基板。
【請求項６】
第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、
前記第１の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
第２のグリーンシートの両面に、前記導電ペーストを充填した又は充填後焼成した第１の焼成済み基板を貼り合わせて第１の積層体を形成する工程と、
前記第１の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。
【請求項７】
第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、
前記第２のグリーンシートの両面に、前記第１の焼成済み基板を積層して第１の積層体を形成する工程と、
前記第１の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体の表面の前記第１の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した積層焼成体を焼成する工程と、
前記導電ペースト焼成後の前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。
【請求項８】
第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、
前記第１の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した又は充填後焼成した第１の焼成済み基板の一方の表面に、第２のグリーンシートを積層して第１の積層体を形成する工程と、
前記第１の積層体の両面のうち少なくとも第２のグリーンシート側の面に、収縮抑制シートを積層して第２の積層体を形成する工程と、
前記第２の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、
前記収縮抑制シートを除去した前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。
【請求項９】
第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、
前記第１の焼成済み基板の一方の表面に、第２のグリーンシートを積層して第１の積層体を形成する工程と、
前記第１の積層体の両面のうち少なくとも第２のグリーンシート側の面に、収縮抑制シートを積層して第２の積層体を形成する工程と、
前記第２の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、
前記収縮抑制シートを除去した前記積層焼成体における前記第１の焼成済み基板に、ビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した積層焼成体を焼成する工程と、
前記導電ペースト焼成後の前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。
【請求項１０】
前記第２の積層体を形成する際に、前記第１の焼成済み基板の表面に、第３のグリーンシートを介して前記収縮抑制シートを積層することを特徴とする前記請求項８又は９に記載の多層セラミック基板の製造方法。
【請求項１１】
前記表面処理方法は、砥粒研磨、砥石研磨、バレル研磨、バフ研磨、化学エッチング、及び熱処理のうち、少なくとも１種であることを特徴とする前記請求項６〜１０のいずれかに記載の多層セラミック基板の製造方法。
|
【発明の詳細な説明】【技術分野】
【０００１】
本発明は、ＩＣ検査用治具に用いる多層セラミック基板、及び、焼成時において平面方向の収縮を実質的に発生させないようにする、いわゆる「無収縮焼成プロセス」を使用して多層セラミック基板を製造する多層セラミック基板の製造方法に関する。
【背景技術】
【０００２】
従来より、ＩＣの機能を検査するために、ＩＣの各端子に電極を接触させて検査を行うセラミック製のＩＣ検査用治具が用いられている。
この種のＩＣ検査用治具としては、例えばアルミナ製の多層セラミック基板の両面に多数の電極を設けるとともに、裏表の電極をビアで接続したものが知られている。
【０００３】
また、上述した多層セラミック基板を製造する技術として、例えば下記(1)、(2)の技術が提案されている。
(1)例えば特許文献１の技術では、第１のグリーンシートを焼成して焼結セラミック体
を形成し、この焼結セラミック体の上に導体を形成した後に、第２のグリーンシートを積層して積層体を形成し、この積層体を焼成して多層セラミック基板を製造している。
【０００４】
(2)また、特許文献２の技術では、焼成したセラミック基板の片面又は両面に、未焼成
のセラミックグリーンシートを積層して積層体を作成し、その積層体の最外側のセラミックグリーンシートの表面に拘束用グリーンシートを積層し、この積層体を加圧しながら又は加圧しないで焼成し、焼成後に拘束層の残存物を除去して多層セラミック基板を製造している。
【特許文献１】特開２００２−３４４１３８号公報
【特許文献２】特開２００３−１５８３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術では、下記の問題点があり必ずしも好ましくはない。
つまり、前記特許文献１の技術では、第１グリーンシートにビアホールを形成した後に、焼成を行っている。そのため、第１のグリーンシートは、平面方向に収縮しながら焼結するため、高い寸法精度が得られない。その結果、その後貼り合わせる第２のグリーンシートを積層して焼成しても、得られる基板の寸法精度は必ずしも十分ではないという問題があった。
【０００６】
一方、前記特許文献２の技術では、焼成済み基板について、厚膜導体や厚膜抵抗体を同時焼成または後付けで形成しているが、焼成済み基板にビアホールを形成する製造方法については記載はない。また、焼成済み基板と未焼成グリーンシートの焼結層の剥がれや、キャビティ部の変形について述べてあるが、焼成済みの基板自体の寸法精度についての言及はない。
【０００７】
本発明は、上記問題に鑑みて為されたものであり、寸法精度の高い多層セラミック基板を製造できる多層セラミック基板の製造方法、及びその製造方法などによって製造されるＩＣ検査用治具に用いる多層セラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）請求項１の発明（ＩＣ検査用治具に用いる多層セラミック基板）は、第１の焼成済み基板と、該第１の焼成済み基板より焼結温度が低い材料からなる第２の焼成済み基板とを備えるとともに、前記第２の焼成済み基板の両表面のうち少なくとも一方の表面に、前記第１の焼成済み基板が積層された多層セラミック基板であって、少なくとも一方の前記第１の焼成済み基板の両表面のうち、非積層側である外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍであり、且つ、前記外側表面に電極を備えたことを特徴とする。
【０００９】
本発明では、第２の焼成済み基板の一方の側又は両側に積層された第１の焼成済み基板の外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍで、その滑らかな外側表面に電極を備えているので、外側表面の電極にＩＣの端子を接触させて検査する場合に、電極と端子との電気的接続を確実にすることができる。
【００１０】
また、外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍと滑らかであるので、特に薄膜導体で形成された電極の密着強度が高く好適である。
なお、本発明では、第２の焼成済み基板の一方の側又は両側に第１の焼成済み基板が積層されているが、特に両側に第１の焼成済み基板が積層されたものが、焼成時の変形が少なく、また、製造も容易であるので（例えば収縮抑制シートの除去等の工程が不要であるので）好適である。また、両側に第１の焼成済み基板が積層された場合には、両第１の焼成済み基板の外側表面に電極を形成することができる。
【００１１】
（２）請求項２の発明では、前記第１の焼成済み基板には、前記電極に電気的に接続されたビアが形成されていることを特徴とする。
本発明では、第１の焼成済み基板には、外側表面の電極（外側電極）に電気的に接続されたビアが形成されているので、このビアを介して、外側電極とその反対側（基板裏側）の電極とを電気的に接続することができる。
【００１２】
よって、外側電極にＩＣの端子を接続し、裏側の電極に検査用の機器を接続することにより、ＩＣの検査を容易に行うことができる。
（３）請求項３の発明では、前記第１の焼成済み基板には、前記ビアの前記外側表面への移動を規制して抜け落ちを防止する規制部を設けたことを特徴とする。
【００１３】
本発明では、第１の焼成済み基板には、ビアの外側表面側（外側表面から脱落する方向）への移動を規制する規制部（例えばビアの外径より小径とされた部分）が設けられているので、ビアが外側表面から抜け落ちるのを防止できる。
【００１４】
（４）請求項４の発明では、前記第１の焼成済み基板は、その厚みが１．０ｍｍ以下であることを特徴とする。
本発明は、第１の焼成済み基板の厚みを例示したものであり、基板の厚みが１．０ｍｍ以下であると、機械的加工やレーザ加工などによりビアホールを形成する加工が容易である。
【００１５】
（５）請求項５の発明では、前記電極は、単層又は層毎に異なる導電金属を用いた複数層からなり、前記層のうち前記第１の焼成済み基板に接するベース層は、その厚みが０．０２μｍ〜０．８μｍであることを特徴とする。
【００１６】
本発明では、第１の焼成済み基板に接する導電金属からなる層であるベース層の厚みが０．０２μｍ〜０．８μｍであるので、電極自体の接合強度が高いという利点がある。
ここでは、（１種の導電金属からなる）単層である場合は、その単層がベース層であり、それぞれ異なる導電金属からなる複数層の場合は、最下層がベース層となる。
【００１７】
なお、電極としては、第１の焼成済み基板上に、例えばスパッタリング等によって順次形成された下部導電層（Ｔｉ層、Ｃｕ層等の積層体）と、下部導電層の上に、例えば電解メッキによって順次形成された上部導電層（Ｃｕ層、Ｎｉ層、Ａｕ層等の積層体）の構成が挙げられる。
【００１８】
（６）請求項６の発明（多層セラミック基板の製造方法）は、第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、前記第１の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、第２のグリーンシートの両面に、前記導電ペーストを充填した又は充填後焼成した第１の焼成済み基板を貼り合わせて第１の積層体を形成する工程と、前記第１の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。
【００１９】
本発明は、第２の焼成済み基板の両側に第１の焼成済み基板を備えた多層セラミック基板の製造方法である。ここでは、第１の焼成済み基板にビアホールを形成するので、第１の焼成済み基板自体（特にビアホールの位置や形状）が高寸法精度となる。更に、第２のグリーンシートの両側に高寸法精度の第１の焼成済み基板を積層して焼成するため、全体として変形し難く、よって、得られる多層セラミック基板も高寸法精度となる。
【００２０】
なお、第２のグリーンシートとしては、１枚のグリーンシート又は複数枚のグリーンシートを積層したものを採用できる（以下同様）。
（７）請求項７の発明（多層セラミック基板の製造方法）は、第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、前記第２のグリーンシートの両面に、前記第１の焼成済み基板を積層して第１の積層体を形成する工程と、前記第１の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体の表面の前記第１の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した積層焼成体を焼成する工程と、前記導電ペースト焼成後の前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする多層セラミック基板の製造方法。
【００２１】
本発明は、第２の焼成済み基板の両側に第１の焼成済み基板を備えた多層セラミック基板の製造方法である。ここでは、積層焼成体における第１の焼成済み基板にビアホールを形成するので、前記請求項６の発明と同様に、第１の焼成済み基板自体（特にビアホールの位置や形状）が高寸法精度となるとともに、最終的に得られる多層セラミック基板も高寸法精度となる。
【００２２】
（８）請求項８の発明（多層セラミック基板の製造方法）は、前記第１の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した又は充填後焼成した第１の焼成済み基板の一方の表面に、第２のグリーンシートを積層して第１の積層体を形成する工程と、前記第１の積層体の両面のうち少なくとも第２のグリーンシート側の面に、収縮抑制シートを積層して第２の積層体を形成する工程と、前記第２の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、前記収縮抑制シートを除去した前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。
【００２３】
本発明では、第１の焼成済み基板にビアホールを形成するので、第１の焼成済み基板自体（特にビアホールの位置や形状）が高寸法精度となる。更に、高寸法精度の第１の焼成済み基板に、第２のグリーンシートを積層して焼成するため、全体として変形し難く、よって、得られる多層セラミック基板も高寸法精度となる。
【００２４】
（９）請求項９の発明（多層セラミック基板の製造方法）は、第１のグリーンシートを焼成して第１の焼成済み基板を作成する工程と、前記第１の焼成済み基板の一方の表面に、第２のグリーンシートを積層して第１の積層体を形成する工程と、前記第１の積層体の両面のうち少なくとも第２のグリーンシート側の面に、収縮抑制シートを積層して第２の積層体を形成する工程と、前記第２の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、前記収縮抑制シートを除去した前記積層焼成体における前記第１の焼成済み基板に、ビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した積層焼成体を焼成する工程と、前記導電ペースト焼成後の前記積層焼成体における前記第１の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第１の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。
【００２５】
本発明では、積層焼成体における第１の焼成済み基板にビアホールを形成するので、前記請求項８の発明と同様に、第１の焼成済み基板自体（特にビアホールの位置や形状）が高寸法精度となるとともに、最終的に得られる多層セラミック基板も高寸法精度となる。
【００２６】
（１０）請求項１０の発明は、前記第２の積層体を形成する際に、前記第１の焼成済み基板の表面に、第３のグリーンシートを介して前記収縮抑制シートを積層することを特徴とする。
【００２７】
本発明では、第１の焼成済み基板と収縮抑制シートとの間に、第３のグリーンシートを配置するので、第１の焼成済み基板と収縮抑制シートと密着性が高く、よって、第１の焼成済み基板の変形や割れを防止するという効果がある。
【００２８】
（１１）請求項１１の発明では、前記表面処理方法は、砥粒研磨、砥石研磨、バレル研磨、バフ研磨、化学エッチング、及び熱処理のうち、少なくとも１種であることを特徴とする。
【００２９】
本発明は、好ましい表面処理方法を例示したものである。
・尚、第１の焼成済み基板と第２の焼成済み基板との熱膨張率差が、３ｐｐｍ／℃以下であると、第１の焼成済み基板と第２の焼成済み基板との界面での剥離が生じ難いので好適である。
【００３０】
・第１の焼成済み基板や第２の焼成済み基板のビアに用いる導体（ビア導体）として、例えば、Ａｇ系、Ａｇ／Ｐｄ系、Ａｇ／Ｐｔ系、Ｃｕ系、Ｃｕ／Ｗ系のいずれかを採用できる。
【００３１】
・第１の焼成済み基板や第２の焼成済み基板として、例えば、Ａｌ2Ｏ3、ＺｒＯ2、Ｓｉ3Ｎ4、ＳｉＣ、ＡｌＮ、ガラス、ガラスとセラミックフィラーの複合材料のいずれかを採用できる。なお、第２の焼成済み基板の両側に第１の焼成済み基板を配置する場合には、両側の第１の焼成済み基板が同じ組成であると好適である。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態を、図面を参照しながら説明する。
［第１実施形態］
ａ）まず、本実施形態の多層セラミック基板の製造方法により得られる多層セラミック基板を、図１に基づいて説明する。尚、図１は多層セラミック基板の断面構造を概略的に表している。
【００３３】
図１（ａ）に示す様に、多層セラミック基板１は、例えばＩＣ検査用治具に用いられる積層基板であり、主として、第１の焼成済み基板３と、第１の焼成済み基板３の一方の表面（同図下方）に積層された第２の焼成済み基板５とから構成されている。
【００３４】
この第２の焼成済み基板５は、複数のセラミック層５Ａ〜５Ｃから構成されており、その内部（各セラミック層５Ａ〜５Ｃの表面）には、配線層７が形成されるとともに、異なるセラミック層５Ａ〜５Ｃの配線層７同士を接続するようにビア９が形成されている。なお、第１の焼成済み基板３にも、同様なビア９が形成されている。
【００３５】
また、多層セラミック基板１の表面及び裏面には、特定のビア９と電気的に接続されたパッド（電極）１１が形成されている。尚、ＩＣ検査用治具用の多層セラミック基板１の場合には、上下の電極１１のうち、特定の電極１１が電気的に接続されている。
【００３６】
前記第１の焼成済み基板３は、例えばアルミナ（９５重量％）からなり、第２の焼成済み基板５は、第１の焼成済み基板３より焼結温度（従って焼成温度）が低い材料である低温焼成ガラスセラミックからなる。この第２の焼成済み基板（低温焼成ガラスセラミック）５は、ガラス成分とセラミック成分との混合物を、例えば８００〜１０５０℃程度の低温にて焼成したものである。なお、第１の焼成済み基板３は、第２の焼成済み基板５の焼成温度より高い、例えば１３００〜１６００℃の高温にて焼成したものである。
【００３７】
また、配線層７やビア９は、例えばＡｇ系のペーストを焼成した導体から形成されており、電極１１は、例えばスパッタリング、蒸着、電解メッキ、無電解メッキ等によって形成された例えばＴｉ、Ｍｏ、Ｃｕ、Ｎｉ、Ａｕ等の異なる導電金属（薄膜導体）からなる。
【００３８】
なお、電極１１は、図１（ｂ）に示す様に、第１の焼成済み基板３上に、スパッタリングよって形成された下部導電層１３と、その下部導電層１３上に、電解メッキによって形成された上部導電層１５とから形成されている。詳しくは、下部導電層１３は、（下側より）Ｔｉ層１３Ａ、Ｃｕ層１３Ｂの順で形成され、上部導電層１５は、（下側より）Ｃｕ層１５Ａ、Ｎｉ層１５Ｂ、Ａｕ層１５Ｃの順で形成されている。ここで、下部導電層１３のうちベース層であるＴｉ層１３Ａが第１の焼成済み基板３に接しており、この最下層のＴｉ層１３Ａの厚みは０．０２μｍ〜０．８μｍである。
【００３９】
特に、本実施形態では、第１の焼成済み基板３は、その厚みが１．０ｍｍ以下であり、その表面のうち、非積層側である外側表面（同図上方）の表面粗さＲａは、研磨によって０．０２μｍ〜１．００μｍと非常に滑らかに加工されている。
【００４０】
ｂ）次に、本実施形態の多層セラミック基板１の製造方法を、図２に基づいて詳細に説明する。
・まず、図２（ａ）に示す様に、第１の焼成済み基板３を製造するための原料粉末として、アルミナ粉末（平均粒径：３μｍ、比表面積：１．０ｍ2／ｇ）を用意した。また、
セラミックのグリーンシートを形成する際のバインダ成分及び可塑剤成分として、アクリル系バインダとＤＯＰ（ジ・オチクル・フタレート）を用意した。
【００４１】
そして、アルミナ９５重量％の第１の焼成済み基板３を得るために、前記アルミナ粉末所定量に、アクリル樹脂（バインダ）、溶剤、及び可塑剤（ＤＯＰ）の適量を加え、アルミナ製のポットにて５時間混合することにより、セラミックスラリーを得た。
【００４２】
得られたセラミックスラリーを用いて、ドクターブレード法により、第１のグリーンシート２１を得た。
・次に、図２（ｂ）に示す様に、第１のグリーンシート２１を１５００℃で焼成して、アルミナ９５重量％の第１の焼成済み基板３を製造した。尚、その厚みは、０．５ｍｍである。
【００４３】
・次に、図２（ｃ）に示す様に、第１の焼成済み基板３に、貫通穴であるビアホール２３を形成した。このビアホール２３は、例えば、ＣＯ2レーザ、ＹＡＧレーザ、ブラスト加工、機械的加工により形成することができる。
【００４４】
・次に、図２（ｄ）に示す様に、前記ビアホール２３に、例えばＡｇ系ペーストからなる導電ペースト２５を充填した。
・次に、図２（ｅ）に示す様に、導電ペースト２５を充填した第１の焼成済み基板３を、８００〜９００℃に加熱し、導電ペースト２５を焼成してビア９を形成した。尚、導電ペースト２５を後の工程で焼成する場合には、この工程は省略可能である。
【００４５】
・次に、図２（ｆ）に示す様に、第１の焼成済み基板３の一方の面（同図下方）に、３枚の第２のグリーンシート２７Ａ〜２７Ｃ（２７と総称する）を積層した。
具体的には、まず、第２の焼成済み基板５を形成するための原料粉末として、ＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3を主成分とするホウケイ酸系ガラス粉末（平均粒径：３μｍ、比表面積：１．０ｍ2／ｇ）と、アルミナ粉末（平均粒径：３μｍ、比表面積：１．０ｍ2／ｇ）とを用意した。また、バインダ成分及び可塑剤成分として、アクリル系バインダとＤＯＰ（ジ・オチクル・フタレート）を用意した。
【００４６】
そして、前記ホウケイ酸系ガラス粉末とアルミナ粉末とを、重量比で５０：５０、総量で１ｋｇとなるように秤量し、これに、前記アクリル樹脂（バインダ）、溶剤、及び可塑剤（ＤＯＰ）の適量を加えて、アルミナ製のポットで５時間混合することにより、セラミックスラリーを得た。
【００４７】
得られたセラミックスラリーを用いて、ドクターブレード法により、３枚のグリーンシート（低温焼成用のグリーンシート）２７Ａ〜２７Ｃを得た。そして、これらの各グリーンシート２７Ａ〜２７Ｃに、パンチングにより貫通孔（ビアホール）２３を形成し、このビアホール２３に、導電ペースト２５を充填した。
【００４８】
また、各グリーンシート２７Ａ〜２７Ｃの表面に、導電ペースト２５と同様な印刷ペーストを用いて、例えば導電ペースト２５などの表面を覆う様に、印刷によって（後に配線層７となる）配線パターン２９を形成した。
【００４９】
そして、各グリーンシート２７Ａ〜２７Ｃを積層して第２のグリーンシート２７とし、この第２のグリーンシート２７を、第１の焼成済み基板３の一方の面に積層して、第１の積層体３１を得た。尚、第１の焼成済み基板３に対して、各グリーンシート２７Ａ〜２７Ｃを順次積層してもよい。
【００５０】
・次に、図２（ｇ）に示す様に、第１の積層体３１の上下両面に、第１の積層体３１と同様な縦横の寸法の収縮抑制シート３３Ａ、３３Ｂ（３３と総称する）を積層して、第２の積層体３５を形成した。尚、上面側の収縮抑制シート３３Ａは省略してもよい。
【００５１】
この収縮抑制シート３３は、第２のグリーンシート２７とほぼ同様な材料及び工程により製造されるが、収縮抑制シート３３の焼結温度が、第２のグリーンシート２７の焼結温度より高くなるように、その成分は多少異なる。具体的には、アルミナ成分が９９重量％以上となる様に、アクリル樹脂の割合を、収縮抑制シート３３の方が少なくするように調整する。
【００５２】
これにより、第２のグリーンシート２７が焼結する温度でも、収縮抑制シート３３は焼結しなくなるので、第２のグリーンシート２７の焼結の際の収縮を収縮抑制シート３３が抑制できるようになる。
【００５３】
・次に、図２（ｈ）に示す様に、第２の積層体３５を、温度：８６０℃、圧力：２ｋｇ／ｃｍ2の条件で加圧焼成して、積層焼成体３６を作製した。尚、この際には、加圧しなくても焼成可能である。
【００５４】
・次に、図２（ｉ）に示す様に、積層焼成体３６の上下表面に残った無機組成物（収縮抑制シート３３の残滓）を、例えばサンドブラスト処理、超音波洗浄、ブラシによる洗浄等によって除去した。なお、ここでは、収縮抑制シート３３を除去したものを積層焼成本体３７とする。
【００５５】
・次に、図２（ｊ）に示す様に、積層焼成本体３７の両面（又は第１の焼成済み基板３の表面）を研磨し、その研磨面の表面粗さＲａを、０．０２μｍ〜１．００μｍとした。
なお、この研磨方法（表面処理方法）としては、砥粒研磨、砥石研磨、バレル研磨、バフ研磨、化学エッチング、及び熱処理のうち、少なくとも１種を採用できる。
【００５６】
このうち、砥粒研磨としては、アルミナ質砥粒又はダイアモンド砥粒を使用し、ラッピング研磨、乾式ブラスト、湿式ブラストを行う方法を採用できる。砥石研磨としては、アルミナ質の砥石を使用し、平面研削装置で研磨加工を行う方法を採用できる。バレル研磨としては、アルミナ質の研磨石を使用し、バレル研磨装置で研磨加工を行う方法を採用できる。バフ研磨としては、アルミナ繊維質のバフを使用し、バフ研磨機で加工する方法を採用できる。化学エッチングとしては、フッ酸を使用し、エッチングにより表面加工する方法を採用できる。熱処理としては、所定温度に加熱することにより、表面加工する方法を採用できる。
【００５７】
・次に、図２（ｋ）に示す様に、研磨した積層焼成本体３７の両面（又は研磨した第１の焼成済み基板３の表面）に、スパッタリング、蒸着、電解メッキ、無電解メッキ等により、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉ、Ａｕ等からなる電極１１を形成し、多層セラミック基板１を完成した。
【００５８】
具体的には、前記図１（ｂ）に示す様に、スパッタリングよって下部導電層１３を形成し、その下部導電層１３上に、電解メッキによって上部導電層１５を形成することにより電極１１を形成した。この場合、ベース層であるＴｉ層１３Ａの厚みを、０．０２μｍ〜０．８μｍとした。
【００５９】
ｃ）次に、前記多層セラミック基板１の使用方法を、図３に基づいて説明する。
図３に模式的に示す様に、ＩＣ４１の検査に用いられるＩＣ検査用治具４３の基板として、上述した多層セラミック基板１が用いられており、その一方の表面の電極１１に端子４５が設けられている。
【００６０】
このＩＣ検査用治具４３を用いて、ＩＣ４１の検査を行う場合には、ＩＣ４１の端子４７をＩＣ検査用治具４３の端子４５に接続する。そして、多層セラミック基板１の他方の表面の電極１１に、ＩＣ電気特性検査装置４９を接続し、ＩＣ４１の検査を行う。
【００６１】
ｄ）この様に、本実施形態では、第１の焼成済み基板３に、機械的加工やレーザ加工などによってビアホール２３を形成するため、第１の焼成済み基板３自体（特にビア９の位置や形状）が高寸法精度となる。更に、高寸法精度の第１の焼成済み基板３に、第２のグリーンシート２７を積層して焼成するため、得られる多層セラミック基板１も高寸法精度となる。
【００６２】
また、第１の焼成済み基板３の外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍで、その滑らかな外側表面に電極１１を備えているので、外側表面の電極１１に、ＩＣ４１の端子４７を接触させて検査する場合に、電極１１と端子４７との電気的接続を確実にすることができる。
【００６３】
更に、外側表面の表面粗さＲａが、０．０２μｍ〜１．００μｍと滑らかであるので、特に薄膜導体で形成された電極１１の密着強度が高く好適である。しかも、電極１１のベース層であるＴｉ層１３Ａの厚みは、０．０２μｍ〜０．８μｍであるので、この点からも、電極の接合強度が高いという利点がある。
［第２実施形態］
次に、第２実施形態の多層セラミック基板の製造方法について、図４に基づいて説明する。尚、前記第１実施形態と同様な内容の説明は省略する。
【００６４】
本実施形態は、第１の焼成済み基板の外側表面に第３のグリーンシートを配置し、更にその表面に収縮抑制シートを配置する多層セラミック基板の製造方法である。
・まず、図４（ａ）に示す様に、第１実施形態と同様な材料を用いて、第１のグリーンシート５１を製造した。
【００６５】
・次に、図４（ｂ）に示す様に、第１のグリーンシート５１を焼成して第１の焼成済み基板５３を製造した。
・次に、図４（ｃ）に示す様に、第１の焼成済み基板５３に、ビアホール５５を形成した。
【００６６】
・次に、図４（ｄ）に示す様に、ビアホール５５に、導電ペースト５７を充填した。
・次に、図４（ｅ）に示す様に、導電ペースト５７を充填した第１の焼成済み基板５３を加熱し、導電ペースト５７を焼成してビア５９を形成した。
【００６７】
・次に、図４（ｆ）に示す様に、第１の焼成済み基板５３の一方の面に、前記第１実施形態と同様に、３枚の第２のグリーンシート６１Ａ〜６１Ｃ（６１と総称する）を積層して、第１の積層体６３を形成した。
【００６８】
・次に、図４（ｇ）に示す様に、第１の積層体６３の第１の焼成済み基板５３の表面に、第２のグリーンシート６１と同様な材料からなる第３のグリーンシート６５を積層した。尚、第３のグリーンシート６５の厚みは、１枚分の第２のグリーンシート６１Ａと同様である。
【００６９】
そして、この第３のグリーンシート６５を積層した第１の積層体６３の上下両面に、収縮抑制シート６７Ａ、６７Ｂ（６７と総称する）を積層して、第２の積層体６９を形成した。
【００７０】
・次に、図４（ｈ）に示す様に、第２の積層体６９を加圧焼成して、積層焼成体７０を作製した。
・次に、図４（ｉ）に示す様に、積層焼成体７０の上下表面に残った無機組成物を除去し、積層焼成本体７１を得た。
【００７１】
・次に、図４（ｊ）に示す様に、積層焼成本体７１の両面（又は第１の焼成済み基板５３側の表面）を研磨した。尚、第１の焼成済み基板５３側の研磨によって、焼成済みの第３のグリーンシート６５が完全に除去されるとともに、第１の焼成済み基板５３の外側表面の一部が除去される。
【００７２】
・次に、図４（ｋ）に示す様に、研磨した積層焼成本体７１の両面（又は研磨した第１の焼成済み基板５３の表面）に、電極７１を形成し、多層セラミック基板７３を完成した。
【００７３】
本実施形態によっても、前記第１実施形態と同様な効果を奏するとともに、第１の焼成済み基板５３の外側表面に第３のグリーンシート６５を配置するので、上面側の収縮抑制シート６７Ａは、第３のグリーンシート６５により、第１の積層体６３にしっかりと密着するという利点がある。
［第３実施形態］
次に、第３実施形態の多層セラミック基板の製造方法について、図５に基づいて説明する。尚、前記第１実施形態と同様な内容の説明は省略する。
【００７４】
本実施形態は、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。
・まず、図５（ａ）に示す様に、第１実施形態と同様な材料を用いて、第１のグリーンシート７５を製造した。
【００７５】
・次に、図５（ｂ）に示す様に、第１のグリーンシート７５を焼成して第１の焼成済み基板７７を製造した。
・次に、図５（ｃ）に示す様に、第１の焼成済み基板７７の一方の面に、前記第１実施形態と同様に、３枚の第２のグリーンシート７９Ａ〜７９Ｃ（７９と総称する）を積層して、第１の積層体８１を形成した。
【００７６】
・次に、図５（ｄ）に示す様に、第１の積層体８１の上下両面に、収縮抑制シート８３Ａ、８３Ｂ（８３と総称する）を積層して、第２の積層体８５を形成した。
・次に、図５（ｅ）に示す様に、第２の積層体８５を加圧焼成して、積層焼成体８４を作製した。
【００７７】
・次に、図５（ｆ）に示す様に、積層焼成体８４の上下表面に残った無機組成物を除去し、積層焼成本体８６を得た。
・次に、図５（ｇ）に示す様に、積層焼成本体８６の表面の第１の焼成済み基板７７に、ビアホール８７を形成した。
【００７８】
・次に、図５（ｈ）に示す様に、ビアホール８７に、導電ペースト８８を充填した。
・次に、図５（ｉ）に示す様に、導電ペースト８８を充填した積層焼成本体８６を加熱し、導電ペースト８８を焼成してビア８９を形成した。
【００７９】
・次に、図５（ｊ）に示す様に、積層焼成本体８６の両面（又は第１の焼成済み基板７７側の表面）を研磨した。
・次に、図５（ｋ）に示す様に、研磨した積層焼成本体８６の両面（又は研磨した第１の焼成済み基板７７の表面）に、電極９０を形成し、多層セラミック基板９１を完成した。
【００８０】
本実施形態によっても、前記第１実施形態と同様な効果を奏する。
［第４実施形態］
次に、第４実施形態の多層セラミック基板の製造方法について、図６に基づいて説明する。尚、前記第２実施形態と同様な内容の説明は省略する。
【００８１】
本実施形態は、第１の焼成済み基板の外側表面に第３のグリーンシートを配置し、更にその表面に収縮抑制シートを配置するとともに、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。
【００８２】
・まず、図６（ａ）に示す様に、第２実施形態と同様な材料を用いて、第１のグリーンシート９２を製造した。
・次に、図６（ｂ）に示す様に、第１のグリーンシート９２を焼成して第１の焼成済み基板９３を製造した。
【００８３】
・次に、図６（ｃ）に示す様に、第１の焼成済み基板９３の一方の面に、前記第２実施形態と同様に、３枚の第２のグリーンシート９５Ａ〜９５Ｃ（９５と総称する）を積層して、第１の積層体９７を形成した。
【００８４】
・次に、図６（ｄ）に示す様に、第１の積層体９７の第１の焼成済み基板９３の表面に、第２のグリーンシート９５と同様な材料からなる第３のグリーンシート９８を積層した。尚、第３のグリーンシート９８の厚みは、１枚分の第２のグリーンシート９５Ａと同様である。
【００８５】
そして、この第３のグリーンシート９８を積層した第１の積層体９７の上下両面に、収縮抑制シート９９Ａ、９９Ｂ（９９と総称する）を積層して、第２の積層体１０１を形成した。
【００８６】
・次に、図６（ｅ）に示す様に、第２の積層体１０１を加圧焼成して、積層焼成体１０２を作製した。
・次に、図６（ｆ）に示す様に、積層焼成体１０２の上下表面に残った無機組成物を除去し、積層焼成本体１０３を得た。
【００８７】
・次に、図６（ｇ）に示す様に、積層焼成本体１０３の表面から第１の焼成済み基板９３を貫通するまで、ビアホール１０５を形成した。
・次に、図６（ｈ）に示す様に、ビアホール１０５に、導電ペースト１０７を充填した。
【００８８】
・次に、図６（ｉ）に示す様に、導電ペースト１０７を充填した積層焼成本体１０３を加熱し、導電ペースト１０７を焼成してビア１０９を形成した。
・次に、図６（ｊ）に示す様に、積層焼成本体１０３の両面（又は第１の焼成済み基板９３側の表面）を研磨した。
【００８９】
尚、第１の焼成済み基板９３の研磨によって、焼成済みの第３のグリーンシート９８が完全に除去されるとともに、第１の焼成済み基板９３の外側表面の一部が除去される。
・次に、図６（ｋ）に示す様に、研磨した積層焼成本体１０３の両面（又は研磨した第１の焼成済み基板９３の表面）に、電極１１１を形成し、多層セラミック基板１１３を完成した。
【００９０】
本実施形態によっても、前記第２実施形態と同様な効果を奏する。つまり、第１の焼成済み基板９３の外側表面に第３のグリーンシート９８を配置するので、上面側の収縮抑制シート９９Ａは、第１の積層体９７にしっかりと密着するという利点がある。
［第５実施形態］
次に、第５実施形態の多層セラミック基板及びその製造方法について説明する。尚、前記第１実施形態と同様な内容の説明は省略する。
【００９１】
ａ）まず、本実施形態の多層セラミック基板を、図７に基づいて説明する。
図７に示す様に、多層セラミック基板１２１は、第２の焼成済み基板１２３の両側に第１の焼成済み基板１２５Ａ、１２５Ｂ（１２５と総称する）が積層されたものである。
【００９２】
第２の焼成済み基板１２３は、複数のセラミック層１２３Ａ〜１２３Ｃから構成されており、その内部には、配線層１２７やビア１２９が形成されている。また、第１の焼成済み基板１２５にも、同様なビア１２９が形成されるとともに、両第１の焼成済み基板１２５の外側表面には、ビア１２９と接続された電極１３１が形成されている。
【００９３】
ｂ）次に、本実施形態の多層セラミック基板１２１の製造方法を、図８に基づいて詳細に説明する。
・まず、図８（ａ）に示す様に、第１実施形態と同様な材料を用いて、第１のグリーンシート１４１を製造した。
【００９４】
・次に、図８（ｂ）に示す様に、第１のグリーンシート１４１を焼成して第１の焼成済み基板１２５を製造した。
・次に、図８（ｃ）に示す様に、第１の焼成済み基板１２５に、ビアホール１４３を形成した。
【００９５】
・次に、図８（ｄ）に示す様に、ビアホール１４３に、導電ペースト１４５を充填した。
・次に、図８（ｅ）に示す様に、導電ペースト１４５を充填した第１の焼成済み基板１２５を加熱し、導電ペースト１４５を焼成してビア１２９を形成した。
【００９６】
・次に、図８（ｆ）に示す様に、第２のグリーンシート１４７の両側に、それぞれ第１の焼成済み基板１２５Ａ、１２５Ｂを配置して、第１の積層体１４９を形成した。なお、第２のグリーンシート１４７は、３枚の第２のグリーンシート１４７Ａ〜１４７Ｃが積層されたものである。
【００９７】
・次に、図８（ｇ）に示す様に、第１の積層体１４９を加圧焼成して、積層焼成体１５１を作製した。
・次に、図８（ｈ）に示す様に、積層焼成体１５１の両面、即ち各第１の焼成済み基板１２５Ａ、１２５Ｂの外側表面を研磨した。
【００９８】
・次に、図８（ｉ）に示す様に、研磨した積層焼成体１５１の両面に、電極１３１を形成し、多層セラミック基板１２１を完成した。
本実施形態によっても、前記第１実施形態と同様な効果を奏する。特に実施形態では、第２グリーンシート１４７の両側に第１の焼成済み基板１２５を配置して焼成するので、焼成時の変形が少ないという効果がある。また、収縮抑制シートを使用しないので、製造工程を簡易化できるという利点がある。
［第６実施形態］
次に、第６実施形態の多層セラミック基板の製造方法について、図９に基づいて説明する。尚、前記第１実施形態と同様な内容の説明は省略する。
【００９９】
本実施形態は、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。
・まず、図９（ａ）に示す様に、第１実施形態と同様な材料を用いて、第１のグリーンシート１６１を製造した。
【０１００】
・次に、図９（ｂ）に示す様に、第１のグリーンシート１６１を焼成して第１の焼成済み基板１６３を製造した。
・次に、図９（ｃ）に示す様に、第２のグリーンシート１６５の両側に第１の焼成済み基板１６７Ａ、１６７Ｂ（１６７と総称する）を積層して、第１の積層体１６９を形成した。なお、第２のグリーンシート１６５は、３枚の第２のグリーンシート１６５Ａ〜１６５Ｃが積層されたものである。
【０１０１】
・次に、図９（ｄ）に示す様に、第１の積層体１６９を加圧焼成して、積層焼成体１７１を作製した。
・次に、図９（ｅ）に示す様に、積層焼成体１７１の両表面の第１の焼成済み基板１６７Ａ、１６７Ｂに、それぞれビアホール１７３を形成した。
【０１０２】
・次に、図９（ｆ）に示す様に、ビアホール１７３に導電ペースト１７５を充填した。
・次に、図９（ｇ）に示す様に、導電ペースト１７５を充填した積層焼成体１７１を加熱し、導電ペースト１７５を焼成してビア１７７を形成した。
【０１０３】
・次に、図９（ｈ）に示す様に、積層焼成体１７１の両面、即ち各第１の焼成済み基板１６７Ａ、１６７Ｂの外側表面を研磨した。
・次に、図９（ｉ）に示す様に、研磨した積層焼成体１７１の両面に、電極１７９を形成し、多層セラミック基板１８１を完成した。
【０１０４】
本実施形態によっても、前記第５実施形態と同様な効果を奏する。
【実施例】
【０１０５】
次に、本発明の効果を確認するために行った実験について説明する。
［実験例１］
本実験例は、製造方法の違いによるビアホールの寸法バラツキを調べたものである。
【０１０６】
尚、本実験例では、各基板の材料は、前記各実施形態と同様であり、ビアホールの形成タイミングが大きく異なる。
・本発明の範囲の実施例として、前記第１〜４実施形態の製造方法にて、図１０に示す様に、第１の焼成済み基板に、ＣＯ2レーザーにより、φ０．２ｍｍのビアホールを、０．５ｍｍのピッチにて形成した。そして、トータルピッチ（ピッチの合計）を測定し、トータルピッチの設計値（１００ｍｍ）からのズレ（％）を求めることにより、寸法バラツキを評価した。
【０１０７】
また、同様な第１の焼成済み基板に、（低温焼成ガラスセラミック基板となる）第２のグリーンシートを積層し、それを焼成した積層体に対しても、同様にビアホールのトータルピッチを測定することにより、寸法バラツキを評価した。
【０１０８】
・一方、本発明の範囲外の比較例として、第１のグリーンシート（アルミナシート）の焼成前に、ビアホールを形成し、その後焼成して第１の焼成済み基板を製造した。そして、この第１の焼成済み基板のトータルピッチを測定し、寸法バラツキを評価した。
【０１０９】
また、同様な第１の焼成済み基板に、第２のグリーンシートを積層し、それを焼成した積層体に対しても、同様にビアホールのトータルピッチを測定することにより、寸法バラツキを評価した。
【０１１０】
上述した実験の結果を下記表１に示すが、本発明の範囲の実施例では、ビアホールのトータルピッチの寸法バラツキは０．０３５％以下と小さく好適であるが、比較例では、寸法バラツキが０．３５％以上と大きく好ましくない。
【０１１１】
【表１】
［実験例２］
本実験例は、ビアホールの形状の違いによるビア導体の脱落の有無を調べたものである。
【０１１２】
図１１に示す様に、アルミナ製の第１の焼成済み基板２０１に、ドリル等により、様々な形状のビアホール２０３をそれぞれ１００個形成し、このビアホール２０３に導電ペーストを充填し、焼成してビア２０５を形成した。
【０１１３】
ここで、図１１（ａ）ではビア２０５の直径が同じ円柱形状であり、図１１（ｂ）では表面側（図上側：脱落側）の直径が反対側（図下側：裏面側）より小さな円錐台形状であり、図１１（ｃ）では表面側の直径が裏面側より大きな円錐台形状であり、図１１（ｄ）では表面側の直径が裏面側より小さな段差のある円柱形状であり、図１１（ｅ）では表面側の直径が裏面側より大きな段差のある円柱形状であり、図１１（ｆ）では表面側の直径が裏面側より小さな円柱形状であり、図１１（ｇ）では表面側の直径が裏面側より大きな円柱形状である。
【０１１４】
尚、例えば図１１（ｂ）に示す様に、第１の焼成済み基板２０１のうち、表面側がビア２０５の中心に向かって突出し、ビア２０５の外径が裏面側より表面側の方がより小さくなっている箇所が、ビア導体２０７の外側への脱落を防止する規制部２０９である。
【０１１５】
そして、本実験例では、図１２に示す方法により、各ビア２０５を形成した第１の焼成済み基板２０１を用いて、ビア導体２０７が脱落するか否かを調べた。
具体的には、引張り治具２１１の下面に接着剤にてＩＣチップ２１３を接合するとともに、第１の焼成済み基板２０１の各ビア２０５とＩＣチップ２１３（詳しくはその端子）とをそれぞれハンダ２１５を介して接合した。そして、第１の焼成済み基板２０１を基台（図示せず）に固定した状態で、引張り治具２１１を上方に引っ張り、その時のビア２０５の状態を観察した。
【０１１６】
その結果、ビア２０５に全く異常がなく、ビア導体２０７とハンダ２１５とが分離したものを、「脱落無し」とした。一方、ビア２０５が内部で破断し、ビア導体２０７の一部がハンダ２１５に付着して分離したもの、又は、ビア導体２０７全体がハンダ２１５と一体となって第１の焼成済み基板２０１から抜けたものを、「脱落有り」とした。
【０１１７】
この実験の結果を、下記表２に示すが、規制部２０９のあるものは、ビア導体２０７が外部に脱落しないので好適である。
【０１１８】
【表２】
［実験例３］
本実験例は、ビアホールの加工性を調べたものである。
【０１１９】
本実験例では、アルミナ製の第１の焼成済み基板（縦５０ｍｍ×横５０ｍｍ×厚み０．１〜１．２ｍｍ）に対して、通常のドリル、レーザ、及びサンドブラストの３種の加工により、各種の直径のビアホールをそれぞれ２０個形成し、加工後のビアホール形状を観察した。
【０１２０】
この実験の結果を、下記表３に示すが、第１の焼成済み基板が薄いほど（特に１．０ｍｍ以下の場合に）、ビア形状が良好であることが分かる。ここでは、バリやカケやクラックが無いものを良好とした。尚、ビア形状が悪い場合には、更に精度の良い加工等の様に加工を工夫することにより、ビア形状を改善することが可能である。
【０１２１】
【表３】
［実験例４］
本実験例は、電極を構成する薄膜導体の密着強度を調べたものである。
【０１２２】
本実験例では、アルミナ製の第１の焼成済み基板（縦５０ｍｍ×横５０ｍｍ×厚み０．５ｍｍ）の表面粗さＲａを、研磨の程度によって変更した。そして、それぞれの第１の焼成済み基板の表面に、Ｃｕ、Ｎｉ、Ａｕ製の薄膜導体（縦０．１ｍｍ×横０．１ｍｍ×厚み１０μｍ）を、スパッタリングと電解メッキによって、２０個ずつ形成し、薄膜導体の密着強度を評価した。
【０１２３】
尚、密着強度の評価は、せん断強度試験機で、０．０１５ｇ／□１μｍのせん断応力を加える試験により行い、全ての試料導体の剥がれが無い場合を「良好」とし、１個でも剥がれがあった場合を「剥がれ有り」とした。
【０１２４】
この実験の結果を、下記表４に示すが、第１の焼成済み基板の表面粗度Ｒａが０．０２μｍ〜１．００μｍの場合には、導体の密着強度が高く好適である。
【０１２５】
【表４】
［実験例５］
本実験例は、第１の焼成済み基板と第２の焼成済み基板との接合面の接合性を調べたものである。
【０１２６】
本実験例では、下記表５に示す様に、試料として、第１の焼成済み基板の材料と第２の焼成済み基板との材料（従って熱膨張率）を違えた積層体を、１００個ずつ作製した。
この積層体は、前記第１実施形態等と同様に、第１の焼成済み基板の表面に、（第２の焼成済み基板となる）第２のグリーンシートを積層して焼成したものである。尚、第１及び第２の焼成済み基板の寸法は、縦１００ｍｍ×横１００ｍｍ×厚み０．５ｍｍである。
【０１２７】
そして、第１の焼成済み基板と第２の焼成済み基板との間の剥がれの有無により、接合性を評価した。尚、接合性の評価は、温度サイクル試験（−４０℃〜１５０℃：１００サイクル）後の基板断面を観察することにより行った。
【０１２８】
ここで、下記表５において、材質がＡｌ2Ｏ3の場合は、アルミナを９６重量％含む基板である。ガラセラとは、前記第１実施形態と同様なガラスセラミックの基板のことであり、ガラスセラミックのガラス成分を変更することにより熱膨張率を調整した。ＺｒＯ2の場合は、ジルコニアを９９重量％含む基板である。Ｓｉ3Ｎ4の場合は、窒化珪素を９９重量％含む基板である。ＳｉＣの場合は、炭化珪素を９９重量％含む基板である。ＡｌＮの場合は、窒化アルミを９９重量％含む基板である。
【０１２９】
この実験の結果を、下記表５に示すが、熱膨張率の差が３．３ｐｐｍ／℃以下であると。剥がれが全く無く好適である。
【０１３０】
【表５】
［実験例６］
本実験例は、第１の焼成済み基板のビアと（低温焼成ガラスセラミック基板である）第２の焼成済み基板のビアとの接合性を調べたものである。
【０１３１】
本実験例では、第１の焼成済み基板と第２の焼成済み基板との積層体において、第１の焼成済み基板と第２の焼成済み基板とに、前記図１１（ａ）に示す形状のビアを、下記の表６に示す材料を用いて、合計２５通り形成した。
【０１３２】
この積層体は、前記第１実施形態等と同様に、第１の焼成済み基板の表面に、（第２の焼成済み基板となる）第２のグリーンシートを積層して焼成したものである。
尚、第１及び第２の焼成済み基板の寸法は、縦５０ｍｍ×横５０ｍｍ×厚み０．５ｍｍである。また、第１及び第２の焼成済み基板のビアの寸法は、直径０．２ｍｍである。
【０１３３】
ここで、ビア導体のＡｇ系の組成は、Ａｇを６０重量％以上含む組成であり、Ａｇ／Ｐｄ系の組成は、Ａｇを６０重量％以上Ｐｄを０．５重量％以上含む組成であり、Ａｇ／Ｐｔ系の組成は、Ａｇを６０重量％以上Ｐｔを０．１重量％以上含む組成であり、Ｃｕ系の組成は、Ｃｕを６０重量％以上含む組成であり、Ｃｕ／Ｗ系の組成は、Ｃｕを２０重量％以上Ｗを５０重量％以上含む組成である。
【０１３４】
そして、第１の焼成済み基板と第２の焼成済み基板とのビアの間の導通をテスターにより調べた。
この実験の結果を、下記表６に示すが、いずれも接合性は良好であった。
【０１３５】
【表６】
［実験例６］
本実験例は、第１の焼成済み基板上に形成された薄膜導体（電極）の密着強度を調べたものである。
【０１３６】
この実験例では、アルミナ製の第１の焼成済み基板（縦５０ｍｍ×横５０ｍｍ×厚み０．５ｍｍ）を作製し、下記表７及び表８に示す様に、その表面粗さＲａを、研磨程度によって変更した。そして、それぞれの第１の焼成済み基板の表面に、Ｔｉ又はＣｒ製の電極（縦０．１ｍｍ×横０．１ｍｍ×厚み１０μｍ）を、スパッタリングと電解メッキによって形成した。
【０１３７】
詳しくは、スパッタリングにより厚みの異なるＴｉ層（ベース層）を形成し、その上に、スパッタリングにより０．５μｍのＣｕ層を形成し、さらにその上に、電解メッキによって、厚みが６．０μｍのＣｕ層、３．０μｍのＮｉ層、３．０μｍのＡｕ層を形成した。
【０１３８】
なお、実験に用いる試料は、各２０個作製し、電極の密着強度を、前記実験例４と同様な方法で調べて評価した。
その結果を、下記表７及び表８に示すが、本発明の範囲の表面粗さＲａの場合には、剥がれがなく好適であった。
【０１３９】
【表７】
【０１４０】
【表８】
尚、本発明は前記実施形態や実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
【図面の簡単な説明】
【０１４１】
【図１】（ａ）は第１実施形態の多層セラミック基板の模式的な断面図であり、（ｂ）はその電極の模式的な断面図である。
【図２】第１実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図３】多層セラミック基板を用いたＩＣ検査用治具の使用方法を示す説明図である。
【図４】第２実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図５】第３実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図６】第４実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図７】第５実施形態の多層セラミック基板の模式的な断面図である。
【図８】第５実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図９】第６実施形態の多層セラミック基板の製造方法を模式的に示す断面図である。
【図１０】実験例１に用いるアルミナ基板を示す平面図である。
【図１１】実験例２の各種のビアの形状を示す断面図である。
【図１２】実験例２の実験方法を示す説明図である。
【符号の説明】
【０１４２】
１、７３、９１、１１３、１２１、１８１…多層セラミック基板
３、５３、７７、９３、１２５、１６７、２０１…第１の焼成済み基板
５、５Ａ、５Ｂ、５Ｃ、１２３、１２３Ａ、１２３Ｂ、１２３Ｃ…第２の焼成済み基板
９、５９、８９、１０９、１２９、１７７、２０５…ビア
１１、９０、１１１、１３１、１７９…電極
１３Ａ…ベース層（Ｔｉ層）
２１、５１、７５、９２、１４１、１６１…第１のグリーンシート
２３、５５、８７、１０５、１４３、１７３、２０３…ビアホール
２５、８８、１４５、１７５…導電ペースト
２７、２７Ａ、２７Ｂ、２７Ｃ、６１、６１Ａ、６１Ｂ、６１Ｃ、７９、７９Ａ、７９Ｂ、３１、６３、８１、９７、１４９、１６９…第１の積層体
３３、３３Ａ、３３Ｂ、３３Ｃ、６７、６７Ａ、６７Ｂ、６７Ｃ、８３、８３Ａ、８３Ｂ、３５、６９、８５、１０１…第２の積層体
３６、７０、８４、１０２…積層焼成体
４３…ＩＣ検査用治具
６５、９８…第３のグリーンシート
７９Ｃ、９５、９５Ａ、９５Ｂ、９５Ｃ、１４７、１４７Ａ、１４７Ｂ、１４７Ｃ、１６５、１６５Ａ、１６５Ｂ、１６５Ｃ…第２のグリーンシート
８３Ｃ、９９、９９Ａ、９９Ｂ、９９Ｃ…収縮抑制シート
２０９…規制部
|
| 【出願人】 |
【識別番号】０００００４５４７
【氏名又は名称】日本特殊陶業株式会社
|
| 【出願日】 |
平成１９年６月２５日（２００７．６．２５） |
| 【代理人】 |
【識別番号】１１００００５７８
【氏名又は名称】名古屋国際特許業務法人
|
| 【公開番号】 |
特開２００８−３４８２８（Ｐ２００８−３４８２８Ａ） |
| 【公開日】 |
平成２０年２月１４日（２００８．２．１４） |
| 【出願番号】 |
特願２００７−１６６３１５（Ｐ２００７−１６６３１５） |
|