| 【発明の名称】 |
光書き込み装置、画像形成装置及び光書き込み方法 |
| 【発明者】 |
【氏名】木村 友紀
|
| 【要約】 |
【課題】不正コピー防止パターンの印字出力時のドット径を他機種の径に近づけることによって不正コピー防止機能を実現する。
【構成】出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットＬＰＨを用いて感光体上に光書き込みを行う光書き込み装置において、出力画像をｎラインずつ蓄積するラインメモリと、前記ラインメモリから読み出した画像データに対してｎ×ｎの画像マトリクスを生成するパターンマトリクス生成部５０１−３２と、前記パターンマトリクス生成部５０１−３２で生成された画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御するパターン認識及び出力画像生成部５０１−３３と、を備えた。 |
【特許請求の範囲】
【請求項１】
出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み装置において、
前記出力画像をｎラインずつ蓄積する記憶手段と、
前記記憶手段から読み出した画像データに対してｎ×ｎ（ｎは２以上の整数）の画像マトリクスを生成するマトリクス生成手段と、
前記マトリクス生成手段によって生成された画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御する制御手段と、
を備えていることを特徴とする光書き込み装置。
【請求項２】
前記マトリクス生成手段によって生成された画像マトリクスによってパターン認識を行う際に不正コピー防止の孤立ドットパターンであると認識するドットパターンを外部から任意に設定する設定手段を備えていることを特徴とする請求項１記載の光書き込み装置。
【請求項３】
前記入力画像が２値又は多値の画像であることを特徴とする請求項１又は２記載の光書き込み装置。
【請求項４】
前記孤立ドットパターンの各画素の補正の程度を外部から調整する外部調整手段を備えていることを特徴とする請求項１ないし３のいずれか１項に記載の光書き込み装置。
【請求項５】
前記調整は、前記孤立ドットパターンの各画素に対応する発光素子の出力を制御する出力制御手段により行われることを特徴とする請求項４記載の光書き込み装置。
【請求項６】
前記調整は、前記孤立ドットパターンの各画素に対応する発光素子への画像データの転送速度を制御する転送速度制御手段により行われることを特徴とする請求項４記載の光書き込み装置。
【請求項７】
前記孤立ドットパターンの各画素に対応する発光素子の出力を制御する出力制御手段、前記孤立ドットパターンの各画素に対応する発光素子への画像データの転送速度を制御する転送速度制御手段、及び前記各制御手段を選択する選択手段を備え、
前記選択手段は２値入力か多値入力かに基づいて前記出力制御手段及び前記転送速度制御手段のいずれかを選択して前記調整を行わせることを特徴とする請求項４記載の光書き込み装置。
【請求項８】
請求項１ないし７のいずれか１項に記載の光書き込み装置を備えていることを特徴とする画像形成装置。
【請求項９】
出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み方法において、
ラインメモリを用いて入力画像から小さな画像マトリクスを生成するマトリクス生成工程と、
前記マトリクス生成工程で生成された画像マトリクスを随時参照して不正コピー防止パターンを認識するパターン認識工程と、
前記パターン認識工程で前記不正コピー防止パターンが認識されたとき、１画素単位で画素の光量を制御して不正コピー防止の孤立ドットパターン全体の大きさを制御する制御工程と、を備え、
前記制御工程で不正コピー防止パターンを補正することを特徴とする光書き込み方法。
【請求項１０】
出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み方法において、
前記出力画像をｎラインずつ記憶手段に蓄積する蓄積工程と、
前記蓄積工程で蓄積された出力画像データを前記記憶手段から読み出し、その読み出した画像データに対してｎ×ｎ（ｎは２以上の整数）の画像マトリクスを生成するマトリクス生成工程と、
前記マトリクス生成工程で生成された画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御する制御工程と、
を備え、
前記制御工程で不正コピー防止パターンを補正することを特徴とする光書き込み方法。
|
【発明の詳細な説明】【技術分野】
【０００１】
本発明は不正コピー防止機能を搭載した光書き込み装置、この光書き込み装置を備えた複写機、複写機能を有するデジタル複合機などの画像形成装置、及びこれらの装置で実施され、不正コピー防止パターンを補正する光書き込み方法に関する。
【背景技術】
【０００２】
現在一般に使用されている複写機には不正コピー防止機能が搭載されている。この不正コピー防止機能は、プリンタ出力する画像に対して不正コピー防止パターンを重畳し、重畳した画像を読み取る際に、前記不正コピー防止パターンを一定条件のもと認識したとき、不正コピー防止画像として取り扱い、その画像のコピーを行わないといった機能である。この機能は、ある機種で印刷した不正コピー防止パターンのパターンが重畳された画像を、他機種でも読み取り、不正コピー防止画像だと認識することが重要な要素となってくる。
【０００３】
他方、他の方式の不正コピー防止機能を備えた画像形成装置として例えば特許文献１記載の発明が知られている。この発明は、熱エネルギにより発色状態と染色状態を可逆的に変化させることにより、可視情報の表示及び消去が可能である熱可逆性記録層を有する熱可逆印刷媒体に書き込まれている複写の可否、複写権限、機密期限、印刷媒体特性を含む埋め込み情報を複写時に読み出して解析し、その結果を複写の制御に利用している。
【特許文献１】特開２００４−２３７６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、現在Ａ０広幅機においては感光体に静電像を形成する際にＬＥＤ書き込みヘッド（以下、ＬＰＨと称す）を用いていることや、またその他プロセス上の条件により、ＬＤ書き込みを用いている他機種に比べて１ドットのドット形状が全体的に大きく、縦長になってしまい、広幅機で出力した不正コピー防止パターンを重畳した画像が他機種でコピーができてしまう。
【０００５】
また、この不正コピー防止のパターンの大きさを細線化機能等で制御しようとしても現状では横方向の細線化は効果が大きいが、縦方向では不正コピー防止のパターンの規格を満たせるほどの効果は出せず、また縦方向の制御を行おうとすると画像全体に影響が出てしまうことから、縦方向の制御を行うことはできない。さらに、ＬＰＨ自体のドット径も汎用部品であるため、変更できない。加えて、プロセス系の変更も副作用の影響を考慮すると実際に行うことが難しいといった問題がある。
【０００６】
そこで、本発明が解決すべき課題は、不正コピー防止パターンの印字出力時のドット径を他機種の径に近づけることによって不正コピー防止機能を実現することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、第１の手段は、出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み装置において、前記出力画像をｎラインずつ蓄積する記憶手段と、前記記憶手段から読み出した画像データに対してｎ×ｎ（ｎは２以上の整数）の画像マトリクスを生成するマトリクス生成手段と、前記マトリクス生成手段によって生成された画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御する制御手段と、
を備えていることを特徴とする。
【０００８】
第２の手段は、第１の手段において、前記マトリクス生成手段によって生成された画像マトリクスによってパターン認識を行う際に不正コピー防止の孤立ドットパターンであると認識するドットパターンを外部から任意に設定する設定手段を備えていることを特徴とする。
【０００９】
第３の手段は、第１又は第２の手段において、前記入力画像が２値又は多値の画像であることを特徴とする。
【００１０】
第４の手段は、第１ないし第３のいずれかの手段において、前記孤立ドットパターンの各画素の補正量を外部から制御する外部制御手段を備えていることを特徴とする。
【００１１】
第５の手段は、第４の手段において、前記調整が前記孤立ドットパターンの各画素に対応する発光素子の出力を制御する出力制御手段により行われることを特徴とする。
【００１２】
第６の手段は、第４の手段において、前記調整が前記孤立ドットパターンの各画素に対応する発光素子への画像データの転送速度を制御する転送速度制御手段により行われることを特徴とする。
【００１３】
第７の手段は、第４の手段において、前記孤立ドットパターンの各画素に対応する発光素子の出力を制御する出力制御手段、前記孤立ドットパターンの各画素に対応する発光素子への画像データの転送速度を制御する転送速度制御手段、及び前記各制御手段を選択する選択手段を備え、前記選択手段は２値入力か多値入力かに基づいて前記出力制御手段及び前記転送速度制御手段のいずれかを選択して前記調整を行わせることを特徴とする。
【００１４】
第８の手段は、第１ないし第７のいずれかの手段に係る光書き込み装置を画像形成装置が備えていることを特徴とする。
【００１５】
第９の手段は、出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み方法において、ラインメモリを用いて入力画像から小さな画像マトリクスを生成する生成工程と、前記生成工程で生成された画像マトリクスを随時参照して不正コピー防止パターンを認識する認識工程と、前記認識工程で前記不正コピー防止パターンが認識されたとき、１画素単位で画素の光量を制御して不正コピー防止の孤立ドットパターン全体の大きさを制御する制御工程とを備え、不正コピー防止パターンを補正することを特徴とする。
【００１６】
第１０の手段は、出力画像に対して不正コピー防止パターンを重畳し、発光素子アレイユニットを用いて感光体上に光書き込みを行う光書き込み方法において、前記出力画像をｎラインずつ記憶手段に蓄積する蓄積工程と、前記蓄積工程で蓄積された出力画像データを前記記憶手段から読み出し、その読み出した画像データに対してｎ×ｎ（ｎは２以上の整数）の画像マトリクスを生成する生成工程と、前記生成工程で生成された画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御する制御工程と、を備え、不正コピー防止パターンを補正することを特徴とする。
【００１７】
後述の実施形態では、発光素子アレイユニットＬＰＨ（１）５０３−１，ＬＰＨ（２）５０３−２，ＬＰＨ（３）５０３−３に、記憶手段はラインメモリ５０１−２１に、マトリクス生成手段はパターンマトリクス生成部５０１−３２に、制御手段はパターン認識及び出力画像生成部５０１−３３に、設定手段はシステム制御装置３０２に設けられたＣＰＵに、外部制御手段は操作部４００及びシステム制御装置３０２に設けられたＣＰＵに、出力制御手段はＬＥＤ書き込み制御回路５０２に、転送速度設定手段は遅延制御・ＬＰＨ転送部５０２−３に、選択手段はＣＰＵに、画像形成装置は複写部２００に、それぞれ対応する。
【発明の効果】
【００１８】
本発明によれば、不正コピー防止パターンが認識されたとき、不正コピー防止パターンの各画素単位で出力画像を補正して不正コピー防止の孤立ドットパターンの大きさを制御するので、不正コピー防止パターンの印字出力時のドット径を他機種の径に近づけることによって不正コピー防止機能を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照し、本発明の実施形態について説明する。
【００２０】
図１は本発明の実施形態に係る画像形成装置の概略構成を示すブロック図である。同図において、本実施形態に係る画像形成装置は、原稿を読み取る読み取り手段としての原稿読み取り部１００、読み取られた原稿の画像情報を記憶する記憶手段としての画像情報記憶部３００、記憶された画像情報を転写紙に複写するための一連のプロセスを実行する複写部２００、複写する際に画像を書き込む書き込み部５００、これらを制御するシステム制御装置３０２、及びこのシステム制御装置にキー入力を行う操作手段としての操作部４００等から構成されている。
【００２１】
図２は本発明の実施形態に係る画像形成装置の機械的構成を示す図である。画像形成装置は複写部２００と画像読み取り部１００とからなり、画像読み取り部１００は複写部２００の上部に装着され、これらは一体となっている。なお、複写部２００は下部に給紙部が、その上部に作像部がそれぞれ配置されている。
【００２２】
オペレータが原稿を画像読み取り部１００の挿入口１０から挿入すると、原稿は、ローラ２１の回転により密着センサ（ＣＩＳ−Contact Image Sensor）１０１と白色ローラ２３との間を通して搬送される。搬送中の原稿は、密着センサ１０１に取り付けられているＬＥＤ素子により光が照射されその反射光から密着センサ１０１に結像されて原稿画像情報が読み取られる。
【００２３】
図１に示すように、密着センサ１０１は結像された原稿画像をアナログの電気信号に変換し，この電気信号は画像増幅回路１０２で増幅される。Ａ／Ｄ変換回路１０３は画像増幅回路１０２で増幅された画像信号を画素毎に多値デジタル画像信号に変換する。このデジタル画像信号はＡ／Ｄ変換回路１０３で同期制御回路１０６から出力されるクロックに同期して出力され、シェーディング補正回路１０４により、前記ＬＥＤ素子の光量ムラ、密着センサ１０１の感度ムラ等による歪を補正する。シェーディング補正回路１０４で補正されたデジタル画像情報は、画像処理回路１０５でデジタル記録画像情報に変換された後、画像情報記憶部３００内の記憶手段としての画像メモリ部３０１に書き込まれる。また、読み取り制御回路１０７は読み取り部１００内の同期制御回路１０６などを制御し、スキャナ駆動装置１０８は読み取り部１００内のローラ２１、白色ローラ２３などを回転させるモータ等を駆動制御する。
【００２４】
システム制御装置３０２は画像メモリ部３０１に書き込まれた画像情報により転写紙に画像を形成するための一連のプロセスを制御し、書き込み部５００は複写装置２００に対して画像の光書き込みを行う機能を有する。さらに詳しくは、システム制御装置３０２は、本画像形成装置の全体制御を司り、読み取り制御回路１０７、同期制御回路１０６、画像メモリ部３０１、画像変換部５０１、ＬＥＤ書き込み制御部（回路）５０２による画像データ転送を制御し、駆動制御回路５０４に対してスキャナ駆動装置１０８、プリンタ駆動装置３０３を介してモータ等を駆動させて原稿及び転写紙搬送を円滑に制御する。
【００２５】
書き込み部５００では、画像メモリ部３０１より同期信号クロックにより転送された画像信号を画像変換部５０１で受け取りそのままＬＥＤ書き込み制御回路５０２に渡す、もしくは密度変換を行って渡し、ＬＥＤ書き込み制御回路５０２では受け取ったデータをＬＥＤアレイユニット１用、２用、３用に分割し、また必要部分の画像補正を行い、発光素子アレイユニットとしてのＬＥＤアレイユニット５０３のＬＥＤアレイ５０３−１〜５０３‐３で赤外光に変換して出力する。
【００２６】
一方、図２に示す帯電装置２４は像担持体としてのドラム状感光体２５を−２５００Ｖに一様に帯電させるグリッド付きのスコロトロンチャージャと呼ばれる帯電装置であり、感光体感光体２５は図示しないモータにより回転駆動される。ＬＥＤアレイユニット５０３はＬＥＤアレイユニット５０３−１，５０−２，５０３−３を一次元に配列し、複数個のＬＥＤ素子を主走査方向にアレイ状に並べたもので、ＬＥＤ書き込み制御５０２からの画像情報に基づいてＬＥＤアレイユニット５０３−１〜３のＬＥＤが発光してその光を光学素子であるセルフォックレンズアレイを介して感光体２５に照射する。
【００２７】
感光体２５はＬＥＤアレイユニット５０３からデジタル画像情報に基づいた光が照射されると、光導電現象で表面の電荷がアースに流れて消滅する。ここで、ＬＥＤアレイユニット５０３は原稿の画像濃度の淡い部分ではＬＥＤ素子が発光せず、原稿の画像濃度が濃い部分ではＬＥＤ素子が発光する。これにより、感光体２５上の光照射部は原稿画像の濃淡に対応した静電潜像が形成される。この感光体２５上の静電潜像は現像装置２７によって現像されてトナー象となる。現像装置２７は内部のトナーが撹拌により負に帯電されており、バイアスが−７００Ｖ印加されているため、感光体２５上の光照射部分だけにトナーが付着する。
【００２８】
一方、シート状記録媒体としての転写紙は３つの給紙台２８，２９，３０及び手差し部から選択的にレジストローラ３１に給送され、レジストローラ３１により所定のタイミングで送り出されて感光体２５の下部を通過し、このときに転写手段としての転写チャージャ３２により感光体２５上のトナー像が転写される転写紙は次に感光体２５より分離チャージャ３３により分離されて搬送ベルト３４により定着装置３５に送られ、そこでトナーが定着される。トナーが定着された転写紙は排紙ローラ３６，３７により機外に排紙される。
【００２９】
図３は書き込み部５００の画像データの流れを示すブロック図である。同図において、書き込み部５００は画像変換部５０１、ＬＥＤ書き込み制御部５０２、ＬＥＤアレイユニット（１）５０３−１、ＬＥＤアレイユニット（２）５０３−２、ＬＥＤアレイユニット（３）５０３−３（以後ＬＰＨ）から構成されている。
【００３０】
この書き込み部５００における画像データの置換と流れは次のようにものである。
１）まず、画像情報記憶部３０１からＥＶＥＮ ＯＤＤ の画像データ３０１−１が同時に送られてくる。
２）転送された画像データは、画像変換部５０１で、パターン認識し、必要に応じて画像補正が行われる。
３）次にＬＰＨ制御部５０２にて、画像変換部５０１から出力された主走査データは、画像データＲＡＭ部のＡ群ＳＲＡＭ（５０２−１Ａ）３個に１ライン分のデータを分割書き込みする。
４）次に、Ａ群のＳＲＡＭ（５０２−１Ａ）３個に書き込まれた１ライン分の画像データが同時に読み出される。
５）ＳＲＡＭ Ａ群（５０２−１Ａ）で読み出している最中に、次の２ライン目は、ＳＲＡＭ Ｂ群（５０１−１Ｂ）に書き込みを行うトグル動作をする。ＳＲＡＭ群５０２−１の選択制御はアドレス制御部５０２−２によって実行される。
６）ＳＲＡＭ５０２−１から読み出された各ＬＰＨの画像データは、ＳＤＲＡＭ５０２−４に一度転送され、再度読み出されるが、ＬＰＨ（１）５０３−１の各ＬＰＨがメカレイアウト上、副走査方向にずれているため（いわゆる千鳥状に配置されているため）、ＬＰＨ（１）５０３−１を基準として、ＬＰＨ（２）５０３−２，ＬＰＨ（３）５０３−３のデータを各ＬＰＨのズレ量に相当する時間遅延させて読み出す。この読み出し制御は遅延制御・ＬＰＨ転送部５０２−３によって行われる。
７）最終的に遅延制御・ＬＰＨ転送部５０２−３からＬＰＨ１，２，３へと画像データは転送される。
画像変換部５０１は、図４のブロック図に示すようにＧＡＴＥコントロール部５０１−１、メモリコントロール部５０１−２、画像認識部（不正コピー防止パターン補正部）５０１−３、密度変換処理部５０１−４、主副トリム処理部５０１−５から構成されている。密度変換部５０１の各密度変換モードはレジスタｄｅｎｓｅ＿ｒ［２：０］によって設定される。ｄｅｎｓｅｒ＿ｒ［２：０］の設定と各密度変換は図５に示した通りである。
【００３１】
ＧＡＴＥコントロール部５０１−１では、通常出力、１．５倍密度変換以外のプリントモード、１．５倍密度変換モードかによって設定されている画像出力モードに応じて画像情報記憶部３０１に渡すＬＳＹＮＣ＿０を生成する。また、密度変換のモードでは画像情報記憶部からのＬＳＹＮＣが間引かれているので、ＬＥＤ画像書き込み制御部５０２に渡す際にはＬＳＹＮＣを補間する必要があり、ここでその処理が行われる。ＬＳＹＮＣｙとは別にダミーＦＧＡＴＥの生成もこのブロックで行われる。
【００３２】
メモリコントロール部５０１−２は、選択される出力画像のモードに応じてイメージマトリクスの副走査方向のライン群を生成する。主な機能は下記の様になっている。
（ａ）マスクデータライト
・ラインメモリ５０１−２１のリード、ライトは２画素パラレル（ＥＶＥＮ−ＯＤＤ）で行う。
・１ラインの画素数２１６００ドットの画像データを、アドレス０〜１０７９９、幅５ｂｉｔのラインメモリ５０１−２１に、ＰＬＳＹＮＣ＿Ｎ毎でライトしていく。
・ＰＦＧＡＴＥ＿Ｎ 及び ＰＬＧＡＴＥ＿Ｎ のアサートが無い場合、ラインメモリ５０１−２１へマスクしたデータをライトする。
・ＰＬＧＡＴＥ＿Ｎ のアサートが ＰＬＳＹＮＣ＿Ｎ から３２クロックまでに発生しない場合、強制的にラインメモリ５０１−２１へのライトを開始する。
これによって、ＰＦＧＡＴＥ＿Ｎアサート前に、８本のラインメモリ５０１−２１をマスクデータ（＝０）で埋め尽くしておく 。
【００３３】
（ｂ）画像データライト
ＰＦＧＡＴＥ＿Ｎ 及び ＰＬＧＡＴＥ＿Ｎのイネーブル期間、マスクを解除して、画像データをメモリに書き込む。
（ｃ）データリード、イメージマトリクス生成
ｐｌｓｙｎｃ＿ｎ（ＰＬＳＹＮＣ＿Ｎを補間処理して６００ｄｐｉ間隔にしている）毎で、ラインメモリ５０１−２１よりデータをリードする。
なお、各倍率でのマトリクスサイズは前記図５の通りである。
【００３４】
プリンタ出力時（単密）と通常画像出力時においては、７×７画素のマトリクスに使用するライン群をメモリコントロール部５０１−２のイメージマトリクス生成部５０１−２２で生成して、不正コピー防止パターン補正機能が有効になっている場合は、次のブロックである不正コピー防止パターン部５０１−３にデータを送付し、そうでない場合は密度変換部５０１−４に渡す。また、１．５倍密度変換時は図５に示したように３種類のパターンマトリクスを生成する。その後、各モードで必要分のマトリクスを参照する。
【００３５】
ラインメモリ５０１−２１のリードライト動作はラインメモリ制御部（書き込み・読み出し・ブロック切替）５０１−２３によって行われ、図６に示すように８つのラインメモリのうちから１つに対して（下図ではラインメモリ３）ライト動作を行い、その他ライト動作していないメモリ７本から、ラインデータをリードして副走査方向７ライン分のイメージマトリクスの用の画像データを確保する。このメモリリードライトのタイミングチャートの詳細を図７Ａ及び図７Ｂに示す。
【００３６】
なお、画像変換部５０１では、図示しないＣＰＵがＣＰＵ Ｉ／Ｆから各種レジスタの設定が可能となっている。また、ＣＰＵには操作部４００から指示入力が行われるので、結局、操作部４００からの指示入力によって前記レジスタの設定が可能となり、レジスタ設定により種々の補正を行うことができる。このことは外部からドットパターンの補正指示が可能であることを示している。
【００３７】
図８は不正コピー防止パターン補正部５０１−３の詳細を示すブロック図である。不正コピー防止パターン補正部５０１−３では、パターンマトリクス生成部レジスタ（ｈｃｏｐｙｓｅｔ）によって不正コピー防止の有無、また入力画像が２値か多値かを選択して、不正コピー防止パターン補正機能が選択された場合、不正コピー防止パターンを前段のラインメモリ５０１−２１より得た１〜７ライン分の画像データを用いて、画像マトリクスを生成し、それに対してパターン認識をかけて画像に対して補正が行われる。不正コピー防止パターン補正部５０１−３は、ライン毎に３つのＦＦが設けられた７つのラインからなる遅延部５０１−３１と、遅延部５０１−３１で遅延されたデータが入力されるパターンマトリクス生成部５０１−３２と、パターン認識及び出力画像生成部５０１−３３とを備えている。
【００３８】
前記ｈｃｏｐｙｓｅｔのレジスタ設定の内訳を図９に示す。図９から分かるように、ｈｃｏｐｙｓｅｔ［１：０］の値が１のとき、画像は不正コピー防止補正制御なし、２のときは不正コピー防止補正制御ありで画像データは２値、３のときは不正コピー防止補正制御ありで画像データは多値であることを示す。
【００３９】
ここで、７×７画像マトリクスの生成の詳細に関して述べる。このときの不正コピー防止パターン補正部５０１−３の構成を図８に、画像マトリクス生成時のタイミングチャートを図１０にそれぞれ示す。
【００４０】
図８に示すようにラインメモリ５０１−２１からの出力であるＥＶＥＮ／ＯＤＤ２画素分のデータｍｘ＿ｄａｔａ０〜６［９：０］を遅延部５０１−３１のＦＦで各３回遅延させることにより、８画素のデータを参照することが可能になる。ラインメモリ５０１−２１からの出力は７ライン分なので、これで合計７×８画素のデータを一度に参照可能となる。不正コピー防止パターン補正制御は、実際にはパターンマトリクス生成部５０１−３２で生成される前記７×８画素の画像マトリクスを用いてパターン変換を行う。基本的に参照する画像マトリクスは７×７画素であり、本システムにおいてはＥＶＥＮ／ＯＤＤ並行で画像制御を行っているので、生成した画像マトリクスの前半主走査方向７画素、後半７画素で２つに分けて参照することによって一度にＥＶＥＮ／ＯＤＤ両方の画素を生成が可能になる。
【００４１】
不正コピー防止パターン補正部５０１−３のパターン認識及び出力画像生成部５０１−３３で行われるパターン認識は、前段のパターンマトリクス生成部５０１−３２で作成した画像マトリクスに対して、図１１に示すようにマッチングパターンとしてレジスタｉｎｐａｔ１−１［４：０］〜ｉｎｐａｔ１０−４９［４：０］において１０パターン設定してあるマッチングパターンとパターン認識する。Ｉｎｐａｔ１−１〜ｉｎｐａｔ１−４９が生成する画像マトリクスの各画素にそれぞれ対応する。このレジスタに、注目画素を中心として、不正コピー防止の孤立ドットパターンの考えられるパターンを設定しておくことによって画像全体ではなく不正コピー防止パターンのみを補正することが可能になる。
【００４２】
また、マッチングした場合は、各入力マッチングパターンと対になって設定してあるレジスタｏｕｔｐａｔ１［４：０］〜ｏｕｔｐａｔ１０［４：０］のデータを出力する。多値モードの場合は入力データに対して出力レジスタｏｕｔｐａｔで設定した値をそのまま階調変換して、ＬＰＨ５０３まで転送すればよいが、２値モード場合は、画素を副走査方向に２度打ちして、擬似多値モードで補正動作を行うため、最大４値扱いとなる。そこで、入力はデータの下位１ビットを参照してパターンマッチングを行い、出力モードに関しては図１２に示す様に００の場合は副走査２度打ち時、１ライン目、２ライン目ともに書き込みを行わず、０１の場合は１ライン目のみ書き込み、１０の場合は２ライン目の書き込み、１１の場合は１ライン目、２ライン目ともに書き込みを行うこととする。この計４パターンを出力設定して最終的に不正コピー防止パターンの補正動作を行う。
【００４３】
２度打ちを行うためには画像データの転送速度を２倍にする必要がある。このようにドットの大きさを大きくする場合には、孤立ドットパターンの出力の各画素について、画像データを発行素子アレイユニットに所定の転送速度ｘで転送している場合はＸのｍ（ｍは正の整数）倍の転送速度ｍｘで行って副走査方向に擬似的に多値化して書き込むことによって、孤立ドットパターンの大きさを制御することができる。
【００４４】
２値の場合と多値の場合の不正コピー防止の補正のイメージを図１３及び図１４にそれぞれ示す。これらの図では、入力パターンとして２値ならば、ｉｎｐａｔ１−１１〜１３，ｉｎｐａｔ１８〜２０，ｉｎｐａｔ２５〜２７を１に設定し、それ以外は全て０に設定し、多値ならばｉｎｐａｔ１−１１〜１３，ｉｎｐａｔ１８〜２０，ｉｎｐａｔ２５〜２７を１ｆに設定し、それ以外は全て０と設定した場合について示されている。これらの図から分かるように、本実施形態では、特定の孤立パターンに対してのみドットの大きさを制御することが可能になる。
【００４５】
不正パターン防止コピー補正部５０１−３の後段の密度変換処理部５０１−４は、図示しないがスムージング処理部、１．５倍密度変換処理部、画像セレクタ、フォーマット変換部を備えている。密度変換部では各密度変換モードを選択し、それに応じた処理がなされる。すなわち、まず、スルーモードが選択された場合には単純に画像をスルーさせて出力する。また単密、１．５倍密、２倍密、３倍密のそれぞれのモードを有していて、選択された際は入力画像に対して必要な密度変換処理を行い、画像を出力する。
【００４６】
密度変換処理部５０１−４のさらに後段にある主・副走査トリム部５０１−５は、出力データに対して主・副方向にマスク処理を行う。主・副方向の画像に対してのマスク量に関してはレジスタ設定されている値を参照してそれに見合ったマスクをかけて画像出力する。
【００４７】
以上のように本実施形態によれば、以下のような効果を奏する。
１）出力画像をメモリにｎラインずつ蓄積し、当該ｎ個のメモリのうちｎ個から画像データに対してｎ×ｎの画像マトリクスを形成し、この画像マトリクス毎に入力画像の認識を行い、該当する不正コピー防止パターンが認識された場合は、不正コピー防止パターンの各画素単位で出力画像を補正して、不正コピー防止の孤立パターンの大きさを調整するので、不正コピー防止の孤立ドットパターンの認識率を上げることができる。
【００４８】
２）ラインメモリを用いて形成した参照画像マトリクスでパターン認識を行う際に不正コピー防止の孤立ドットパターンだと認識するドットパターンを外部から任意に設定することが可能で、さらに入力画像が２値でも多値でも対応することも可能なので、不正コピー防止機能の選択時に画像に重畳される孤立ドットパターンが変更されても対応することができる。
【００４９】
３）ラインメモリを用いて形成した参照画像マトリクスでパターン認識を行う際に不正コピー防止の孤立ドットパターンだと認識するドットパターンを外部から任意に設定可能であり、さらに入力画像が２値でも多値でも対応が可能であり、これに応じて孤立ドットパターンの出力の各画素補正の度合いを外部から調整することが可能なので、機械間や環境によって変化するドット形状の違いに対応することができる。
【００５０】
４）ラインメモリを用いて形成した参照画像マトリクスでパターン認識を行う際に不正コピー防止の孤立ドットパターンだと認識するドットパターンを外部から任意に設定可能であり、加えて孤立ドットパターンの出力の各画素の発光素子の発光制御することにより孤立ドットパターンの大きさの制御を行うことにより多値のシステムで多値のＬＰＨの場合でも対応することができる。
【００５１】
５）ラインメモリを用いて形成した参照画像マトリクスでパターン認識を行う際に不正コピー防止の孤立ドットパターンだと認識するドットパターンを外部から任意に設定可能であり、加えて孤立ドットパターンの出力の各画素を、画像データを発行素子アレイユニットに所定の転送速度ｘで転送している場合はＸのｍ（ｍは正の整数）倍の転送速度ｍｘで行って副走査方向に擬似的に多値化して書き込むことによって、孤立ドットパターンの大きさを制御することで画像書き込み装置が２値のシステムで２値のＬＰＨの場合でも対応可能できる。
【００５２】
６）２値入力か、多値入力かで不正コピー防止の補正方法を選択できるので、２値のシステムでも多値のシステムでも関係なく、この補正機能を適応することが可能になることから、異なる機種間でこの補正機能を共有できる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係る画像形成装置の概略構成を示すブロック図である。
【図２】本発明の実施形態に係る画像形成装置の機械的構成を示す図である。
【図３】図１における書き込み部の画像データの流れを示すブロック図である。
【図４】書き込み部の構成を示すブロック図である。
【図５】倍率とマトリクスサイズとの関係を示す図である。
【図６】ラインメモリのリードライト動作の制御構成を示す図である。
【図７Ａ】図６のメモリリードライトのタイミングの詳細を示すタイミングチャート（その１）である。
【図７Ｂ】図６のメモリリードライトのタイミングの詳細を示すタイミングチャート（その２）である。
【図８】不正コピー防止パターン補正部の詳細を示すブロック図である。
【図９】パターンマトリクス生成部レジスタ（ｈｃｏｐｙｓｅｔ）の設定の内訳を示す図である。
【図１０】不正コピー防止パターン補正部での画像マトリクス生成時のタイミングを示すタイミングチャートである。
【図１１】パターン認識及び出力画像生成部で行われるパターン認識のマッチングパターンの例を示す図である。
【図１２】不正コピー防止パターンの補正動作の説明図である。
【図１３】２値の場合の不正コピー防止の補正パターンのイメージを示す図である。
【図１４】多値の場合の不正コピー防止の補正パターンのイメージを示す図である。
【符号の説明】
【００５４】
１００ 読み取り部
２００ 複写部
３００ 画像情報記憶部
３０１ 画像メモリ部
３０２ システム制御装置
４００ 操作部
５００ 書き込み部
５０１ 画像変換部
５０１−２ メモリコントロール部
５０１−２１ ラインメモリ
５０１−２２ イメージマトリクス生成部
５０１−２３ ラインメモリ制御部
５０１−３ 不正コピー防止パターン補正部
５０１−３１ 遅延部
５０１−３２ パターンマトリクス生成部
５０１−３３ パターン認識及び出力画像生成部
５０２ ＬＥＤ書き込み制御部（回路）
５０３−１，２，３ ＬＰＨ
５０４ 駆動制御回路
|
| 【出願人】 |
【識別番号】０００００６７４７
【氏名又は名称】株式会社リコー
|
| 【出願日】 |
平成１８年７月３１日（２００６．７．３１） |
| 【代理人】 |
【識別番号】１０００７８１３４
【弁理士】
【氏名又は名称】武 顕次郎
【識別番号】１００１０６７５８
【弁理士】
【氏名又は名称】橘 昭成
|
| 【公開番号】 |
特開２００８−３５３７６（Ｐ２００８−３５３７６Ａ） |
| 【公開日】 |
平成２０年２月１４日（２００８．２．１４） |
| 【出願番号】 |
特願２００６−２０８５１２（Ｐ２００６−２０８５１２） |
|