トップ :: H 電気 :: H04 電気通信技術




【発明の名称】 クロック回路、映像処理装置およびクロック調整方法
【発明者】 【氏名】高島 稔弘
【要約】 【課題】時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することが可能なクロック回路およびクロック調整方法を提供し、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、トランスポートパケットを正確にデコードすることが可能な映像処理装置を提供する。

【構成】時刻情報が付加されたトランスポートパケットを複数連続して受信する。そして、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出し、クロック調整値と、変化されたカウンタの値とを比較する比較処理を行なう。クロック生成手段は、タイミング制御手段により制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【特許請求の範囲】
【請求項１】
クロックを生成するクロック生成手段と、
前記クロック生成手段により生成されるクロックに基づいて、カウンタの値を変化させるカウンタ手段と、
時刻情報が付加されたトランスポートパケットを複数連続して受信する受信手段と、
受信した前記複数のトランスポートパケットのうち、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出する検出手段と、
前記検出手段により検出されたトランスポートパケットに含まれるクロック調整値と、前記カウンタ手段により変化されたカウンタの値とを比較する比較処理を行なう比較手段と、
前記クロック生成手段が前記比較処理の結果を使用するタイミングを制御するタイミング制御手段とを備え、
前記クロック生成手段は、前記タイミング制御手段により制御されたタイミングにおいて、前記比較処理の結果を使用して、生成するクロックの周波数を調整する、クロック回路。
【請求項２】
前記比較処理の結果は、前記クロック調整値と前記カウンタの値との差である、請求項１に記載のクロック回路。
【請求項３】
前記タイミング制御手段は、
前記クロック生成手段が前記比較処理の結果を使用するタイミングを制御するための比較カウンタの値を、所定時間毎に変化させる比較カウンタ手段と、
前記検出手段により検出されたトランスポートパケットに付加された時刻情報が示す値と、前記比較カウンタ手段により変化された比較カウンタの値とを比較することにより、前記クロック生成手段が前記比較処理の結果を使用するタイミングを制御する比較タイミング制御手段とを含む、請求項１または請求項２に記載のクロック回路。
【請求項４】
請求項１〜請求項３のいずれかのクロック回路と、
前記クロック回路が生成するクロックに基づいて、時刻情報が付加されたトランスポートパケットを複数連続してデコード処理するデコード手段とを備える、映像処理装置。
【請求項５】
クロックを生成するクロック生成部が設けられたクロック回路が行なうクロック調整方法であって、
前記クロック調整方法は、
前記クロック生成部により生成されるクロックに基づいて、カウンタの値を変化させるカウンタステップと、
時刻情報が付加されたトランスポートパケットを複数連続して受信する受信ステップと、
受信した前記複数のトランスポートパケットのうち、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出する検出ステップと、
前記検出ステップにより検出されたトランスポートパケットに含まれるクロック調整値と、前記カウンタステップにより変化されたカウンタの値とを比較する比較処理を行なう比較ステップと、
前記クロック生成部が前記比較処理の結果を使用するタイミングを制御するタイミング制御ステップと、
前記タイミング制御ステップにより制御されたタイミングにおいて、前記比較処理の結果を使用して、前記クロック生成部が生成するクロックの周波数を調整する調整ステップとを備える、クロック調整方法。
【発明の詳細な説明】【技術分野】
【０００１】
本発明は、クロック回路、映像処理装置およびクロック調整方法に関し、特に、コンテンツ配信に用いるトランスポートパケットを処理するクロック回路、映像処理装置およびクロック調整方法に関する。
【背景技術】
【０００２】
近年、一度に複数のコンテンツ（たとえば、番組）を送信可能なトランスポートストリームのプロトコルに基づいた技術が急速に普及しつつある。トランスポートストリームの代表的なものとしては、ＭＰＥＧ（Moving Picture Experts Group）２−ＴＳ（Transport Stream）が挙げられる。現在では、ディジタル放送、ＶＯＤ（Video On Demand）のサービス等において、ＭＰＥＧ２−ＴＳを使用した通信プロトコルが利用されている。
【０００３】
図５は、トランスポートストリームを説明するための図である。図５に示されるトランスポートストリームは、一例として、ＭＰＥＧ２のトランスポートストリームである。
【０００４】
図５を参照して、トランスポートストリームは、複数のトランスポートパケットから構成される。以下においては、トランスポートパケットを、ＴＳパケットともいう。複数のＴＳパケットの各々のサイズは、１８８または２０４バイトである。複数のＴＳパケットの各々には、アダプテーション・フィールド制御が含まれる。アダプテーション・フィールド制御は、対応するＴＳパケットにおいて、アダプテーション・フィールドが含まれるか否かを示す情報である。したがって、アダプテーション・フィールド制御の情報によっては、アダプテーション・フィールドを含まないＴＳパケットもある。
【０００５】
アダプテーション・フィールドは、対応するＴＳパケットの付加情報等を示す。アダプテーション・フィールドには、ＰＣＲ（Program Clock Reference）フラグが含まれる。ＰＣＲフラグは、対応するアダプテーション・フィールドにおいて、オプショナル・フィールドとしてのＰＣＲが含まれるか否かを示す情報である。ＰＣＲフラグが“１”を示す場合、アダプテーション・フィールドにおいて、オプショナル・フィールドとしてのＰＣＲが含まれることを示す。ＰＣＲフラグが“０”を示す場合、アダプテーション・フィールドにおいて、オプショナル・フィールドとしてのＰＣＲが含まれないことを示す。したがって、ＰＣＲフラグの情報によっては、オプショナル・フィールドとしてのＰＣＲを含まないアダプテーション・フィールドもある。
【０００６】
ＰＣＲは、トランスポートストリームを生成した符号装置のシステムクロックを、当該トランスポートストリームを受信する復号装置で再現するための時刻情報の値である。また、ＰＣＲは、トランスポートストリームを生成した符号装置のシステムクロックの周波数を、当該トランスポートストリームを受信する復号装置が生成するシステムクロックの周波数を調整するためのクロック調整値でもある。
【０００７】
なお、トランスポートストリームを生成した符号装置のシステムクロックの周波数は、当該トランスポートストリームを受信する復号装置のシステムクロックとは厳密には異なる。そのため、符号装置で生成したフレーム枚数と同じフレーム枚数を、復号装置でデコードするためには、復号装置において、符号装置のシステムクロックを再現し、合わせる必要がある。そのため、符号装置は、トランスポートストリームの送信時に、送信するトランスポートストリームに含まれる複数のＴＳパケットのうち、所定の時間間隔のＴＳパケット内に、符号装置のシステムクロックによりカウントされるカウンタ値を、ＰＣＲとして付加する。このＰＣＲを用いて、復号装置は、符号装置のシステムクロックを再現する。
【０００８】
国際公開第ＷＯ０１／００４８９３号パンフレット（特許文献１）では、トランスポートストリームを連続的に記録する技術（以下、第１の先行技術ともいう）が開示されている。以下においては、トランスポートストリームを記録可能な装置を映像処理装置ともいう。
【特許文献１】国際公開第ＷＯ０１／００４８９３号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図６は、従来の映像処理装置１００００の内部構成の一例を示すブロック図である。図６を参照して、映像処理装置１００００は、通信部１２００と、制御部１４００と、記憶部１５００と、デコード回路１６００とを備える。
【００１０】
通信部１２００は、インターネット等のネットワークからトランスポートストリームを受信する機能を有する。通信部１２００は、受信したトランスポートストリームを、制御部１４００へ送信する。
【００１１】
制御部１４００は、様々な処理を行なう機能を有する。制御部１４００は、マイクロプロセッサ（Microprocessor）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、その他の演算機能を有する回路のいずれであってもよい。
【００１２】
記憶部１５００は、データを不揮発的に記憶する機能を有する。記憶部１５００は、制御部１４００によってデータアクセスされる。記憶部１５００は、大容量のデータを記憶可能なハードディスクである。なお、記憶部１５００は、ハードディスクに限定されることなく、電源を供給されなくてもデータを不揮発的に保持可能な媒体（たとえば、フラッシュメモリ）であればよい。
【００１３】
制御部１４００は、受信したトランスポートストリームを、記憶部１５００に記憶させる処理を行なう。また、制御部１４００は、記憶部１５００に記憶されているトランスポートストリームを読出し、デコード回路１６００へ送信する処理を行なう。
【００１４】
デコード回路１６００は、受信したトランスポートストリームをデコード処理し、映像信号および音声信号を生成し、外部の表示装置へ送信する。
【００１５】
デコード回路１６００は、クロック回路１７００と、デコード部１８００とを含む。クロック回路１７００は、トランスポートストリームに含まれるＰＣＲを含む複数のＴＳパケットを受信することで、ＰＣＲの値に基づいて、符号装置のシステムクロックの周波数と同じ周波数のシステムクロックＳＣＫを生成し、生成したシステムクロックＳＣＫを、デコード部１８００へ送信する。なお、クロック回路１７００により生成されるシステムクロックＳＣＫの周波数は、受信したＰＣＲの値に基づいて調整される。また、クロック回路１７００は、受信したトランスポートストリームを、デコード部１８００へ送信する。
【００１６】
デコード部１８００は、受信したシステムクロックＳＣＫの周波数で動作する。また、デコード部１８００は、受信したトランスポートストリームを、デコード処理し、映像信号および音声信号を生成し、たとえば、外部の表示装置へ送信する。表示装置は、受信した映像信号に基づいて、映像を表示し、受信した音声信号に基づいて、音声を出力する。
【００１７】
上記のような、従来の映像処理装置１００００は、トランスポートストリームに含まれる複数の番組のうち、複数の番組全てではなく、たとえば、１つの番組データを、記憶部１５００に記憶させる場合、記憶部１５００に記憶された番組データを正常に再生させるために、記憶部１５００に記憶させるＴＳパケットにタイムスタンプを付加していた。
【００１８】
ここで、映像処理装置１００００が、たとえば、図７に示されるトランスポートストリームＳＴＭのうち、１つの番組に対応する、複数のＴＳパケットからなるトランスポートストリームを記憶部１５００に記憶させるとする。なお、図７において横軸は、映像処理装置１００００内の制御部１４００が、対応するＴＳパケットを受信した時刻を示す。たとえば、ＴＳパケットＴ３０は、制御部１４００が、時刻ｔ７に受信したことが示される。
【００１９】
トランスポートストリームＳＴＭは、番組Ａ，Ｂ，Ｃの各々に対応する複数のＴＳパケットを含む。たとえば、番組Ａに対応するＴＳパケットは、ＴＳパケットＴ１０，Ｔ２０，Ｔ３０，Ｔ４０である。トランスポートストリームＳＴＭ内の複数のＴＳパケットのうち、「（ＰＣＲ）」と記載されているＴＳパケットは、対応するＴＳパケットがＰＣＲの値を含むことを示す。
【００２０】
制御部１４００が、トランスポートストリームＳＴＭ内の複数のＴＳパケットのうち、番組Ａに対応するＴＳパケットを記憶部１５００に記憶させる場合、制御部１４００は、ＴＳパケットを記憶部１５００に記憶させる際に、当該ＴＳパケットを受信した時刻に対応するカウンタ値を、タイムスタンプとして付加する。ＴＳパケットに付加されるカウンタ値は、制御部１４００が、図示しない２７ＭＨｚのクロックを受信する毎に、たとえば、“０”〜“２の４２乗”の範囲で、インクリメントとする値である。
【００２１】
制御部１４００が、たとえば、ＴＳパケットＴ２０を、記憶部１５００に記憶させる場合、制御部１４００は、ＴＳパケットＴ２０を受信した時刻ｔ４に対応するカウンタ値を示すタイムスタンプを、ＴＳパケットＴ２０に付加して、ＴＳパケットＴ２０Ａとして、記憶部１５００に記憶させる。
【００２２】
制御部１４００が、番組Ａに対応する複数のＴＳパケットを記憶部１５００に記憶させることにより、記憶部１５００には、図７に示されるトランスポートストリームＳＴＡが記憶される。トランスポートストリームＳＴＡに含まれるＴＳパケットＴ１０Ａは、図８に示されるように、ＴＳパケットに、４バイトのタイムスタンプが付加される。当該タイムスタンプは、時刻ｔ１に対応するカウンタ値を示す。なお、ＴＳパケットＴ１０Ａは、ＰＣＲも含む。なお、トランスポートストリームＳＴＡに含まれる全てのＴＳパケットには、ＴＳパケットＴ１０Ａと同様に、タイムスタンプが付加されている。
【００２３】
図７を参照して、トランスポートストリームＳＴＡの上部に記載されている時刻ｔｎ（ｎ：自然数）は、対応するＴＳパケットに、時刻ｔｎに対応するカウンタ値を示すタイムスタンプが付加されていることを示す。たとえば、ＴＳパケットＴ４０Ａには、時刻ｔ１０に対応するカウンタ値を示すタイムスタンプが付加されている。
【００２４】
また、記憶部１５００には、トランスポートストリームＳＴＭ内の番組Ａに対応する複数のＴＳパケットが、トランスポートストリームＳＴＡに示されるように、連続して記憶される。すなわち、時間軸上において、連続していない複数のパケットが時間軸上において連続するように記憶部１５００に記憶される。以下、記憶部１５００に記憶されたＴＳパケットを、記憶ＴＳパケットともいう。
【００２５】
ここで、記憶部１５００に記憶されたトランスポートストリームＳＴＡをデコードする場合、制御部１４００が、トランスポートストリームＳＴＡに含まれる複数の記憶ＴＳパケットを、時間間隔なしで、クロック回路１７００へ送信すると、クロック回路１７００は、符号装置のシステムクロックと同じ周波数のシステムクロックＳＣＫを正確に生成することができないという問題が発生する。
【００２６】
なぜなら、たとえば、トランスポートストリームＳＴＡに含まれるＴＳパケットＴ４０Ａは、システムクロックの周波数を調整するためのＰＣＲを含むため、図７に示されるトランスポートストリームＳＴＭのように、ＴＳパケットＴ４０Ａは、制御部１４００がＴＳパケットＴ１０Ａをクロック回路１７００へ送信した時刻から、時刻ｔ１０と時刻ｔ１との差の時間だけ経過した時刻に、クロック回路１７００へ送信される必要があるからである。
【００２７】
すなわち、ＰＣＲを含むＴＳパケットＴ１０Ａ，Ｔ４０Ａは、それぞれ、トランスポートストリームＳＴＭに含まれるＴＳパケットＴ１０，Ｔ４０に対応する時間間隔で、クロック回路１７００に入力される必要がある。そのためには、たとえば、トランスポートストリームＳＴＡに含まれる複数のＴＳパケットを、クロック回路１７００へ送信するタイミングを制御する回路が必要となる。
【００２８】
すなわち、クロック回路１７００は、タイムスタンプが付加された、連続した複数のトランスポートパケットを受信した場合、符号装置のシステムクロックと同じ周波数のシステムクロックＳＣＫを正確に生成することができないという問題が発生する。なお、第１の先行技術には、上記のタイミング制御の具体的な回路または方法は、開示されていない。
【００２９】
また、クロック回路１７００が、符号装置のシステムクロックと同じ周波数のシステムクロックＳＣＫを正確に生成することができない場合、クロック回路１７００から出力されるシステムクロックＳＣＫに基づいて動作するデコード部１８００は、受信したトランスポートストリームを正常にデコードすることができないという問題が発生する。
【００３０】
本発明は、上述の問題点を解決するためになされたものであって、その目的は、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することが可能なクロック回路を提供することである。
【００３１】
本発明の他の目的は、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、トランスポートパケットを正確にデコードすることが可能な映像処理装置を提供することである。
【００３２】
本発明のさらに他の目的は、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することが可能なクロック調整方法を提供することである。
【課題を解決するための手段】
【００３３】
上述の課題を解決するために、この発明のある局面に従うクロック回路は、クロックを生成するクロック生成手段と、クロック生成手段により生成されるクロックに基づいて、カウンタの値を変化させるカウンタ手段と、時刻情報が付加されたトランスポートパケットを複数連続して受信する受信手段と、受信した複数のトランスポートパケットのうち、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出する検出手段と、検出手段により検出されたトランスポートパケットに含まれるクロック調整値と、カウンタ手段により変化されたカウンタの値とを比較する比較処理を行なう比較手段と、クロック生成手段が比較処理の結果を使用するタイミングを制御するタイミング制御手段とを備え、クロック生成手段は、タイミング制御手段により制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【００３４】
この発明に従えば、時刻情報が付加されたトランスポートパケットを複数連続して受信する。そして、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出し、クロック調整値と、変化されたカウンタの値とを比較する比較処理を行なう。クロック生成手段は、タイミング制御手段により制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【００３５】
したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、正確なタイミングで、クロックの周波数を調整することができる。すなわち、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することができるという効果を奏する。
【００３６】
好ましくは、比較処理の結果は、クロック調整値とカウンタの値との差である。
この発明に従えば、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することができるという効果を奏する。
【００３７】
好ましくは、タイミング制御手段は、クロック生成手段が比較処理の結果を使用するタイミングを制御するための比較カウンタの値を、所定時間毎に変化させる比較カウンタ手段と、検出手段により検出されたトランスポートパケットに付加された時刻情報が示す値と、比較カウンタ手段により変化された比較カウンタの値とを比較することにより、クロック生成手段が比較処理の結果を使用するタイミングを制御する比較タイミング制御手段とを含む。
【００３８】
この発明に従えば、検出手段により検出されたトランスポートパケットに付加された時刻情報が示す値と、比較カウンタ手段により変化された比較カウンタの値とを比較することにより、クロック生成手段が比較処理の結果を使用するタイミングを制御する。したがって、クロックを正確に生成することができるという効果を奏する。
【００３９】
この発明の他の局面に従う映像処理装置は、クロック回路と、クロック回路が生成するクロックに基づいて、時刻情報が付加されたトランスポートパケットを複数連続してデコード処理するデコード手段とを備える。
【００４０】
この発明に従えば、デコード手段は、クロック回路が生成する正確なクロックに基づいて、時刻情報が付加されたトランスポートパケットを複数連続してデコード処理する。したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、トランスポートパケットを正確にデコードすることができるという効果を奏する。
【００４１】
この発明のさらに他の局面に従うと、クロックを生成するクロック生成部が設けられたクロック回路が行なうクロック調整方法であって、クロック調整方法は、クロック生成部により生成されるクロックに基づいて、カウンタの値を変化させるカウンタステップと、時刻情報が付加されたトランスポートパケットを複数連続して受信する受信ステップと、受信した複数のトランスポートパケットのうち、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出する検出ステップと、検出ステップにより検出されたトランスポートパケットに含まれるクロック調整値と、カウンタステップにより変化されたカウンタの値とを比較する比較処理を行なう比較ステップと、クロック生成部が比較処理の結果を使用するタイミングを制御するタイミング制御ステップと、タイミング制御ステップにより制御されたタイミングにおいて、比較処理の結果を使用して、クロック生成部が生成するクロックの周波数を調整する調整ステップとを備える。
【００４２】
この発明に従えば、時刻情報が付加されたトランスポートパケットを複数連続して受信する。そして、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出し、クロック調整値と、変化されたカウンタの値とを比較する比較処理を行なう。クロックを生成するクロック生成部は、タイミング制御ステップにより制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【００４３】
したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、正確なタイミングで、クロックの周波数を調整することができる。すなわち、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することができるという効果を奏する。
【発明の効果】
【００４４】
本発明に係るクロック回路は、時刻情報が付加されたトランスポートパケットを複数連続して受信する。そして、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出し、クロック調整値と、変化されたカウンタの値とを比較する比較処理を行なう。クロック生成手段は、タイミング制御手段により制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【００４５】
したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、正確なタイミングで、クロックの周波数を調整することができる。すなわち、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することができるという効果を奏する。
【００４６】
本発明に係る映像処理装置は、デコード手段が、クロック回路が生成する正確なクロックに基づいて、時刻情報が付加されたトランスポートパケットを複数連続してデコード処理する。したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、トランスポートパケットを正確にデコードすることができるという効果を奏する。
【００４７】
本発明に係るクロック調整方法は、時刻情報が付加されたトランスポートパケットを複数連続して受信する。そして、クロックの周波数を調整するためのクロック調整値を含むトランスポートパケットを検出し、クロック調整値と、変化されたカウンタの値とを比較する比較処理を行なう。クロックを生成するクロック生成部は、タイミング制御ステップにより制御されたタイミングにおいて、比較処理の結果を使用して、生成するクロックの周波数を調整する。
【００４８】
したがって、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、正確なタイミングで、クロックの周波数を調整することができる。すなわち、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することができるという効果を奏する。
【発明を実施するための最良の形態】
【００４９】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【００５０】
図１は、本実施の形態における映像処理装置１０００の内部構成の一例を示すブロック図である。図１を参照して、映像処理装置１０００は、図６の映像処理装置１００００と比較して、デコード回路１６００の代わりにデコード回路１６００Ａを備える点が異なる。それ以外は、映像処理装置１００００と同様なので詳細な説明は繰り返さない。映像処理装置１０００は、たとえば、ＨＤＤ（Hard Disk Drive）レコーダーである。なお、映像処理装置１０００は、ＨＤＤレコーダーに限定されることなく、映像を録画可能な装置であればどのような装置であってもよい。
【００５１】
デコード回路１６００Ａは、デコード回路１６００と比較して、クロック回路１７００の代わりにクロック回路１７００Ａを含む点が異なる。それ以外は、デコード回路１６００と同様なので詳細な説明は繰り返さない。
【００５２】
デコード回路１６００Ａは、制御部１４００から、トランスポートストリームを受信し、受信したトランスポートストリームをデコード処理し、映像信号および音声信号を生成し、外部の表示装置へ送信する。デコード回路１６００Ａは、１チップのマイクロプロセッサである。なお、デコード回路１６００Ａは、１チップのマイクロプロセッサに限定されることなく、複数の回路から構成される回路であってもよい。
【００５３】
図２は、本実施の形態におけるクロック回路１７００Ａの内部構成の一例を示すブロック図である。図２を参照して、クロック回路１７００Ａは、バッファ１７１０と、検出部１７２０と、スイッチ制御部１７３０とを含む。以下の説明において、信号および信号線の２値的な高電圧状態（電源電圧Ｖｃｃ）および低電圧状態のそれぞれを、「Ｈレベル」および「Ｌレベル」とも称する。
【００５４】
バッファ１７１０は、複数のＴＳパケットを一時的に記憶するＦＩＦＯ（First-In First-Out）型のバッファである。また、バッファ１７１０は、スイッチ制御部１７３０から送信される制御信号ＳＷＳＧに応じて動作する。具体的には、制御信号ＳＷＳＧがＨレベルの場合、バッファ１７１０は、パケット送信状態となり、バッファ１７１０に記憶されている複数のＴＳパケットを、検出部１７２０へ送信する。また、制御信号ＳＷＳＧがＬレベルの場合、バッファ１７１０は、パケット送信停止状態となり、バッファ１７１０に記憶されている複数のＴＳパケットを送信する処理を停止する。なお、バッファ１７１０がパケット送信停止状態の期間において、バッファ１７１０が新たにＴＳパケットを受信した場合、バッファ１７１０は、新たに受信したＴＳパケットを記憶する。
【００５５】
検出部１７２０は、スイッチ制御部１７３０を制御するための制御信号ＤＴＳＧを、スイッチ制御部１７３０へ送信する。また、検出部１７２０は、前述したＰＣＲを含むＴＳパケット（以下、ＰＣＲ包含ＴＳパケットともいう）を検出する。前述したように、ＰＣＲは、トランスポートストリームを生成した符号装置のシステムクロックを、当該トランスポートストリームを受信するクロック回路１７００Ａで再現するための時刻情報の値である。また、ＰＣＲは、トランスポートストリームを生成した符号装置のシステムクロックの周波数を、当該トランスポートストリームを受信するクロック回路１７００Ａが生成するシステムクロックＳＣＫの周波数を調整するためのクロック調整値でもある。
【００５６】
検出部１７２０は、ＰＣＲ包含ＴＳパケットを検出すると、制御信号ＤＴＳＧをＨレベルに設定する。
【００５７】
スイッチ制御部１７３０は、バッファ１７１０を制御するための制御信号ＳＷＳＧを、バッファ１７１０へ送信する。なお、制御信号ＤＴＳＧは、初期状態では、Ｈレベルに設定される。したがって、バッファ１７１０は、初期状態では、パケット送信状態である。スイッチ制御部１７３０は、Ｈレベルの制御信号ＤＴＳＧを受信すると、制御信号ＳＷＳＧをＬレベルに設定することで、バッファ１７１０を、パケット送信停止状態にする。
【００５８】
クロック回路１７００Ａは、さらに、バッファ１７４０と、カウンタ１７５０と、クロック発生回路１７５２と、比較回路１７６０とを含む。
【００５９】
バッファ１７４０は、１つのＰＣＲ包含ＴＳパケットを一時的に記憶する。また、検出部１７２０は、ＰＣＲ包含ＴＳパケットを検出すると、検出したＰＣＲ包含ＴＳパケットを、バッファ１７４０に記憶させる。図２は、バッファ１７４０内に、ＰＣＲ包含ＴＳパケットが記憶されている状態を示す。
【００６０】
検出部１７２０は、検出したＰＣＲ包含ＴＳパケットを、バッファ１７４０に記憶させた後、ＰＣＲ包含ＴＳパケットを、デコード部１８００へ送信する。なお、検出部１７２０は、受信したＴＳパケットがＰＣＲ包含ＴＳパケットでない場合、受信したＴＳパケットを、デコード部１８００へ送信する。
【００６１】
クロック発生回路１７５２は、周波数が２７ＭＨｚのクロックをカウンタ１７５０へ送信する。なお、クロック発生回路１７５２が送信するクロックの周波数は、２７ＭＨｚに限定されることなく、他の値であってもよい。
【００６２】
カウンタ１７５０は、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値と比較される値をカウントするための比較カウンタＣＰＣＴを更新する。具体的には、カウンタ１７５０は、クロック発生回路１７５２からクロックを受信する毎に、比較カウンタＣＰＣＴの値を“１”インクリメントする。比較カウンタＣＰＣＴの値は、たとえば、“０”〜“２の４２乗”の範囲の値である。したがって、比較カウンタＣＰＣＴの値が、“２の４２乗”の場合に、“１”インクリメントされると、比較カウンタＣＰＣＴの値は“０”となる。
【００６３】
また、検出部１７２０は、初めて、ＰＣＲ包含ＴＳパケットを検出すると、検出したＰＣＲ包含ＴＳパケットに付加されるタイムスタンプの値を、比較カウンタＣＰＣＴの初期値に設定する。
【００６４】
比較回路１７６０は、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値と、比較カウンタＣＰＣＴの値とを比較する。比較回路１７６０は、比較信号ＣＰＳＧを、スイッチ制御部１７３０へ送信する。比較回路１７６０は、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値と比較カウンタＣＰＣＴの値とが一致している場合、比較信号ＣＰＳＧをＨレベルに設定する。スイッチ制御部１７３０は、Ｈレベルの比較信号ＣＰＳＧを受信すると、制御信号ＤＴＳＧをＨレベルに設定することで、バッファ１７１０を、パケット送信状態にする。
【００６５】
クロック回路１７００Ａは、さらに、ＳＴＣ（System Time Clock）カウンタ１７７１と、比較回路１７７２と、ラッチ回路１７７３と、ＤＡＣ（Digital Analog Converter）１７７４と、ＬＰＦ（Low Pass Filter）１７７５と、ＶＣＯ（Voltage Control Oscillator）１７７６とを含む。
【００６６】
ＳＴＣカウンタ１７７１は、後述するＶＣＯ１７７６から出力されるシステムクロックＳＣＫをカウントするためのシステムクロックカウンタＳＹＣＴの値を更新する。具体的には、ＳＴＣカウンタ１７７１は、ＶＣＯ１７７６からシステムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。システムクロックカウンタＳＹＣＴの値は、たとえば、“０”〜“２の４２乗”の範囲の値である。したがって、システムクロックカウンタＳＹＣＴの値が、“２の４２乗”の場合に、“１”インクリメントされると、システムクロックカウンタＳＹＣＴの値は“０”となる。また、ＳＴＣカウンタ１７７１は、システムクロックカウンタＳＹＣＴの値を比較回路１７７２へ送信する。
【００６７】
また、検出部１７２０は、初めて、ＰＣＲ包含ＴＳパケットを検出すると、検出したＰＣＲ包含ＴＳパケットに含まれるＰＣＲの値を、システムクロックカウンタＳＹＣＴの初期値に設定する。
【００６８】
比較回路１７７２は、バッファ１７４０に記憶されているＰＣＲ包含ＴＳパケットに含まれるＰＣＲの値と、ＳＴＣカウンタ１７７１から受信するシステムクロックカウンタＳＹＣＴの値とを比較する比較処理を行なう。比較処理では、比較回路１７７２が、ＰＣＲの値から、システムクロックカウンタＳＹＣＴの値を減算することにより、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値との差分値を算出する。差分値は、“０”、プラスの値およびマイナスの値のいずれかとなる。そして、比較回路１７７２は、算出した差分値を、ラッチ回路１７７３へ送信する。
【００６９】
前述した比較回路１７６０は、さらに、比較信号ＣＰＳＧを、ラッチ回路１７７３へ送信する。
【００７０】
ラッチ回路１７７３は、Ｈレベルの比較信号ＣＰＳＧを受信した時点における、比較回路１７７２から送信される差分値を、一次的に記憶する。ラッチ回路１７７３は、記憶した差分値を、ＤＡＣ１７７４へ送信する。
【００７１】
ＤＡＣ１７７４は、受信した差分値に応じた電圧のアナログ信号に変換する。ＤＡＣ１７７４は、受信した差分値が“０”の場合、たとえば、１Ｖのアナログ信号を生成する。ＤＡＣ１７７４は、受信した差分値がプラスの値の場合、たとえば、１Ｖより大きい電圧のアナログ信号を生成する。ＤＡＣ１７７４は、受信した差分値がマイナスの値の場合、たとえば、１Ｖ未満の電圧のアナログ信号を生成する。そして、ＤＡＣ１７７４は、生成したアナログ信号を、ＬＰＦ１７７５へ送信する。
【００７２】
ＬＰＦ１７７５は、受信したアナログ信号の低周波成分のみを、ＶＣＯ１７７６へ送信する。なお、受信したアナログ信号の電圧は変化する場合もある。この場合、受信したアナログ信号の電圧が、たとえば、短時間（たとえば、０．５秒）に、１．１，１．０，０．９Ｖの順で変化した場合、ＬＰＦ１７７５が、ＶＣＯ１７７６へ送信するアナログ信号の電圧は、１．１，１．０，０．９Ｖの平均と１．０Ｖとなる。すなわち、ＬＰＦ１７７５は、短時間において、受信したアナログ信号の電圧の変化を平均化する処理を行なう。
【００７３】
ＶＣＯ１７７６は、受信したアナログ信号の電圧に対応する周波数のシステムクロックＳＣＫを生成する。ＶＣＯ１７７６は、一例として、１Ｖのアナログ信号を受信した場合、周波数が２７ＭＨｚのシステムクロックＳＣＫを生成する。この場合、ＶＣＯ１７７６は、１Ｖより大きい電圧のアナログ信号を受信した場合、周波数が２７ＭＨｚより高い周波数のシステムクロックＳＣＫを生成する。また、ＶＣＯ１７７６は、１Ｖ未満の電圧のアナログ信号を受信した場合、周波数が２７ＭＨｚ未満の周波数のシステムクロックＳＣＫを生成する。
【００７４】
そして、ＶＣＯ１７７６は、生成したシステムクロックＳＣＫを、デコード部１８００およびＳＴＣカウンタ１７７１へ送信する。これにより、デコード部１８００は、受信したシステムクロックＳＣＫの周波数で動作する。また、前述したように、ＳＴＣカウンタ１７７１は、システムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。
【００７５】
図３は、クロック回路１７００Ａの動作を説明するための、一例としての動作波形図である。なお、図３には、説明のため、前述した、図７のトランスポートストリームＳＴＭおよびトランスポートストリームＳＴＡを示している。
【００７６】
図３において、「ＳＴＡ」とは、時間経過に伴う、トランスポートストリームＳＴＡに含まれる複数のＴＳパケットの状態を示す。「ＴＭＳＴＰ」とは、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されたタイムスタンプの値を示す。「ＣＰＣＴ」とは、比較カウンタＣＰＣＴの値を示す。「ＣＰＳＧ」とは、比較信号ＣＰＳＧの電圧レベルを示す。「ラッチ回路」とは、ラッチ回路１７７３が記憶している値を示す。「ＳＷＳＧ」とは、制御信号ＳＷＳＧの電圧レベルを示す。
【００７７】
次に、図１，図２，図３を参照しながら、映像処理装置１０００における動作を説明する。なお、映像処理装置１０００の記憶部１５００には、前述したトランスポートストリームＳＴＡが記憶されているとする。映像処理装置１０００が、トランスポートストリームＳＴＡのデコード処理を行なう場合、まず、制御部１４００は、トランスポートストリームＳＴＡを読出し、クロック回路１７００Ａへ送信する。なお、トランスポートストリームＳＴＡのデータ容量は、バッファ１７１０が記憶可能なデータ容量以下であるとする。
【００７８】
トランスポートストリームＳＴＡに含まれるＴＳパケットＴ１０Ａは、時刻ｔ１に対応するカウンタ値を示すタイムスタンプが付加されている。ＴＳパケットＴ１０Ａに付加されているタイムスタンプの値は、一例として、“１１０”であるとする。また、ＴＳパケットＴ１０Ａには、ＰＣＲが含まれる。ここで、ＰＣＲの値は、一例として、“２１０”であるとする。
【００７９】
まず、トランスポートストリームＳＴＡが、バッファ１７１０へ送信される。初期状態のバッファ１７１０は、パケット送信状態であるので、バッファ１７１０は、まず、受信したトランスポートストリームＳＴＡに含まれる先頭のＴＳパケットＴ１０Ａを、検出部１７２０へ送信する。
【００８０】
検出部１７２０は、時刻ｔ１において、ＴＳパケットＴ１０Ａを受信する。前述したように、検出部１７２０は、ＰＣＲ包含ＴＳパケットを検出すると、制御信号ＤＴＳＧをＨレベルに設定する。ＴＳパケットＴ１０Ａは、ＰＣＲ包含ＴＳパケットであるので、検出部１７２０は、ＴＳパケットＴ１０Ａを受信すると、ＰＣＲ包含ＴＳパケットを検出したとして、制御信号ＤＴＳＧをＨレベルに設定する。したがって、スイッチ制御部１７３０は、Ｈレベルの制御信号ＤＴＳＧを受信することになり、スイッチ制御部１７３０は、制御信号ＳＷＳＧをＬレベルに設定することで、バッファ１７１０を、パケット送信停止状態にする。これにより、ＴＳパケットＴ１０Ａ以降のＴＳパケットは、バッファ１７１０に保持される。
【００８１】
また、前述したように、検出部１７２０は、ＰＣＲ包含ＴＳパケットを検出すると、検出したＰＣＲ包含ＴＳパケットを、バッファ１７４０に記憶させる。ＴＳパケットＴ１０Ａは、ＰＣＲ包含ＴＳパケットであるので、検出部１７２０は、ＴＳパケットＴ１０Ａを受信すると、バッファ１７４０に、ＴＳパケットＴ１０Ａを記憶させる。そして、検出部１７２０は、ＴＳパケットＴ１０Ａを、デコード部１８００へ送信する。
【００８２】
バッファ１７４０に記憶された、ＰＣＲ包含ＴＳパケットとしてのＴＳパケットＴ１０Ａには、時刻ｔ１に対応するカウンタ値“１１０”を示すタイムスタンプが付加されている。
【００８３】
また、検出部１７２０は、ＴＳパケットＴ１０Ａを受信することで、ＰＣＲ包含ＴＳパケットを初めて検出することになるので、ＴＳパケットＴ１０Ａに付加されるタイムスタンプの値（“１１０”）を、比較カウンタＣＰＣＴの初期値に設定する。なお、カウンタ１７５０は、クロック発生回路１７５２から、２７ＭＨｚのクロックを受信する毎に、比較カウンタＣＰＣＴの値を“１”インクリメントする。
【００８４】
前述したように、比較回路１７６０は、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値と、比較カウンタＣＰＣＴの値とを比較する。また、比較回路１７６０は、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値とが一致している場合、比較信号ＣＰＳＧをＨレベルに設定する。したがって、比較回路１７６０は、比較信号ＣＰＳＧをＨレベルに設定する。これにより、スイッチ制御部１７３０は、Ｈレベルの比較信号ＣＰＳＧを受信することにより、制御信号ＳＷＳＧをＨレベルに設定することで、バッファ１７１０を、パケット送信状態にする。したがって、バッファ１７１０は、ＴＳパケットＴ１０Ａ以降のＴＳパケット（ＴＳパケットＴ２０Ａ，Ｔ３０Ａ，Ｔ４０Ａ，・・・）を、検出部１７２０へ送信する処理を開始する。
【００８５】
また、前述したように、検出部１７２０は、初めて、ＰＣＲ包含ＴＳパケットを検出すると、検出したＰＣＲ包含ＴＳパケットに含まれるＰＣＲの値を、システムクロックカウンタＳＹＣＴの初期値に設定する。したがって、検出部１７２０は、ＴＳパケットＴ１０Ａを受信することで、ＰＣＲ包含ＴＳパケットを初めて検出することになるので、ＴＳパケットＴ１０Ａに含まれるＰＣＲの値（“２１０”）を、システムクロックカウンタＳＹＣＴの初期値に設定する。
【００８６】
また、比較回路１７７２は、バッファ１７４０に記憶されているＴＳパケットＴ１０Ａに含まれるＰＣＲの値（“２１０”）と、ＳＴＣカウンタ１７７１から受信するシステムクロックカウンタＳＹＣＴの値（“２１０”）とを比較する比較処理を行なう。そして、比較回路１７７２が、ＰＣＲの値（“２１０”）から、システムクロックカウンタＳＹＣＴの値（“２１０”）を減算することにより、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値との差分値を算出する。この場合、算出される差分値は、“０”となる。そして、比較回路１７７２は、算出した差分値“０”を、ラッチ回路１７７３へ送信する。
【００８７】
また、比較回路１７６０の処理により、比較信号ＣＰＳＧはＨレベルに設定されているので、ラッチ回路１７７３は、受信した差分値“０”を記憶する。
【００８８】
ラッチ回路１７７３は、記憶した差分値“０”を、ＤＡＣ１７７４へ送信する。ＤＡＣ１７７４は、受信した差分値に応じた電圧のアナログ信号に変換する。ここでは、差分値が“０”の場合、ＤＡＣ１７７４は、１Ｖのアナログ信号を生成するとする。そして、ＤＡＣ１７７４は、生成した１Ｖのアナログ信号を、ＬＰＦ１７７５へ送信する。
【００８９】
そして、１Ｖのアナログ信号は、前述したＬＰＦ１７７５を介して、ＶＣＯ１７７６へ送信される。
【００９０】
前述したように、ＶＣＯ１７７６は、受信したアナログ信号の電圧に対応する周波数のシステムクロックＳＣＫを生成する。ＶＣＯ１７７６は、一例として、１Ｖのアナログ信号を受信した場合、周波数が２７ＭＨｚのシステムクロックＳＣＫを生成するとする。したがって、１Ｖのアナログ信号を受信したＶＣＯ１７７６は、周波数が２７ＭＨｚのシステムクロックＳＣＫを生成する。そして、ＶＣＯ１７７６は、生成したシステムクロックＳＣＫを、デコード部１８００およびＳＴＣカウンタ１７７１へ送信する。ＳＴＣカウンタ１７７１は、システムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。
【００９１】
前述したように、パケット送信状態になったバッファ１７１０は、ＴＳパケットＴ１０Ａ以降のＴＳパケット（ＴＳパケットＴ２０Ａ，Ｔ３０Ａ，Ｔ４０Ａ，・・・）を、検出部１７２０へ送信する。ここで、ＴＳパケットＴ４０Ａは、時刻ｔ１０に対応するカウンタ値を示すタイムスタンプが付加されている。ＴＳパケットＴ４０Ａに付加されているタイムスタンプの値は、一例として、“２１０”であるとする。
【００９２】
また、ＴＳパケットＴ４０Ａは、システムクロックの周波数が、一例として、２７ＭＨｚから変化した２７．１ＭＨｚのシステムクロックで動作する符号装置により、生成されたパケットであるとする。また、ＴＳパケットＴ４０Ａには、ＰＣＲが含まれる。ここで、ＰＣＲの値は、一例として、“３２０”であるとする。また、このＰＣＲの値は、図３のトランスポートストリームＳＴＭに示されるように、時刻ｔ１０において、システムクロックＳＣＫの周波数を調整（変化）させるための値であるとする。
【００９３】
検出部１７２０は、ＴＳパケットＴ２０Ａ，Ｔ３０Ａを受信すると、受信したＴＳパケットＴ２０Ａ，Ｔ３０Ａを、デコード部１８００へ送信する。そして、検出部１７２０は、時刻ｔ４において、ＰＣＲ包含ＴＳパケットとしてのＴＳパケットＴ４０Ａを受信すると、検出部１７２０は、ＰＣＲ包含ＴＳパケットを検出したとして、制御信号ＤＴＳＧをＨレベルに設定する。したがって、スイッチ制御部１７３０は、Ｈレベルの制御信号ＤＴＳＧを受信することになり、スイッチ制御部１７３０は、制御信号ＳＷＳＧをＬレベルに設定することで、バッファ１７１０を、パケット送信停止状態にする。これにより、ＴＳパケットＴ４０Ａ以降のＴＳパケットは、バッファ１７１０に保持される。
【００９４】
また、検出部１７２０は、ＰＣＲ包含ＴＳパケットとしてのＴＳパケットＴ４０Ａを検出すると、ＴＳパケットＴ４０Ａを、バッファ１７４０に記憶させる。そして、検出部１７２０は、ＴＳパケットＴ４０Ａを、デコード部１８００へ送信する。
【００９５】
バッファ１７４０に記憶された、ＰＣＲ包含ＴＳパケットとしてのＴＳパケットＴ４０Ａには、時刻ｔ１０に対応するカウンタ値“２１０”を示すタイムスタンプが付加されている。
【００９６】
比較回路１７６０は、バッファ１７４０に記憶されたＴＳパケットＴ４０Ａに付加されているタイムスタンプの値（“２１０”）と、比較カウンタＣＰＣＴの値とを比較する。比較カウンタＣＰＣＴの値は、時刻ｔ１において、“１１０”
が設定された後、クロック発生回路１７５２から、２７ＭＨｚのクロックを受信する毎に、比較カウンタＣＰＣＴの値を“１”インクリメントされる。そして、時刻ｔ１０において、比較カウンタＣＰＣＴの値が“２１０”になるとする。
【００９７】
したがって、比較回路１７６０は、ＴＳパケットＴ４０Ａに付加されているタイムスタンプの値（“２１０”）と、比較カウンタＣＰＣＴの値とが一致したことにより、比較信号ＣＰＳＧをＨレベルに設定する。これにより、スイッチ制御部１７３０は、Ｈレベルの比較信号ＣＰＳＧを受信することにより、制御信号ＳＷＳＧをＨレベルに設定することで、バッファ１７１０を、パケット送信状態にする。したがって、バッファ１７１０は、ＴＳパケットＴ４０Ａ以降のＴＳパケット（ＴＳパケットＴ５０Ａ，・・・）を、検出部１７２０へ送信する処理を開始する。
【００９８】
スイッチ制御部１７３０が、Ｈレベルの比較信号ＣＰＳＧを受信することにより、制御信号ＳＷＳＧをＨレベルに設定した時刻におけるシステムクロックカウンタＳＹＣＴの値は、初期値の“２１０”から、たとえば、“３１０”に増加しているとする。システムクロックカウンタＳＹＣＴの値は、ＳＴＣカウンタ１７７１が、システムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントさせることにより変化する。
【００９９】
そして、比較回路１７７２は、バッファ１７４０に記憶されているＴＳパケットＴ４０Ａに含まれるＰＣＲの値（“３２０”）と、ＳＴＣカウンタ１７７１から受信するシステムクロックカウンタＳＹＣＴの値（“３１０”）とを比較する比較処理を行なう。そして、比較回路１７７２が、ＰＣＲの値（“３２０”）から、システムクロックカウンタＳＹＣＴの値（“３１０”）を減算することにより、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値との差分値を算出する。この場合、算出される差分値は、“１０”となる。そして、比較回路１７７２は、算出した差分値“１０”を、ラッチ回路１７７３へ送信する。
【０１００】
また、前述の比較回路１７６０の処理により、比較信号ＣＰＳＧはＨレベルに設定されているので、ラッチ回路１７７３は、受信した差分値“１０”を記憶する。
【０１０１】
ラッチ回路１７７３は、記憶した差分値“１０”を、ＤＡＣ１７７４へ送信する。ここでは、差分値が“１０”の場合、ＤＡＣ１７７４は、１．１Ｖのアナログ信号を生成するとする。そして、ＤＡＣ１７７４は、生成した１．１Ｖのアナログ信号を、ＬＰＦ１７７５へ送信する。
【０１０２】
そして、１．１Ｖのアナログ信号は、前述したＬＰＦ１７７５を介して、ＶＣＯ１７７６へ送信される。
【０１０３】
１．１Ｖのアナログ信号を受信したＶＣＯ１７７６は、たとえば、周波数が２７．１ＭＨｚのシステムクロックＳＣＫを生成する。そして、ＶＣＯ１７７６は、生成したシステムクロックＳＣＫを、デコード部１８００およびＳＴＣカウンタ１７７１へ送信する。すなわち、本来、システムクロックＳＣＫの周波数を調整すべきタイミングである、ほぼ時刻ｔ１０において、システムクロックＳＣＫの周波数が２７ＭＨｚから２７．１ＭＨｚに調整（変化）される。
【０１０４】
これにより、デコード部１８００は、受信したシステムクロックＳＣＫの周波数（２７．１ＭＨｚ）で動作する。そして、２７．１ＭＨｚのシステムクロックＳＣＫで動作するデコード部１８００は、受信するＴＳパケットを正常にデコードすることが可能となる。なお、ＳＴＣカウンタ１７７１は、システムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。
【０１０５】
その後、前述した処理が同様に繰り返される。
図４は、クロック回路１７００Ａで行なわれるクロック調整処理およびカウント処理のフローチャートを示す図である。
【０１０６】
カウント処理は、ＳＴＣカウンタ１７７１が行なう処理である。
ステップＳ２１０では、ＳＴＣカウンタ１７７１が、ＶＣＯ１７７６から、システムクロックＳＣＫを受信すると、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。その後、再度、ステップＳ２１０の処理が繰り返される。すなわち、ＳＴＣカウンタ１７７１は、ＶＣＯ１７７６から、システムクロックＳＣＫを受信する毎に、システムクロックカウンタＳＹＣＴの値を“１”インクリメントする。
【０１０７】
クロック調整処理では、まず、ステップＳ１１０の処理が行なわれる。
ステップＳ１１０では、バッファ１７１０がパケット送信状態である場合、検出部１７２０が、ＴＳパケットを受信する。ここでは、検出部１７２０が受信するＴＳパケットは、タイムスタンプが付加された、連続した複数のＴＳパケットのうちの、１つのＴＳパケットであるとする。一例として、検出部１７２０が受信するＴＳパケットは、図３のＴＳパケットＴ４０Ａであるとする。その後、ステップＳ１１１に進む。
【０１０８】
ステップＳ１１１では、検出部１７２０が、ＰＣＲ包含ＴＳパケットを検出したか否かを判定する。すなわち、検出部１７２０が、受信したＴＳパケットが、ＰＣＲ包含ＴＳパケットであるか否かを判定する。ステップＳ１１１において、ＹＥＳならば、ステップＳ１１２に進む。一方、ステップＳ１１１において、ＮＯならば、再度、ステップＳ１１０の処理が行なわれる。この場合、ステップＳ１１０では、受信したパケットの次のパケットが受信される。ここでは、ＰＣＲ包含ＴＳパケットとしてのＴＳパケットＴ４０Ａを受信したとして、ステップＳ１１２に進む。
【０１０９】
ステップＳ１１２では、検出部１７２０が、受信したＰＣＲ包含ＴＳパケットを、バッファ１７４０に記憶させる。その後、ステップＳ１１３に進む。
【０１１０】
ステップＳ１１３では、比較処理が行なわれる。比較処理では、比較回路１７７２が、バッファ１７４０に記憶されているＴＳパケットに含まれるＰＣＲの値と、ＳＴＣカウンタ１７７１から受信するシステムクロックカウンタＳＹＣＴの値とを比較する比較処理を行なう。そして、比較回路１７７２が、ＰＣＲの値から、システムクロックカウンタＳＹＣＴの値を減算することにより、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値との差分値を算出する。そして、比較回路１７７２は、算出した差分値を、ラッチ回路１７７３へ送信する。その後、ステップＳ１１４に進む。
【０１１１】
ステップＳ１１４では、所定条件が満たされるか判定される。ここで、所定条件とは、ステップＳ１１３の比較処理において比較される、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値とが一致しないという条件である。すなわち、所定条件は、ＰＣＲの値と、システムクロックカウンタＳＹＣＴの値との差分値が“０”でないという条件である。ステップＳ１１４において、ＹＥＳならば、ステップＳ１１５に進む。一方、ステップＳ１１４において、ＮＯならば、再度、ステップＳ１１０の処理が行なわれる。ここでは、差分値が“０”でないとして、ステップＳ１１５に進む。
【０１１２】
ステップＳ１１５では、比較回路１７６０が、現在の時刻が、システムクロックカウンタＳＹＣＴの周波数を変更する時刻であるか否かが判定される。具体的には、比較回路１７６０が、バッファ１７４０に記憶されたＰＣＲ包含ＴＳパケットに付加されているタイムスタンプの値と、比較カウンタＣＰＣＴの値とを比較し、タイムスタンプの値と、比較カウンタＣＰＣＴの値とが一致しているか否かを判定する。ステップＳ１１５において、ＹＥＳならば、ステップＳ１１６に進む。一方、ステップＳ１１５において、ＮＯならば、再度、ステップＳ１１５の処理が行なわれる。
【０１１３】
なお、ステップＳ１１６の処理が行なわれる前に、ラッチ回路１７７３、ＤＡＣ１７７４、ＬＰＦ１７７５は、差分値に基づいて、前述した処理を行なっているとする。
【０１１４】
ステップＳ１１６では、ＶＣＯ１７７６が、生成するシステムクロックＳＣＫの周波数を、ラッチ回路１７７３、ＤＡＣ１７７４、ＬＰＦ１７７５により、前述した処理が行なわれた差分値に基づいて調整（変更）する。その後、再度、ステップＳ１１０の処理が行なわれる。
【０１１５】
以上説明したように、本実施の形態では、時刻情報としてのタイムスタンプが付加されたＴＳパケットを複数連続して受信した場合、ＰＣＲが含まれるＰＣＲ包含ＴＳパケットを検出する。そして、検出されたＰＣＲ包含ＴＳパケットに含まれるＰＣＲの値を利用して、システムクロックＳＣＫの周波数を調整（変化）させるタイミングを制御することにより、本来、システムクロックＳＣＫの周波数を調整すべきタイミングで、システムクロックＳＣＫの周波数を調整（変化）させる。
【０１１６】
したがって、時刻情報が付加されたＴＳパケットを複数連続して受信した場合においても、正確なタイミングで、システムクロックＳＣＫの周波数を調整（変化）させることができる。すなわち、システムクロックＳＣＫを正確に生成することができるという効果を奏する。
【０１１７】
また、デコード部１８００は、正確に生成されたシステムクロックＳＣＫに基づいて動作するため、受信したＴＳパケットを正確にデコードすることができるという効果を奏する。
【０１１８】
すなわち、本実施の形態におけるデコード回路１６００Ａは、時刻情報が付加されたＴＳパケットを複数連続して受信した場合においても、ＴＳパケットを正確にデコードすることができるという効果を奏する。
【０１１９】
すなわち、本実施の形態における、デコード回路１６００Ａを含む映像処理装置１０００は、時刻情報が付加されたＴＳパケットを複数連続して受信した場合においても、ＴＳパケットを正確にデコードすることができるという効果を奏する。
【０１２０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２１】
【図１】本実施の形態における映像処理装置の内部構成の一例を示すブロック図である。
【図２】本実施の形態におけるクロック回路の内部構成の一例を示すブロック図である。
【図３】クロック回路の動作を説明するための、一例としての動作波形図である。
【図４】クロック回路で行なわれるクロック調整処理およびカウント処理のフローチャートを示す図である。
【図５】トランスポートストリームを説明するための図である。
【図６】従来の映像処理装置の内部構成の一例を示すブロック図である。
【図７】トランスポートストリームを説明するための図である。
【図８】タイムスタンプが付加されたトランスポートパケットを示す図である。
【符号の説明】
【０１２２】
１０００ 映像処理装置、１２００ 通信部、１４００ 制御部、１５００ 記憶部、１６００Ａ デコード回路、１７００Ａ クロック回路、１７１０ バッファ、１７２０ 検出部、１７３０ スイッチ制御部、１７４０ バッファ、１７５０ カウンタ、１７５２ クロック発生回路、１７６０ 比較回路、１７７１ ＳＴＣカウンタ、１７７２ 比較回路、１７７３ ラッチ回路、１７７４ ＤＡＣ、１７７５ ＬＰＦ、１７７６ ＶＣＯ、１８００ デコード部。
【出願人】 【識別番号】０００００２１３０
【氏名又は名称】住友電気工業株式会社
【識別番号】５０２３１２４９８
【氏名又は名称】住友電工ネットワークス株式会社
【出願日】 平成１８年７月２８日（２００６．７．２８）
【代理人】 【識別番号】１０００６４７４６
【弁理士】
【氏名又は名称】深見 久郎

【識別番号】１０００８５１３２
【弁理士】
【氏名又は名称】森田 俊雄

【識別番号】１０００８３７０３
【弁理士】
【氏名又は名称】仲村 義平

【識別番号】１０００９６７８１
【弁理士】
【氏名又は名称】堀井 豊

【識別番号】１０００９８３１６
【弁理士】
【氏名又は名称】野田 久登

【識別番号】１００１０９１６２
【弁理士】
【氏名又は名称】酒井 將行
【公開番号】 特開２００８−３５１９７（Ｐ２００８−３５１９７Ａ）
【公開日】 平成２０年２月１４日（２００８．２．１４）
【出願番号】 特願２００６−２０６１７６（Ｐ２００６−２０６１７６）