トップ :: H 電気 :: H04 電気通信技術

【発明の名称】 画像処理回路、撮像回路および電子機器
【発明者】 【氏名】樋口 剛

【要約】 【課題】雑音(ノイズ)の低減を図る。

【構成】画像処理回路3は、撮像素子2のリセット時の画素信号と露光後の画素信号との電位差を取り出すCDS回路3aと、撮像素子2のリセット時と露光後との電位差をAD変換するために設けられたインクリメントカウンタ31bおよびAD変換クロック32bと、AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す平均化ADC制御回路33bとを有するAD変換回路3bとを備える。
【特許請求の範囲】
【請求項1】
画素信号を読み出す固体撮像素子を用いて画像を撮像する撮像回路に用いる画像処理回路において、
前記固体撮像素子のリセット時の前記画素信号と露光後の前記画素信号との電位差を取り出すCDS回路と、
前記電位差をAD変換する回路と、前記AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するAD変換回路と、
を備えることを特徴とする画像処理回路。
【請求項2】
前記CDS回路は、前記電位差を保持する容量素子を有し、前記AD変換回路は、前記電位差が前記容量素子に保持された状態で、前記AD変換を繰り返し行うことを特徴とする請求項1記載の画像処理回路。
【請求項3】
前記CDS回路は、前記リセット時の前記画素信号の電位と前記露光後の前記画素信号の電位とをそれぞれ保持する複数の容量素子を有し、前記AD変換回路は、前記リセット時の前記画素信号の電位と前記露光後の前記画素信号の電位とが前記各容量素子に保持された状態で、前記AD変換を繰り返し行うことを特徴とする請求項1記載の画像処理回路。
【請求項4】
前記CDS回路が予め定められた単位時間内に前記AD変換を繰り返し行った場合、前記処理手段は、前記AD変換により得られた各カウント値をそれぞれ加算する処理を施すことを特徴とする請求項1記載の画像処理回路。
【請求項5】
前記AD変換回路は、前記電位差のAD変換する対象電位を各回毎に変化させることを特徴とする請求項4記載の画像処理回路。
【請求項6】
前記AD変換回路は、前記電位差のAD変換する対象電位幅を、幅が狭い方より広い方を多くすることを特徴とする請求項5記載の画像処理回路。
【請求項7】
前記AD変換回路は、分解能の1ビットあたりの電位差を前記単位時間あたりの前記AD変換の回数で割った値だけAD変換する対象電位のオフセット電位をずらした電位を、新たな前記オフセット電位とすることを特徴とする請求項4記載の画像処理回路。
【請求項8】
前記CDS回路が予め定められた単位時間内に前記AD変換を1回行う動作を繰り返し行った場合、前記処理手段は、前記各AD変換により得られた各カウント値の平均値をとる処理を施すことを特徴とする請求項1記載の画像処理回路。
【請求項9】
画像を撮像する撮像回路において、
入射光を電気信号に変換する固体撮像素子と、
前記固体撮像素子のリセット時の画素信号と露光後の前記画素信号との電位差を取り出すCDS回路と、前記電位差をAD変換する回路と前記AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するAD変換回路と、を備える画像処理回路と、
を有することを特徴とする撮像回路。
【請求項10】
画像を撮像する機能を備える電子機器において、
入射光を電気信号に変換する固体撮像素子と、前記固体撮像素子のリセット時の画素信号と露光後の前記画素信号との電位差を取り出すCDS回路と前記電位差をAD変換する回路と前記AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するAD変換回路とを備える画像処理回路と、を有する撮像回路、
を備えることを特徴とする電子機器。
【発明の詳細な説明】【技術分野】
【0001】
本発明は画像処理回路、撮像回路および電子機器に関し、特に撮像した画像を処理するために用いる画像処理回路、撮像回路および電子機器に関する。
【背景技術】
【0002】
近年、デジタルスチルカメラやデジタルビデオカメラの普及や、携帯端末装置へのカメラ機能の搭載等に伴い、固体撮像素子を備えた撮像回路の需要が高まっている。
図16は、固体撮像素子を用いた撮像回路の一部を示す図である。
【0003】
撮像回路は、固体撮像素子80と画像処理回路90とを有している。
画像処理回路90は、固体撮像素子80との接続、非接続を切り替えるスイッチsw91と差動アンプ(比較器)91とランプ信号を供給するランプ信号供給源91aと差動アンプ91の非反転入力端子に接続されたコンデンサC91と反転入力端子に接続されたコンデンサC92と差動アンプ91の出力端子と反転入力端子との接続、非接続を切り替えるスイッチsw92と差動アンプ91の出力値に応じてカウントアップするインクリメントカウンタ92とインクリメントカウンタ92に動作用クロックを与えるAD変換クロック93と、インクリメントカウンタ92にリセット信号を与える等、AD変換動作を司るADC制御回路94を有している。
【0004】
次に、撮像回路の従来の動作について説明する。
図17は、撮像回路の従来の動作を示すタイミングチャートを示す図である。
なお、図17中差動アンプ91の非反転入力端子およびコンデンサC91の接続点をn91、反転入力端子およびコンデンサC92の接続点をn92、差動アンプ91の出力端子とインクリメントカウンタ92との接続点をn93とする。
【0005】
最初に初期読み出しを行う。具体的には、まず雑音(ノイズ)読み出し(N Read)を行い、反転入力端子のコンデンサC92に雑音電圧相当の電圧を保持する(時区間T90〜T91)。
【0006】
次に(信号+雑音)読み出し(S+N Read)を行い、(信号+雑音)電圧を差動アンプ91の非反転入力端子に入力する(時区間T91〜T92)。この動作により反転入力端子に雑音電圧、非反転入力端子に(信号+雑音)電圧が与えられ、両入力端子間の電位差は信号電圧になる。
【0007】
次に、スイッチsw91をOFFして(信号+雑音)電圧を非反転入力端子に保持する。これにより、初期読み出しが終了する。
そしてAD変換クロック93を動作させ(図中斜線部分)、コンデンサ結合された非反転入力端子の電位をランプ信号で駆動することで(信号+雑音)電圧を雑音電圧方向にランプ駆動する。そうして差動アンプの出力が反転するまでの時間、カウンタをカウントUpし、反転してからはストップすることでAD変換を行う(時区間T92〜T93)。
【0008】
従来の動作によれば、画像処理回路90から出力される符号化値(デジタル出力値)は、インクリメントカウンタ92でカウントしたカウンタ値に等しい。
ところで、撮像回路においては、撮像信号に発生する雑音の低減への要求が高まっている。このノイズの影響を低減する方法として、例えば撮像素子を構成する画素部で発生するノイズをキャンセルする機能を備えた撮像回路が知られている(例えば、特許文献1参照)。
【特許文献1】特開2005−136540号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、従来の動作においては、熱雑音等による白色雑音の重畳により暗時等のS/N(Signal/Noise)比が低いときに画像が砂嵐の様にざらつく原因になっていた。
AD変換時において符号化する電圧値に熱雑音等による白色雑音が重畳するが、この白色雑音がAD変換時の1bit当りの電位差(以下、1LSBという)より多いと、符号化値にノイズ成分として残る。この雑音は時間によって変わるので、経時変化の無い同一輝度においても各ピクセルがフレーム毎にちらつき、暗時の画像が砂嵐の様にざらつく原因となっている。近年、高解像度化と高画質化の要求により、1ピクセル当りの信号は減少するが分解能は高まる傾向にあるためS/N比は悪化する傾向にある。特にS/N比の低い暗時の画像でこの問題は顕著になっている。
【0010】
本発明はこのような点に鑑みてなされたものであり、雑音(ノイズ)の低減を図ることができる画像処理回路、撮像回路および電子機器を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明では上記課題を解決するために、画素信号を読み出す固体撮像素子を用いて画像を撮像する撮像回路に用いる画像処理回路において、前記固体撮像素子のリセット時の前記画素信号と露光後の前記画素信号との電位差を取り出すCDS回路と、前記電位差をAD変換する回路と、前記AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するAD変換回路と、を備えることを特徴とする画像処理回路が提供される。
【0012】
このような画像処理回路によれば、CDS回路により、固体撮像素子のリセット時の画素信号と露光後の画素信号との電位差とが取り出される。そして、AD変換する回路により、取り出された電位差がAD変換される。また、処理手段により、AD変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理が施される。
【発明の効果】
【0013】
本発明では、AD変換を複数回繰り返して得られた複数のデジタルコード値に対して平均化処理を施すようにしたので、画素信号の雑音を低減させることができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図1は、本発明の実施の形態に係る撮像回路の要部構成を示すブロック図である。
図1に示す撮像回路10は、光学ブロック1、撮像素子2、画像処理回路3、AGC(Automatic Gain Control)回路4、カメラ信号処理回路5、マイクロコントローラ6、入力部7を具備する。また、この撮像回路には、光学ブロック1内の絞り11等の機構を駆動するためのドライバ12、撮像素子2を駆動するためのタイミングジェネレータ(TG)13等が設けられている。
【0015】
光学ブロック1は、被写体からの光を撮像素子2に集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞り11等を具備している。ドライバ12は、マイクロコントローラ6からの制御信号に応じて、光学ブロック1内の機構の駆動を制御する。
【0016】
撮像素子2は、例えば、CCD(Charge Coupled Device)型、CMOS(Complementary Metal Oxide Semiconductor)型等の固体撮像素子であり、TG13から出力されるタイミング信号に基づいて駆動され、被写体からの入射光を電気信号に変換する。TG13は、マイクロコントローラ6の制御の下でタイミング信号を出力する。
【0017】
画像処理回路3は、マイクロコントローラ6の制御の下で、撮像素子2から出力された画像信号に対してCDS(Correlated Double Sampling)処理によりS/N比を良好に保つようにサンプルホールドを行うCDS回路と、AD変換を行ってデジタル画像信号を出力するAD変換回路とを有している。
【0018】
AGC回路4は、マイクロコントローラ6の制御の下で、画像処理回路3からのデジタル画像信号に対してゲインアップ処理を施す。なお、AGC処理については、画像処理回路3によるAD変換前のアナログ画像信号に対して施すようにしてもよい。
【0019】
カメラ信号処理回路5は、AGC回路4からの画像信号に対するAF(Auto Focus)、AE(Auto Exposure)、ホワイトバランス調整等の各種カメラ信号処理、またはその処理の一部を実行する。本実施の形態では、カメラ信号処理回路5には、入力画像信号の各色成分に対してマトリクス演算を施すリニアマトリクス(LM)演算部51と、各色成分に対するゲインを調整するホワイトバランス(WB)調整部52とが設けられている。
【0020】
マイクロコントローラ6は、例えば、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等から構成され、ROM等に記憶されたプログラムを実行することにより、この撮像回路の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部7は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバー等を含み、操作入力に応じた制御信号をマイクロコントローラ6に出力する。
【0021】
この撮像回路では、撮像素子2によって受光されて光電変換された信号が、順次画像処理回路3に供給されてデジタル信号に変換され、さらにAGC回路4によりゲイン調整される。カメラ信号処理回路5は、AGC回路4から供給されたデジタル画像信号を画質補正処理し、最終的に輝度信号と色差信号とに変換して出力する。
【0022】
カメラ信号処理回路5から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。また、入力部7からのユーザの入力操作等によりマイクロコントローラ6に対して画像の記録が指示されると、カメラ信号処理回路5からの画像データは図示しないCODEC(enCOder,DECoder)に供給され、所定の圧縮符号化処理が施されて図示しない記録媒体に記録される。静止画像の記録の際には、カメラ信号処理回路5からは1フレーム分の画像データがCODECに供給され、動画像の記録の際には、処理された画像データがCODECに連続的に供給される。
【0023】
図2は、撮像素子の一部を示す図である。
図2に示すように、撮像素子2の一部を構成する画素部20には、フォトダイオード(光電変換素子)PD11、転送トランジスタM11、増幅用トランジスタM12、選択トランジスタM13、およびリセットトランジスタM14が設けられている。なおここでは、各トランジスタはnチャネルMOSFETである。
【0024】
また、転送トランジスタM11、選択トランジスタM13およびリセットトランジスタM14の各ゲートには、行選択信号線(SLCT)21、転送信号線(TG信号供給線)22、リセット信号線(RST)23がそれぞれ接続されている。これらの信号線は水平方向に延在して、同一行に含まれる画素を同時に駆動するようになっており、これによりライン順次動作型のローリングシャッタや、全画素同時動作型のグローバルシャッタの動作を制御することが可能になっている。さらに、選択トランジスタM13のゲートには垂直信号線24が接続され、垂直信号線24の一方の端部は、定電流源25を介して接地されている。また、垂直信号線24は、画像処理回路3に接続されている。
【0025】
フォトダイオードPD11は、光電変換により生成された電荷を蓄積するものであり、そのP側が接地され、N側が転送トランジスタM11のソースに接続されている。転送トランジスタM11がONすると、フォトダイオードPD11の電荷がFD26に転送され、この部分に電荷が蓄積される。
【0026】
増幅用トランジスタM12のドレインは電源電圧供給線(VR)27に接続されており、ゲートはFD26に接続されている。この増幅用トランジスタM12は、FD26の電位変動を電気信号に変換する。選択トランジスタM13は、信号を読み出す画素を行単位で選択するためのものであり、そのドレインは増幅用トランジスタM12のソースに、ソースは垂直信号線24に接続されている。この選択トランジスタM13がONしたときには、増幅用トランジスタM12と定電流源25とがソースフォロアを構成するので、FD26の電圧に連動する電圧が垂直信号線24に出力される。
【0027】
リセットトランジスタM14のドレインは電源電圧供給線27に接続されており、ソースはFD26に接続されている。このリセットトランジスタM14は、FD26の電位を電源電圧にリセットする。
【0028】
次に、本実施の形態の画素部20の動作について説明する。
この回路では、ローリングシャッタおよびグローバルシャッタの2種類の電子シャッタ動作を行うことが可能となっている。
【0029】
ローリングシャッタの動作を行う場合、各行の画素部20では、リセット信号線23および転送信号線22にパルス信号を供給してリセットトランジスタM14および転送トランジスタM11をONし、FD26およびフォトダイオードPD11をリセットした後、これらをOFFした時点からフォトダイオードPD11の露光期間が開始される。
【0030】
そして、露光期間の終了直前に、その行のリセット信号線23を高電位にしてリセットトランジスタM14をONし、FD26を電源電圧VRにセットする。この状態で、この行の行選択信号線21を高電位にして選択トランジスタM13をONし、FD26のリセット電圧に対応する電圧を垂直信号線24に出力する。次に、リセット信号線23を低電位にしてリセットトランジスタM14をOFFした後、転送信号線22を高電位にして転送トランジスタM11をONする。これにより露光期間が終了して、フォトダイオードPD11の蓄積電荷に比例した電圧がFD26に転送され、このFD26の電圧が垂直信号線24に出力される。
【0031】
リセット電圧および蓄積電荷の比例電圧にそれぞれ対応する電圧の差が信号電圧となり、この信号電圧はCDS回路のCDS処理によって抽出される。
選択トランジスタM13および転送トランジスタM11をOFFした後、リセットトランジスタM14および転送トランジスタM11をONし、これらをOFFした後に次の露光期間が開始される。以上の動作が、水平同期信号に同期して先頭行から1行ずつ遅延して行われ、各行の画素信号が順次出力される。従って、各行の露光期間が1行ずつずれていくことになる。
【0032】
一方、グローバルシャッタの動作を行う場合は、リセットトランジスタM14および転送トランジスタM11をONして、FD26およびフォトダイオードPD11をリセットする動作を、全行で一斉に行う。これにより全行で同時に露光期間が開始される。
【0033】
また、その後の露光期間の終了時の動作はメカニカルシャッタを使用した場合、上記のローリングシャッタの場合と同様に、フォトダイオードPD11の蓄積電荷を行ごとに順次FD26に転送し、信号電圧を行ごとに垂直信号線24に出力していく。
【0034】
図3は、画像処理回路を示す図である。
前述したように、画像処理回路3は、CDS回路3aと、AD変換回路3bとを有している。
【0035】
図3では例として、画素部20に対応する1列分のCDS回路の構成を示している。
CDS回路3aには画素部20から出力された画像信号の入力を制御するサンプルホールド用スイッチsw1が設けられている。サンプルホールド用スイッチsw1の出力側には、画像信号を保持するためのコンデンサ(サンプルホールド用コンデンサ)C31が接続されている。コンデンサC31の、サンプルホールド用スイッチsw1の反対側にはコンデンサC31に保持された画像信号の電位を変化させるランプ信号を供給するランプ信号供給源31aが接続されている。
【0036】
また、サンプルホールド用スイッチsw1とコンデンサC31との接続点(ノード)n1は、差動アンプ33aの非反転入力端子に接続されている。
また、反転入力端子とGNDの間にはコンデンサC32が設けられている。差動アンプ33aの出力端子と、反転入力端子とコンデンサC32との接続点n2との間には、クランプスイッチsw2が設けられている。差動アンプ33aの出力端子は、AD変換回路3bに接続されている。
【0037】
AD変換回路3bは、インクリメントカウンタ31bと、インクリメントカウンタ31bにクロックを供給するAD変換クロック32bと、AD変換回路3b全体を制御する平均化ADC制御回路33bとを有している。
【0038】
インクリメントカウンタ31bは、AD変換クロック32bからクロックが供給され、かつ、差動アンプ33aの出力端子から出力される出力信号の極性がプラスのときカウントアップする。
【0039】
平均化ADC制御回路33bは、ADC時に後述する平均化処理を施して符号化値を算出する。
また、平均化ADC制御回路33bは、ランプ信号供給源31aにランプ信号のスタート、ストップおよびリセットのタイミングを送る。また、インクリメントカウンタ31bに、カウンタのリセット信号を送る。また、AD変換クロック32bにクロックスタート、ストップ、リセットのタイミングを送る。
【0040】
次に、第1の実施の形態の信号処理について説明する。
図4は、第1の実施の形態の信号処理を示すタイミングチャートである。
最初に初期読み出しを行う。初期読み出しとしてまず雑音読み出し(N Read)を行う(時区間T0〜T1)。具体的には、行選択信号線(SLCT)21を高電位にすることでピクセルを選択し、リセット信号線(RST)23を低電位にする。それとともにサンプルホールド用スイッチsw1をONし、クランプスイッチsw2をONする。サンプルホールド用スイッチsw1をONすることで、ピクセルの雑音電圧が差動アンプ33aの非反転入力端子に入力され、クランプスイッチsw2をONすることで反転入力端子のコンデンサC32に雑音電圧相当の電圧が保持される(蓄えられる)。この際、差動アンプ33aの非反転入力端子−反転入力端子間のオフセット電位が各入力端子間に含まれて反転入力端子のコンデンサC32に保持されるため、このオフセット電位は以後の動作でキャンセルされる。
【0041】
次に(信号+雑音)読み出し(S+N Read)を行う(時区間T1〜T2)。クランプスイッチsw2をOFFしてAuto−Zeroを解除し反転入力端子の雑音電圧を保持する。それとともにサンプルホールド用スイッチsw1もOFFしてAD変換回路3bからピクセルの転送動作への影響を無くす。そしてピクセルの転送信号線22を高電位にして読み出し電位の転送を行った後にサンプルホールド用スイッチsw1をONして(信号+雑音)電圧を非反転入力端子に入力する。この動作により反転入力端子に雑音電圧、非反転入力端子に(信号+雑音)電圧が与えられ、両入力部間の電位差は信号電圧になる。ここまでを初期読み出しとして行っておく。
【0042】
次に、AD変換を行う(時区間T2〜T5)。サンプルホールド用スイッチsw1をOFFして(信号+雑音)電圧を非反転入力端子に保持する。AD変換クロック(図4中斜線部)を動作させ、コンデンサ結合された非反転入力端子の電位をランプ信号で駆動することで(信号+雑音)電圧を雑音電圧方向にランプ駆動する。そうして差動アンプの出力が反転するまでの時間カウントUpし、反転してからはストップ(Stop)することでAD変換を行う。
【0043】
ここで、本実施の形態では、時区間T2〜T5(単位時間)において、1回のAD変換の分解能を半分にし、AD変換を2回(複数回)行う。すなわち初期読み出しでノイズ読み出しを行い、結果をコンデンサC32に蓄える。そして前述した動作を行って1回目のAD変換を行う(時区間T2〜T3)。そしてサンプルホールド用スイッチsw1を再びONして(信号+雑音)読み出しを再度行う(時区間T3〜T4)。その後、2回目のAD変換を行う(時区間T4〜T5)。また、(信号+雑音)読み出しを再度行った後に行選択信号線21を低電位にする。
【0044】
図5は、第1の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図(表)である。
図5にはカウンタ値、データ名、式(加算)および符号化値の欄が設けられている。各欄の横方向に並べられた情報同士が互いに関連づけられている。
【0045】
カウンタ値の欄には、さらにAD変換1回目およびAD変換2回目の欄が設けられている。
AD変換1回目およびAD変換2回目の各欄には、それぞれAD変換によって得られたカウント値(量子化値)が記入されている。
【0046】
データ名の欄には、符号化値を識別する名前が記入されている。
式の欄には、カウント値から符号化値を得る計算式が記入されている。
符号化値の欄には、得られた符号化値が記入されている。
【0047】
単位時間内に2回AD変換を行った場合、単位時間内に1回AD変換を行った場合に比べ各AD変換の分解能が半分になるのでLSBは2倍になる。その結果、符号化値は、2毎に変化する。
【0048】
以上説明したように、本実施の形態では画素信号の1回の1行読み出しにおいて単位時間内でAD変換を複数回行う。この際、1回目のAD変換と2回目のAD変換との間でコンデンサC32の放電および再チャージの動作を行わず、得られたカウント値の加算結果を得るようにした。1回目のAD変換により得られたビット毎のカウント値と、2回目のAD変換を行って得られたビット毎のカウント値とをそれぞれ加算して(加算平均をとって)各符号化値を得るようにした。
【0049】
ところで、異なる雑音が重畳した状態のデータを平均化することで雑音成分が減少することが一般的に知られている。よって本実施の形態によれば、異なる時系列のカウンタ値の加算平均をとることで処理時間を大幅に増やすことなく((信号+雑音)読み出しを再度行う時間を増やすだけで)、雑音が加算減少されるので、雑音成分の経時変化を削減することができる。特に、暗時の白色雑音が削減されるため、画像のざらつきを防止または抑制することができ、画像の高画質化を図ることができる。
【0050】
また、1回目のAD変換終了後に(信号+雑音)読み出しを再度行うため、(信号+雑音)読み出し値が劣化しない。よって、正確な符号化値を得ることができる。
次に、第2の実施の形態の信号処理について説明する。
【0051】
以下、第2の実施の形態の信号処理について、前述した第1の実施の形態(の信号処理回路)との相違点を中心に説明し、同様の事項については、その説明を省略する。
図6は、第2の実施の形態の信号処理を示すタイミングチャートである。
【0052】
第2の実施の形態の信号処理では、2回目のAD変換時(時区間T3〜T4a)の前にサンプルホールド用スイッチsw1を開閉させない、すなわち(信号+雑音)読み出しを再度行わない点が第1の実施の形態の信号処理と異なっている。
【0053】
より詳しくは、2回目のAD変換の(信号+雑音)電圧には、1回目の処理に用いたコンデンサC31に蓄えた電圧を使用する。雑音電圧には、1回目の処理に用いたコンデンサC32に蓄えた値を使用する。
【0054】
第2の実施の形態の信号処理によっても、雑音が加算減少されるため、従来の処理に比べ、画像のざらつきを防止または抑制することができ、画像の高画質化を図ることができる。
【0055】
さらに、(信号+雑音)電圧の再読み出しが不要になるため、AD変換の処理時間を短縮させることができる。
次に、第3の実施の形態の信号処理について説明する。
【0056】
以下、第3の実施の形態の信号処理について、前述した第1の実施の形態の信号処理および第2の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。
【0057】
図7は、第3の実施の形態の信号処理を示すタイミングチャートである。
第3の実施の形態の信号処理では、1回あたりのAD変換の時間を第1の実施の形態および第2の実施の形態の信号処理の倍にしてAD変換を2回行っている。すなわち、第3の実施の形態の1回あたりのAD変換に必要な時間(時区間T2〜T3bおよび時区間T4b〜T5b)は、それぞれ第2の実施の形態の時区間T2〜T4aに相当する。
【0058】
図8は、第3の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図(表)である。
第1の実施の形態および第2の実施の形態の信号処理に比べて第3の実施の形態の信号処理では1回あたりのAD変換における分解能が倍となるため(従来の信号処理の分解能と等しくなるため)、得られたカウンタ値の結果の平均をとることで符号化値を得ることができる。
【0059】
第3の実施の形態の信号処理によれば、第1の実施の形態および第2の実施の形態の信号処理と同様の効果を得ることができる。
さらに、第3の実施の形態の信号処理によれば、従来のAD変換に比べて実質的に分解能が等しいため、雑音成分の経時変化を削減することができ、かつ、精度の高い変換を行うことができるため、高精度の画像を得ることができる。
【0060】
次に、第4の実施の形態の信号処理について説明する。
以下、第4の実施の形態の信号処理について、前述した第1の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。
【0061】
第4の実施の形態の信号処理は、2回目のAD変換時のランプ信号の初期電位(オフセット電位)を1/2LSBに相当する分だけずらしてAD変換を行っている点が異なっている。
【0062】
図9は、第4の実施の形態の信号処理を示すタイミングチャートの要部拡大図である。
図9に示すように、2回目のランプ信号の初期電位をAD変換回路3bの1/2LSBに相当する電位だけずらしてAD変換を開始する。この2回目のAD変換時の初期電位の情報は、予めマイクロコントローラ6に格納されている。
【0063】
図10は、第4の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図である。
本実施の形態では、2回目のAD変換時に初期電位を1/2LSBに相当する電位だけずらしてAD変換を行っているため、各ビットにおけるカウンタ値は1回目のカウンタ値に比べて1/2LSB分ずつずれることになる。そして、AD変換1回目の各カウンタ値とAD変換2回目の各カウンタ値とを加算することにより本実施の形態の符号化値が得られる。
【0064】
第4の実施の形態の信号処理によれば、第1の実施の形態の信号処理と同様の効果を得ることができる。
そして、第4の実施の形態の信号処理によれば、図10にて明らかなように、本実施の形態の分解能は従来のAD変換時の分解能に等しい。これにより、分解能を落とすことなく雑音成分の経時変化を削減することができる。なお、単位時間内に3回(n回)AD変換を行う場合は、2回目((n−1)回目)のAD変換は、1回目((n−2)回目)のAD変換の初期電位を1/3LSB(1/nLSB)に相当する電位ずらして行い、3回目(n回目)のAD変換は、2回目((n−1))のAD変換の初期電位を1/3LSB((1/n)LSB)に相当する電位ずらして行う。
【0065】
次に、第5の実施の形態の信号処理について説明する。
以下、第5の実施の形態の信号処理について、前述した第1の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。
【0066】
図11は、第5の実施の形態の信号処理のランプ信号を示す図である。
第5の実施の形態の信号処理では、時区間T2〜T4においてAD変換を4回行う。各AD変換には、異なる電位帯を用いる。具体的には1、2回目のAD変換時には、ランプ信号の最大印加電圧の1/4の大きさの電圧を印加する。3回目のAD変換時には、ランプ信号の最大印加電圧の1/2の大きさの電圧を印加する。4回目のAD変換時には、ランプ信号の最大印加電圧を印加する。ここで、明るさ(輝度)のレベルを1152分割し、最も小さい値を0とし、最も大きい値を1152とすると、ランプ信号の最大印加電圧の1/4の大きさの電圧を印加した場合、明るさ0〜288の部分のカウント値が得られる。ランプ信号の最大印加電圧の1/2の大きさの電圧を印加した場合、明るさ0〜288および288〜576の部分のカウント値が得られる。ランプ信号の最大印加電圧の大きさの電圧を印加した場合、明るさ0〜288および288〜576および576〜1152の部分のカウント値が得られる。
【0067】
明るさ0〜288は、AD変換処理中、分解能144で4回カウント(0〜144、144〜288、288〜432、576〜720)されそれぞれ加算されるので符号化値として0〜576(144×4)が割り当てられる。
【0068】
明るさ288〜576は、分解能144で2回カウント(288〜576、576〜864)され加算されるので符号化値として576〜864(576+144×2)が割り当てられる。
【0069】
明るさ576〜1152は分解能144で1回カウント(576〜1152)され加算されるので符号化値として864〜1152(864+288×1)が割り当てられる。
図12は、第5の実施の形態の信号処理の明るさ(輝度)と符号化値との関係を示す図(表)である。
【0070】
図12中点線で示した部分は、第1〜第3の実施の形態のAD変換回路3bの符号化値(出力値)を示す。また、実線で示した部分は、本実施の形態のAD変換回路3bの符号化値を示す。このように本実施の形態の信号処理によれば、明るさの値が小さい(輝度が小さい)ときは実質的な分解能が高くなり、明るさの値が高い(輝度が大きい)ときは実質的な分解能が低くなるため、ピクセル読み出しをAD変換すると同時にガンマ変換と同様の処理を行うことができる。これにより、本実施の形態の撮像回路は別個にガンマ変換回路を必要とせず、撮像回路の簡素化、小型化を図ることができる。また、明るさの値が小さい、すなわちS/N比が低いとき程AD変換の回数が多くなるため、一般的に人間の目の識別力が高い暗時の部分のノイズを抑えることができる。
【0071】
次に、第6の実施の形態の撮像回路について説明する。
以下、第6の実施の形態の撮像回路について、前述した第1の実施の形態の撮像回路10との相違点を中心に説明し、同様の事項については、その説明を省略する。
【0072】
第6の実施の形態の撮像回路は、画素部の構造が第1の実施の形態の撮像回路10と異なっている。
図13は、第6の実施の形態の撮像回路の画素部を示す回路図である。
【0073】
第6の実施の形態の撮像回路は、いわゆる3Tr型の画素部20aを有している。
なお、画素部20と同機能を有する部分については同じ符号を付している。
画素部20aは、フォトダイオードPD11と、フォトダイオードPD11のカソード電極を初期電圧にリセットするリセットトランジスタM11aと、フォトダイオードPD11に蓄積された電荷を電圧に変換する増幅用トランジスタM12aと、行方向に並列された画素領域からの信号出力を選択するための行選択信号に基づいて、増幅用トランジスタM12aの出力電圧を1画素分の画像信号として出力する選択トランジスタM13aとを有している。
【0074】
このようなCMOSイメージセンサでは、リセットトランジスタM11aがオン状態となることにより、フォトダイオードPD11aのカソード電極の電位が初期電圧とされ、フォトダイオードPD11aに蓄積された電荷がリセットされる。
【0075】
図14は、第6の実施の形態の撮像回路の信号処理を示すタイミングチャートである。
第6の実施の形態の撮像回路の信号処理では、(信号+雑音)電圧をコンデンサC32に保持し、雑音電圧をコンデンサC31に保持して、AD変換を行う。
【0076】
第6の実施の形態の撮像回路によれば、第1の実施の形態の撮像回路と同様の効果を得ることができる。そして、第6の実施の形態の撮像回路によれば、画素部20aが3Tr型で構成されているため、回路面積を削減することができる。また、サブピクセルを大きく取れることにより開口率や透過率を向上させることができる。
【0077】
次に、第1の実施の形態の撮像回路10を適用した電子機器について説明する。
図15は、実施の形態の電子機器の機能を示すブロック図である。
図15は、電子機器の一例として携帯端末装置を示している。
【0078】
携帯端末装置100は、CPU40と、入力部50と、表示部60と、撮像回路10と通信部70とを有している。
撮像回路10と通信部70とは、バスを介して接続されている。
【0079】
CPU40は、撮像回路10と通信部70の動作を制御する。
入力部50は、例えばテンキーやファンクションキー等を含むキー群を備えており、電話番号や各種コマンド等の入力を受け付ける。
【0080】
表示部60は、CPU40が出力する各種情報を表示する。
通信部70は、転送用メモリ71と、送信先登録用メモリ72と、PCMCODEC・トーンリンガ部73と、マイク73aと、スピーカ73bと、ADPCM変換部74と、時分割多元接続制御部75と、モデム76と、無線部77と、アンテナ78とを有している。
【0081】
転送用メモリ71は、撮像回路10から伝送されてきた画像情報を一時的に蓄える一時記憶手段を構成している。
送信先登録用メモリ72は送り先の情報を記憶している記憶手段を構成している。
【0082】
PCMCODEC・トーンリンガ部73は、アナログ信号とデジタル信号との相互変換を行うPCMCODEC、トーンリンガを出力する。
マイク73aおよびスピーカ73bは、PCMCODEC・トーンリンガ部73に接続されている。
【0083】
ADPCM変換部74は、音声の圧縮と復調を行う。このADPCM変換部74は、音声信号を伝送する時には圧縮し、音声信号を受信する時には復調する。
時分割多元接続制御部75は、音声データ、制御データおよび画像データ等から時分割多元化フレームに組み立てまたは分解する。この時分割多元接続制御部75は、無線基地局との認識番号(ID)のやりとりを連続的または断続的に行う。また、時分割多元接続制御部75は、通信部70の通信情報により現在位置を検出する。
【0084】
モデム76は、伝送信号の変調/復調を行う。
無線部77は、モデム76に接続され、情報を無線通信する。
アンテナ78は無線伝送用のアンテナである。
【0085】
このような携帯端末装置100において、CPU40が、時分割多元接続制御部75からの情報により、送信先登録用メモリ72に記憶されている送信先リストから送信先を選択する。また、モデム76と無線部77は、CPU40から送られてくる情報に基づいて転送用メモリ71内の画像情報を送信する。
【0086】
以上、本発明の画像処理回路、撮像回路および電子機器を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【0087】
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。例えば第2、第3の実施の形態の信号処理に第4の実施の形態の信号処理を適用してもよい。
【0088】
また、本発明の撮像回路は、図15に示す携帯端末装置の他、種々の電子機器に適用することもできる。
【図面の簡単な説明】
【0089】
【図1】本発明の実施の形態に係る撮像回路の要部構成を示すブロック図である。
【図2】撮像素子の一部を示す図である。
【図3】画像処理回路を示す図である。
【図4】第1の実施の形態の信号処理を示すタイミングチャートである。
【図5】第1の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図(表)である。
【図6】第2の実施の形態の信号処理を示すタイミングチャートである。
【図7】第3の実施の形態の信号処理を示すタイミングチャートである。
【図8】第3の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図(表)である。
【図9】第4の実施の形態の信号処理を示すタイミングチャートの要部拡大図である。
【図10】第4の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図である。
【図11】第5の実施の形態の信号処理のランプ信号を示す図である。
【図12】第5の実施の形態の信号処理の明るさ(輝度)と符号化値との関係を示す図(表)である。
【図13】第6の実施の形態の撮像回路の画素部を示す回路図である。
【図14】第6の実施の形態の撮像回路の信号処理を示すタイミングチャートである。
【図15】実施の形態の電子機器の機能を示すブロック図である。
【図16】固体撮像素子を用いた撮像回路の一部を示す図である。
【図17】撮像回路の従来の動作を示すタイミングチャートを示す図である。
【符号の説明】
【0090】
1 光学ブロック
2 撮像素子
3 画像処理回路
3a CDS回路
3b AD変換回路
4 AGC回路
5 カメラ信号処理回路
6 マイクロコントローラ
7 入力部
10 撮像回路
11 絞り
12 ドライバ
13 タイミングジェネレータ(TG)
20、20a 画素部
21 行選択信号線
22 転送信号線
23 リセット信号線
24 垂直信号線
25 定電流源
26 FD
27 電源電圧供給線
31b インクリメントカウンタ
32b AD変換クロック
33a 差動アンプ
33b 平均化ADC制御回路
100 携帯端末装置
C31 サンプルホールド用コンデンサ
C32 コンデンサ
M11 転送トランジスタ
M11a、M14 リセットトランジスタ
M12、M12a 増幅用トランジスタ
M13、M13a 選択トランジスタ
sw1 サンプルホールド用スイッチ
sw2 クランプスイッチ
【出願人】 【識別番号】000005223
【氏名又は名称】富士通株式会社
【出願日】 平成18年6月30日(2006.6.30)
【代理人】 【識別番号】100092152
【弁理士】
【氏名又は名称】服部 毅巖


【公開番号】 特開2008−11284(P2008−11284A)
【公開日】 平成20年1月17日(2008.1.17)
【出願番号】 特願2006−180563(P2006−180563)