トップ :: H 電気 :: H03 基本電子回路

【発明の名称】 クロック供給回路およびクロック供給方法
【発明者】 【氏名】昆 信

【氏名】奥山 慶一

【要約】 【課題】高安定度の発振器を1つ用意するだけで、障害の発生する直前の周波数を高精度に維持したホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を得ること。

【構成】通常のPLL回路201から出力される出力クロック信号217は高安定度固定発振器223のクロック信号によってモニタされており、その結果はメモリ228に順次書き込まれている。ホールドオーバリファレンス生成回路226はこれを所定時間で平均化している。周波数異常監視回路221が入力リファレンス信号204の周波数の異常を検出すると、セレクタ222が入力リファレンス信号204の代わりにホールドオーバリファレンス231を選択してPLL回路201に入力する。ホールドオーバリファレンス生成回路226はPLL回路201の入力側を異常時に選択してホールドオーバを行うことも可能である。
【特許請求の範囲】
【請求項1】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、
このPLL回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、
この出力周波数対応値格納手段に格納される前記デジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、
前記PLL回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
この異常検出手段が前記入力信号の周波数の異常を検出した時点から、前記入力信号の代わりに前記平均化手段から出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記PLL回路に順次入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項2】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、
このPLL回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、
この入力周波数対応値格納手段に格納される前記デジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、
前記PLL回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
この異常検出手段が前記入力信号の周波数の異常を検出した時点から、前記入力信号の代わりに前記平均化手段から出力される逆量子化した周波数の信号を前記PLL回路に入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項3】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、
このPLL回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、
前記PLL回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、
前記出力周波数対応値格納手段および前記入力周波数対応値格納手段に格納される前記デジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力する平均化手段と、
前記PLL回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
前記PLL回路の位相同期の完了の有無を判別する位相同期完了有無判別手段と、
この位相同期完了有無判別手段が位相同期が完了していないと判別している段階で前記異常検出手段が前記PLL回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記入力信号の代わりに前記平均化手段から出力される逆量子化した周波数の信号を前記PLL回路に入力する一方、この位相同期完了有無判別手段が位相同期が完了したと判別している段階で前記異常検出手段が前記PLL回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記入力信号の代わりに前記平均化手段から出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記PLL回路に順次入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項4】
前記平均化手段は、前記出力周波数対応値格納手段あるいは入力周波数対応値格納手段に格納されるデジタル信号のそれぞれの格納時の周波数に対応する誤差を時間的に吸収する平均化処理を行う回路であることを特徴とする請求項1〜請求項3いずれかに記載のクロック供給回路。
【請求項5】
前記異常検出手段は、高安定度で一定の周波数の信号を出力する高安定度発振手段と、この高安定度発振手段の出力する信号と前記入力信号の周波数を比較して周波数の異常の発生を検出する手段であり、前記高安定度発振手段は前記電圧制御型発振器よりも発振する周波数の安定度が十分高いことを特徴とする請求項1〜請求項3いずれかに記載のクロック供給回路。
【請求項6】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、
所定の発振出力と比較することで前記PLL回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
この異常検出ステップで前記PLL回路の前記入力信号の周波数の異常が検出されたとき、その時点以後は、前記平均化ステップで順次出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記入力信号の代わりに前記PLL回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【請求項7】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、
所定の発振出力と比較することで前記PLL回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
この異常検出ステップで前記PLL回路の前記入力信号の周波数の異常が検出されたとき、その時点以後は、前記平均化ステップで順次出力される逆量子化した周波数の信号を前記入力信号の代わりに前記PLL回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【請求項8】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記出力信号の周波数を標本化・量子化させたデジタル信号および前記PLL回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次別系統で入力して逆量子化し、所定の時間にわたってそれぞれ平均化したものを順次別系統で出力する平均化ステップと、
所定の発振出力と比較することで前記PLL回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
前記PLL回路の位相同期の完了の有無を判別する位相同期完了有無判別ステップと、
この位相同期完了有無判別ステップで位相同期が完了していないと判別している段階で前記異常検出ステップで前記PLL回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記平均化ステップで出力される逆量子化した周波数の信号を前記入力信号の代わりに前記PLL回路に順次入力する一方、この位相同期完了有無判別ステップ位相同期が完了したと判別している段階で前記異常検出ステップで前記PLL回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記平均化ステップで出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記入力信号の代わりに前記PLL回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、クロックを所定の回路装置に供給するためのクロック供給装置およびクロック供給方法に係わり、たとえば周波数の管理を行う装置がその入力周波数に障害が発生した時であっても、自装置のPLL回路にホールドオーバ機能を付けることで、高精度のクロックを所定の回路装置に対して供給することのできるクロック供給装置およびクロック供給方法に関する。
【背景技術】
【0002】
基準となる入力信号としての入力リファレンス信号の周波数に位相同期したクロックを発生すると共に、入力リファレンス信号に何らかの障害が発生したような場合には、この代わりとして、今まで追随していた周波数のクロックを発生するようにしたクロック供給装置が従来より存在している。このようなクロック供給装置は、PLL(Phase Locked Loop)回路に、障害の直前の出力クロックと同一周波数のクロックを出力するためのホールドオーバ機能を付けることによって実現される。
【0003】
このようなクロック供給装置では、入力リファレンス信号に障害が発生したときに、長期間、周波数を高精度に保持する必要がある。そこで、PLL回路の分周回路で分周した結果得られた複数のクロック信号の中から最も品質が高いと判断されるクロック信号を選択してホールドオーバの際に使用することが提案されている(たとえば特許文献1参照)。
【0004】
この提案では、複数の分周回路がそれぞれの抽出クロックを位相比較周波数に分周して、分周入力クロックを作成する。一方、選択信号生成回路は、検出クォリティに関する情報および入力断情報に基づいて、最も品質が高いと判断された分周入力クロックを選択するようにしている。したがって、これらに必要な回路規模が大きくなるという問題がある。また、最も品質が高いと判断されるクロック信号を選択しても、その周波数をホールドする機能の品質も問題となる。そこで、電圧制御型発振器を高安定度のものとすることで、ホールドオーバ時のPLL回路の信頼性を向上させることが提案されている。
【0005】
図9は、PLL回路に高安定度の電圧制御型発振器を使用した従来のクロック供給装置の一例を示したものである。このクロック供給装置100は、PLL回路101に、ホールドオーバ回路部102を付加した構成となっている。
【0006】
ここで、PLL回路101は、入力リファレンス信号103と、分周器111の出力112との位相を比較する位相比較器113と、その位相比較結果114を書き込むメモリ115と、位相比較結果114とメモリ115の出力116を入力してその一方を選択するセレクタ117と、このセレクタ117の出力118を入力してアナログ信号に変換するデジタル・アナログコンバータ119と、デジタル・アナログコンバータ119の出力120を入力してこれに応じた周波数の出力クロック信号121を出力する高安定度電圧制御型発振器122から構成されている。高安定度電圧制御型発振器122から出力される出力クロック信号121はPLL回路101の出力信号となると共に、一部が分岐して分周器111に入力されるようになっている。このようなPLL回路101では、所定の周波数の入力リファレンス信号103と分周器111の出力112の位相差に応じた電圧に対応した周波数で高安定度電圧制御型発振器122が発振することで、分周器111の分周比に応じた周波数の出力クロック信号121が出力されることになる。
【0007】
メモリ115およびその出力側に設けられたセレクタ117は、ホールドオーバ回路部102の一部を構成しており、周波数異常監視回路131の監視結果132の供給を受けるようになっている。ここで、周波数異常監視回路131は、入力リファレンス信号103と高安定度固定発振器133の出力するクロック信号134の双方の供給を受けており、入力リファレンス信号103が断となるような周波数異常の発生を監視するようになっている。メモリ115は位相比較器113から出力される位相比較結果114としてのデジタル値を記憶するようにしている。そして、周波数異常監視回路131が入力リファレンス信号103の異常を検出したときには、異常検出前に記憶したデジタル値をセレクタ117で選択して出力するようにすることでホールドオーバ状態を実現している。
【0008】
すなわち、セレクタ117は入力リファレンス信号103の周波数に異常が発生していない場合には位相比較結果114を選択してその出力118とするが、周波数に異常が発生したときにはメモリ115の出力116を代わって選択する。そして、この選択した値をデジタル・アナログコンバータ119でアナログデータに変換して、高安定度電圧制御型発振器122でこの固定値となったアナログデータに対応する周波数を高安定度の出力クロック信号121とすることで、異常時にこれに代わる周波数をホールドするようにしている。
【0009】
以上、従来のクロック供給装置の一例を説明した。PLL回路101の基本的な構成部品である位相比較器113、デジタル・アナログコンバータ119、分周器111および高安定度電圧制御型発振器122等からなる電圧制御型発振器自体については、当業者にとってよく知られている。そこで、その動作の詳細な説明は省略する。
【特許文献1】特開2002−232407号公報(第0006段落、図1)
【発明の開示】
【発明が解決しようとする課題】
【0010】
このような従来のホールドオーバ機能を付けたPLL回路としてのクロック供給装置は、周波数の異常の発生時にその直前のPLL回路の出力する周波数を高精度に検出するための高安定度の固定発振器を必要とするという問題があった。また、障害発生後も障害の発生する直前の周波数を高精度に維持して一定の規格を満足するホールドオーバ特性を実現しようとすると、障害の直前の周波数として検出した高精度の周波数を与えられて、許容される誤差の範囲内で温度等の環境変化に対しても安定的に発振を行う高安定度の電圧制御型発振器122が必要とされた。すなわち、PLL回路には通常使用される電圧制御型発振器ではなく、高安定度の電圧制御型発振器122が必要とされた。
【0011】
このように従来のこの種のホールドオーバ機能の付いたクロック供給装置では、同一回路内に2つの高安定度の発振器を必要とした。これらの高安定度の発振器は、発振を安定させるために温度自体を一定に保つ回路部品等の付加的な部品が必要とされる。このため、装置の物理的なサイズが大きくなるだけでなく、装置の製造コストや製品価格が高価となるという問題があった。
【0012】
そこで本発明の目的は、高安定度の発振器を1つ用意するだけでホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を提供することにある。
【0013】
本発明の他の目的は、通常のPLL回路を使用して、障害の発生する直前の周波数を高精度に維持したホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を提供することにある。
【課題を解決するための手段】
【0014】
請求項1記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、(ロ)このPLL回路の出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、(ハ)この出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、(ニ)PLL回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、(ホ)この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力する信号切替手段とをクロック供給回路に具備させる。
【0015】
すなわち本発明では、通常のPLL回路の出力信号をたとえば発振器の出力を使用して周波数を標本化・量子化させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、PLL回路の出力信号の変化の記録として格納するようになっている。この一方で、平均化手段は、出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された出力信号を基にして、障害の発生する直前のPLL回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【0016】
請求項2記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、(ロ)このPLL回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、(ハ)この入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、(ニ)PLL回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、(ホ)この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力する信号切替手段とをクロック供給回路に具備させる。
【0017】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のPLL回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次、PLL回路の入力信号の変化の記録として格納するようになっている。この一方で、平均化手段は、入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のPLL回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。
【0018】
請求項3記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路と、(ロ)このPLL回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、(ハ)PLL回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、(ニ)出力周波数対応値格納手段および入力周波数対応値格納手段に格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力する平均化手段と、(ホ)PLL回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、(へ)PLL回路の位相同期の完了の有無を判別する位相同期完了有無判別手段と、(ト)この位相同期完了有無判別手段が位相同期が完了していないと判別している段階で異常検出手段がPLL回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力する一方、この位相同期完了有無判別手段が位相同期が完了したと判別している段階で異常検出手段がPLL回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化手段から出力される信号で分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力する信号切替手段とをクロック供給回路に具備させる。
【0019】
すなわち本発明では、たとえば発振器の出力を使用して周波数を所定の比で通常のPLL回路の出力信号に対応させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、PLL回路の出力信号の変化の記録として格納するとともに、たとえば発振器の出力を使用して周波数を標本化・量子化してこのPLL回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次格納するようになっている。この一方で、平均化手段は、出力周波数対応値格納手段および入力周波数対応値格納手段に格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力するようにしている。これは、共に、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、位相同期完了有無判別手段は、PLL回路の位相同期の完了の有無を判別するようにしている。そして、PLL回路の位相同期が完了する前に入力信号の周波数の異常が検出された場合、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のPLL回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。また、PLL回路の位相同期が完了した後に入力信号の周波数の異常が検出された場合、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収されたPLL回路の出力信号またはPLL回路の入力信号を基にして、障害の発生する直前のPLL回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【0020】
請求項6記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、(ロ)所定の発振出力と比較することでPLL回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、(ハ)この異常検出ステップでPLL回路の前記した入力信号の周波数の異常が検出されたとき、その時点以後は、平均化ステップで順次出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力する信号切替ステップとをクロック供給方法に具備させる。
【0021】
すなわち本発明では、通常のPLL回路の出力信号をたとえば発振器の出力を使用して周波数を標本化・量子化させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、PLL回路の出力信号の変化の記録として格納するようになっている。この一方で、平均化ステップでは、出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された出力信号を基にして、障害の発生する直前のPLL回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【0022】
請求項7記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、(ロ)所定の発振出力と比較することでPLL回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、(ハ)この異常検出ステップでPLL回路の前記した入力信号の周波数の異常が検出されたとき、その時点以後は、平均化ステップで順次出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力する信号切替ステップとをクロック供給方法に具備させる。
【0023】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のPLL回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次、PLL回路の入力信号の変化の記録として格納するようになっている。この一方で、平均化ステップでは、入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化ステップによって出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のPLL回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。
【0024】
請求項8記載の発明では、(イ)分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するPLL回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号およびPLL回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次別系統で入力して逆量子化し、所定の時間にわたってそれぞれ平均化したものを順次別系統で出力する平均化ステップと、(ロ)所定の発振出力と比較することでPLL回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、(ハ)PLL回路の位相同期の完了の有無を判別する位相同期完了有無判別ステップと、(ニ)この位相同期完了有無判別ステップで位相同期が完了していないと判別している段階で異常検出ステップでPLL回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化ステップで出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力する一方、この位相同期完了有無判別ステップ位相同期が完了したと判別している段階で異常検出ステップでPLL回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化ステップで出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力する信号切替ステップとをクロック供給方法に具備させる。
【0025】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のPLL回路の出力信号に対応させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、PLL回路の出力信号の変化の記録として格納するとともに、たとえば発振器の出力を使用して周波数を標本化・量子化される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次格納するようになっている。この一方で、平均化ステップでは、出力周波数対応値格納ステップおよび入力周波数対応値格納ステップで格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力するようにしている。これは、共に、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、PLL回路に入力する前記した入力信号の周波数の異常を検出するようにしており、位相同期完了有無判別ステップで、PLL回路の位相同期の完了の有無を判別するようにしている。そして、PLL回路の位相同期が完了する前に入力信号の周波数の異常が検出された場合、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のPLL回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。また、PLL回路の位相同期が完了した後に入力信号の周波数の異常が検出された場合、この異常検出手ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化ステップにより出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにPLL回路に順次入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収されたPLL回路の出力信号またはPLL回路の入力信号を基にして、障害の発生する直前のPLL回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【発明の効果】
【0026】
以上説明したように本発明によれば、PLL回路に入力される入力信号あるいはPLL回路から出力される出力信号の平均化を行っておき、ホールドオーバ時にはこれら時間的に多少遅延した平均化後の入力信号あるいは出力信号に切り替えることにしたので、高安定度のホールオーバ特性を実現することができる。また、これら平均化後の入力信号あるいは出力信号をPLL回路のリファレンスとすることで位相のギャップを平滑化することができる。更に本発明によれば、通常の電圧制御型発振器を備えた安価かつ小型のPLL回路を使用することができるので、クロック供給装置およびクロック供給方法を実現する装置を小型かつ安価に製造することができる。
【0027】
また、請求項2、請求項3、請求項7または請求項8記載の発明によれば、PLL回路が起動直後にその入力信号に断等の障害が発生しても、その直前を含む過去の入力信号の周波数の平均をとった周波数の信号を基にしてホールドオーバを行うことができる。
【発明を実施するための最良の形態】
【0028】
以下実施例につき本発明を詳細に説明する。
【実施例1】
【0029】
図1は本発明の一実施例におけるクロック供給装置の構成の概要を表わしたものである。本実施例のクロック供給装置200は、通常のPLL回路201にホールドオーバ機能を有するホールドオーバ回路部202を外付けした構成となっている。ここで、PLL回路201は、ホールドオーバ回路部202から供給される信号203と分周器211の出力212との位相を比較する位相比較器213と、その位相比較結果214を入力してアナログ信号に変換するデジタル・アナログコンバータ215と、デジタル・アナログコンバータ215の出力216を入力してこれに応じた周波数の出力クロック信号217を出力する電圧制御型発振器218から構成されている。電圧制御型発振器218から出力される出力クロック信号217はPLL回路201の出力信号となると共に、一部が分岐して分周器211に入力されるようになっている。このようなPLL回路201では、所定の周波数の信号203と分周器211の出力212の位相差に応じた電圧に対応した周波数で電圧制御型発振器218が発振することで、分周器211の分周比に応じた出力クロック信号217が、クロック供給装置200から出力されることになる。
【0030】
一方、クロック供給装置200の入力信号としての入力リファレンス信号204は、ホールドオーバ回路部202の周波数異常監視回路221とセレクタ222のそれぞれに入力されるようになっている。周波数異常監視回路221は、高安定度固定発振器223の出力するクロック信号224の供給を受けており、入力リファレンス信号204が断となったような周波数の異常の発生を監視するようになっている。クロック信号224は出力周波数モニタ225とホールドオーバリファレンス生成回路226にも供給されるようになっている。
【0031】
ここで、出力周波数モニタ225は、PLL回路201から出力される出力クロック信号217の周波数を、高安定度のクロック信号224と比較する。そして、出力クロック信号217の周波数を、比較対象となったクロック信号224の周波数と所定の比率で対比したとき、周波数が増加しているか減少しているかを正負で表わすと共に、増加量あるいは減少量に応じて量子化した値をデジタル値227として出力するようになっている。
【0032】
PLL回路201が位相同期した状態では、ある程度長い時間の平均値として見てみると、入力リファレンス信号204の周波数に対応した出力クロック信号217が正確に出力されている。したがって、高安定度のクロック信号224を参照した結果としてメモリ228に格納されるデジタル値227は、時間平均値として考察すると、十分な精度を持たせることができる。このため、メモリ228からホールドオーバリファレンス生成回路226に入力される出力周波数モニタ値229は個々にその値がばらついても、時間平均値に変換すると、十分な精度を持たせることができる。また、セレクタ222の一方の入力となる入力リファレンス信号204は、PLL回路201に入力される参照すべき信号そのものであるので、これ自体に誤差の概念はない。
【0033】
セレクタ222には周波数異常監視回路221の監視結果230が入力されており、また、ホールドオーバリファレンス生成回路226から出力されるホールドオーバリファレンス231が入力リファレンス信号204と共に選択対象の信号として入力されるようになっている。
【0034】
本実施例では、ホールドオーバ時の出力クロック信号217が常に周波数で規定の誤差範囲に収まるようにしている。このため、ホールドオーバリファレンス生成回路226は、ホールドオーバ時に逐次入力される出力周波数モニタ値229を時間的に平均化するようなデジタル値をホールドオーバリファレンス231として生成するようにしている。ホールドオーバ時は、入力リファレンス信号204に代わる周波数情報としてのホールドオーバリファレンス231が、セレクタ222によって選択されてPLL回路201に入力される。PLL回路201は、時間的に変動する値としてのホールドオーバリファレンス231に追随する形で位相同期を行う。
【0035】
この結果として、通常の精度の電圧制御型発振器218を用いても出力クロック信号217の周波数の精度を規定の範囲内に納めることができることになる。もちろん、出力クロック信号217の累積誤差も許容範囲に抑えることができる。すなわち、本実施例ではホールドオーバリファレンス231自体が変動値であることが、図9に示した従来のメモリ115の出力116と根本的に異なっている。
【0036】
以上のクロック供給装置200で、分周器211、位相比較器213、デジタル・アナログコンバータ215および電圧制御型発振器218は、PLL回路201を構成する典型的な回路部品であり、ホールドオーバのための回路部分を混在させた図9に示したPLL回路201よりも寧ろ原理的な構成となっている。そこで、本実施例におけるPLL回路101の回路部分についての詳細な説明は省略する。
【0037】
図2は、図1に示したホールドオーバリファレンス生成回路の構成を具体的に表わしたものである。図1に示したホールドオーバ回路部202内のホールドオーバリファレンス生成回路226は、図1に示したメモリ228から出力される出力周波数モニタ値229の供給を受け、これを絶対値取得回路241と符号取得回路242の双方に入力するようになっている。
【0038】
ここで出力周波数モニタ値229は、本実施例で2進数を8ビットで表わすデジタル信号として構成されている。このうちの先頭の1ビットが正負の種別を表わしており、本実施例では“0”が正を、“1”が負を表わしている。残りの7ビットは、出力周波数モニタ値229としての数値の大きさを絶対値で表わしている。
【0039】
絶対値取得回路241は、メモリ228(図1)が出力する出力周波数モニタ値229のうちの正負を表わした先頭の1ビットを除いた残りの7ビットについての絶対値を取り出す回路である。符号取得回路242の方は、出力周波数モニタ値229の先頭の1ビットを正負を表わす符号として取得するようになっている。符号取得回路242の取得した入力値の符号245とランダムウォークフィルタ用カウンタ回路244の出力する比較結果としての出力値246は符号追加回路247に入力されて、元の8ビットのデジタル信号の形式に戻される。ただし、ランダムウォークフィルタ用カウンタ回路244の出力値246は、周波数の変更か現状維持を表わす“1”あるいは“0”の信号形式となっている。このため、符号追加回路247から出力されるロード値248は、これに正負の符号を付けた“−1”、“0”および“+1”のいずれかとなる。
【0040】
カウンタ回路249は、図1に示した高安定度固定発振器223の出力するクロック信号224の供給を受けており、ロード値248をロードするようになっている。この結果としてカウンタ回路249からは前記したホールドオーバリファレンス231が出力されることになる。このホールドオーバリファレンス231はランダムウォークフィルタ用カウンタ回路244にも供給される構成となっている。
【0041】
ところで、ランダムウォークフィルタ用カウンタ回路244は、加算器251と、その出力252をラッチするラッチ回路253と、ラッチ回路253のラッチ出力254を平均化に必要なカウント数255によって減算したり所定の比較を行うコンパレータ回路256と、このコンパレータ回路256の前記したカウント数255からラッチ出力254を差し引いた演算結果257を入力する演算結果のマスク回路258によって構成されている。ラッチ回路253は、前記したホールドオーバリファレンス231をラッチのタイミング信号として入力し、コンパレータ回路256の比較結果としての出力値246をリセット信号として入力するようになっている。演算結果のマスク回路258は、演算結果257を出力値246が“0”のときにマスクするようになっている。加算器251は、演算結果のマスク回路258のマスク出力259とラッチ出力254ならびに前記した絶対値取得回路241から出力される絶対値243を加算して、その出力252をラッチ回路253に入力するようになっている。
【0042】
このような構成のホールドオーバリファレンス生成回路226の具体的な動作については後に説明するものとして、まず、本実施例のクロック供給装置200に要求される回路特性を説明する。実施例のホールドオーバリファレンス生成回路226は、高安定度固定発振器223の出力するクロック信号224が40MHzであり、これを使用してホールドオーバリファレンス生成回路226は2KHzのホールドオーバリファレンス231を出力するようになっている。
【0043】
ホールドオーバリファレンス生成回路226の目標とするホールドオーバ特性は、ITU−T(International Telecommunications Union - Telecommunications Standardization Sector) G.813/Telcordia GR−1244より、イニシャル・オフセット(Initial Offset)が、±0.05ppm(parts per million)であり、このイニシャル・オフセットを含んで1日当たり±0.37ppmとしている。これにより高安定度固定発振器223は、1日当たり、次の(1)式の安定度を有するものと決定することができる。
(±0.37ppm)−(±0.05ppm)=±0.32ppm/1day ……(1)
【0044】
イニシャル・オフセットを、±0.05ppmとしたときに、マージンを考慮すると、前記したメモリ出力の出力周波数モニタ値229の値の「1」は、0.025ppmに対応している。高安定度固定発振器223は、その出力するクロック周波数が40MHzのときに、0.025ppmの周波数の信号を生成する。このため、誤差の平均化に必要な平均化時間は、次の(2)より1秒となる。
1/(40MHz×0.025ppm)=1秒 ……(2)
【0045】
また、平均化に必要なカウント数は、ホールドオーバリファレンス生成回路226から出力されるホールドオーバリファレンス231が2KHzであり、平均化時間としての1秒間のカウントアップが必要なことから、次の(3)式より20000カウントとなる。
(1/2KHz)/(1/40MHz)=20000 ……(3)
【0046】
更に、高安定度固定発振器223のクロック周波数が40MHzのときにホールドオーバリファレンス231として2KHzの周波数が生成されるため、カウンタ回路249のカウントアップ値は、次の(4)式より20000カウントとなる。
(1/2KHz)/(1/40MHz)=20000 ……(4)
【0047】
図3は、出力周波数モニタ値が“+1”のとき、すなわち平均周波数で“+0.025”ppmを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図2と共に説明する。図3では、図2に示したホールドオーバリファレンス生成回路226内のラッチ回路253がラッチされるたびに、回路動作の説明のために用いるリファレンス番号を1ずつカウントアップさせている。
【0048】
リファレンス番号が“1”で示される所定の時点で、出力周波数モニタ値229が“+1”であるものとし、ラッチ回路253でラッチされる値が“1”であるとする。コンパレータ回路256は平均化に必要なカウント数255としての値“A”とこのラッチ回路253のラッチ出力254としての値“B”を比較する。コンパレータ回路256は、値“A”が値“B”よりも大きいときに、比較結果としての出力値246を“0”とし、値“B”が値“A”と等しいか、これよりも大きいとき、比較結果としての出力値246を“1”とするようになっている。この例の場合、値“A”としての“2000”の方が値“B”としての“1”よりも大きいので、比較結果としての出力値246は“0”となる。
【0049】
比較結果の出力値246である“0”は、符号追加回路247に入力される。符号追加回路247は、この“0”に“+(プラス)”を加えて“0”を出力する。すなわち、値“0”は変化しない。したがって、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、図1に示す高安定度固定発振器223の出力する40MHzのクロック信号224をカウンタ回路249がカウントする。そして、カウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力する。
【0050】
このホールドオーバリファレンス231は、図1に示したセレクタ222を介してPLL回路201に供給されるだけでなく、ラッチ回路253のラッチ出力254となる。ラッチ回路253には、この状態で加算器251の出力252をラッチすることになる。これが図3のリファレンス番号が“2”で示される状態である。
【0051】
このリファレンス番号が“2”で示されるラッチタイミングで出力周波数モニタ値229が“+1”を維持しているものとする。すると、加算器251はこの絶対値としての“1”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はリファレンス番号が“1”で示された時点の値として“1”となっている。また、演算結果のマスク回路258には値“B”から値“A”を差し引いた演算結果257と出力値246である“0”が入力されている。演算結果のマスク回路258は、出力値246が“0”のとき演算結果257をマスクする。したがって、この場合の演算結果257である“1−2000”としての“−1999”はマスクされて加算器251には“0”が入力される。
【0052】
このため、リファレンス番号が“2”で示される時点で、加算器251は“1”と“1”と“0”を加算して、ラッチ回路253のラッチされる値は“2”となる。コンパレータ回路256は、このラッチ出力254としての値“2”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0053】
したがって、リファレンス番号が“2”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0054】
次のリファレンス番号が“3”で示される時点では、出力周波数モニタ値229が“+1”のとき、加算器251は“2”と“1”を加算して、ラッチ回路253のラッチされる値は“3”となる。コンパレータ回路256は、このラッチ出力254としての値“3”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0055】
このため、リファレンス番号が“3”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0056】
以下同様にしてリファレンス番号が進むたびにラッチ出力254が1ずつ増加していく。リファレンス番号が“2000”で示される時点になると、出力周波数モニタ値229が“+1”のとき、加算器251は“1999”と“1”を加算して、ラッチ回路253のラッチされる値は“2000”となる。コンパレータ回路256は、このラッチ出力254としての値“2000”を平均化に必要なカウント数255の“2000”と比較する。この場合にはカウント数255としての値“A”がラッチ出力254としての値“B”と等しくなる。したがってコンパレータ回路256は、出力値246として“1”を出力する。
【0057】
一方、このときのコンパレータ回路256のラッチ出力254としての値“B”からカウント数255としての値“A”を差し引いた値(B−A)の演算結果257は“0”となる。符号追加回路247は、出力値246が“0”から“1”に変化すると入力値の符号245として“0”の代わりに“+1”を追加する。この結果としてカウンタ回路249は、初期値“+1”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器223の出力するクロック信号224を“20000”個カウントするたびに1クロック出力していたホールドオーバリファレンス231がこのときは“19999”個カウントした時点でカウント値が“20000”となり、ホールドオーバリファレンス231が1クロック出力されることになる。
【0058】
ところで、このようにしてコンパレータ回路256の出力値246が“1”となると、これによってラッチ回路253がリセットされる。この結果、リファレンス番号が“2001”で示される時点では、リファレンス番号が“1”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“4000”で示される時点になったとき、リファレンス番号が“2000”で示される時点と同様に、クロック信号224を“19999”個カウントした時点でホールドオーバリファレンス231が1クロック出力されることになる。
【0059】
このようにしてホールドオーバリファレンス231は、40MHzのクロック信号224を通常は“20000”個カウントするたびに1クロック出力するようになっているが、リファレンス番号が“2000”進むごとに“19999”個カウントした時点で1クロック出力されることになる。これにより、出力周波数モニタ値229の値が“+1”のときこれを補正するためにホールドオーバリファレンス231の単位時間当たりのクロック数が減少することになる。
【0060】
なお、以上の回路動作では演算結果のマスク回路258のマスク出力259が常に“0”である。したがって、演算結果のマスク回路258は加算器251の出力252に何ら影響を与えていない。演算結果のマスク回路258はそのマスクが解除された時点での演算結果257を加算器251の出力252に加える回路動作を行うもので、これについては後に説明する。
【0061】
図4は、出力周波数モニタ値が“−1”のとき、すなわち平均周波数で“−0.025”を出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図2と共に説明する。図4でも、図2に示したホールドオーバリファレンス生成回路226内のラッチ回路253がラッチされるたびに回路動作の説明のために用いるリファレンス番号を1ずつカウントアップすることにしている。
【0062】
リファレンス番号が“1”で示される所定の時点で、出力周波数モニタ値229が“−1”であるものとし、ラッチ回路253でラッチされる値が“1”であるとして説明する。コンパレータ回路256は平均化に必要なカウント数255としての値“A”とこのラッチ回路253のラッチ出力254としての値“B”を比較する。コンパレータ回路256は、値“A”が値“B”よりも大きいときに、比較結果としての出力値246を“0”とし、値“B”が値“A”と等しいか、これよりも大きいとき、比較結果としての出力値246を“1”とするようになっている。この例の場合、値“A”としての“2000”の方が値“B”としての“1”よりも大きいので、比較結果としての出力値246は“0”となる。
【0063】
比較結果の出力値246である“0”は、符号追加回路247に入力される。符号追加回路247は、この“0”に“−(マイナス)”を加えて“0”を出力する。すなわち、値“0”は変化しない。したがって、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、図1に示す高安定度固定発振器223の出力する40MHzのクロック信号224をカウンタ回路249がカウントする。そして、カウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力する。
【0064】
このホールドオーバリファレンス231は、図1に示したセレクタ222を介してPLL回路201に供給されるだけでなく、ラッチ回路253のラッチ出力254となる。ラッチ回路253には、この状態で加算器251の出力252をラッチすることになる。これが図4のリファレンス番号が“2”で示される状態である。
【0065】
このリファレンス番号が“2”で示されるラッチタイミングで出力周波数モニタ値229が“−1”を維持しているものとする。すると、加算器251はこの絶対値としての“1”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はリファレンス番号が“1”で示された時点の値として“1”となっている。また、演算結果のマスク回路258には値“B”から値“A”を差し引いた演算結果257と出力値246である“0”が入力されている。演算結果のマスク回路258は、出力値246が“0”のとき演算結果257をマスクする。したがって、この場合の演算結果257である“1−2000”としての“−1999”はマスクされて加算器251には“0”が入力される。
【0066】
このため、リファレンス番号が“2”で示される時点で、加算器251は“1”と“1”と“0”を加算して、ラッチ回路253のラッチされる値は“2”となる。コンパレータ回路256は、このラッチ出力254としての値“2”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0067】
したがって、リファレンス番号が“2”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0068】
このように出力周波数モニタ値229が“−1”のとき、出力周波数モニタ値229が“+1”のときと回路動作は、リファレンス番号が“1999”となるまで同一である。すなわち、この時点まで符号追加回路247は出力値246としての“0”に“−(マイナス)”を加えて“0”を出力していたが、リファレンス番号が“2000”になったとき、出力値246としての“1”に“−(マイナス)”を加えて“−1”を出力する。
【0069】
この結果としてカウンタ回路249は、初期値“−1”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器223の出力するクロック信号224を“20000”個カウントするたびに1クロック出力していたホールドオーバリファレンス231がこのときは“20001”個カウントした時点でカウント値が“20000”となり、ホールドオーバリファレンス231が1クロック出力されることになる。
【0070】
一方、コンパレータ回路256の出力値246が“1”となると、これによってラッチ回路253がリセットされる。この結果、リファレンス番号が“2001”で示される時点では、リファレンス番号が“1”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“4000”で示される時点になったとき、リファレンス番号が“2000”で示される時点と同様に、クロック信号224を“20001”個カウントした時点でホールドオーバリファレンス231が1クロック出力されることになる。
【0071】
このようにしてホールドオーバリファレンス231は、40MHzのクロック信号224を通常は“20000”個カウントするたびに1クロック出力するようになっているが、リファレンス番号が“2000”進むごとに“20001”個カウントした時点で1クロック出力されることになる。これにより、出力周波数モニタ値229の値が“−1”のときこれを補正するためにホールドオーバリファレンス231の単位時間当たりのクロック数が増加することになる。
【0072】
図5は、出力周波数モニタ値が“+400”のとき、すなわち平均周波数で“+10”ppmを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図2と共に説明する。図5でも、図2に示したホールドオーバリファレンス生成回路226内のラッチ回路253がラッチされるたびに回路動作の説明のために用いるリファレンス番号を1ずつカウントアップすることにしている。
【0073】
リファレンス番号が“1”で示される所定の時点で、出力周波数モニタ値229が“+400”であるものとし、ラッチ回路253でラッチされる値が“1”であるとして説明する。コンパレータ回路256は平均化に必要なカウント数255としての値“A”とこのラッチ回路253のラッチ出力254としての値“B”を比較する。コンパレータ回路256は、値“A”が値“B”よりも大きいときに、比較結果としての出力値246を“0”とし、値“B”が値“A”と等しいか、これよりも大きいとき、比較結果としての出力値246を“1”とするようになっている。この例の場合、値“A”としての“2000”の方が値“B”としての“400”よりも大きいので、比較結果としての出力値246は“0”となる。
【0074】
比較結果の出力値246である“0”は、符号追加回路247に入力される。符号追加回路247は、この“0”に“+(プラス)”を加えて“0”を出力する。すなわち、値“0”は変化しない。したがって、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、図1に示す高安定度固定発振器223の出力する40MHzのクロック信号224をカウンタ回路249がカウントする。そして、カウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力する。
【0075】
このホールドオーバリファレンス231は、図1に示したセレクタ222を介してPLL回路201に供給されるだけでなく、ラッチ回路253のラッチ出力254となる。ラッチ回路253には、この状態で加算器251の出力252をラッチすることになる。これが図5のリファレンス番号が“2”で示される状態である。
【0076】
このリファレンス番号が“2”で示されるラッチタイミングで出力周波数モニタ値229が“+400”を維持しているものとする。すると、加算器251はこの絶対値としての“400”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はリファレンス番号が“1”で示された時点の値として“400”となっている。また、演算結果のマスク回路258には値“B”から値“A”を差し引いた演算結果257と出力値246である“0”が入力されている。演算結果のマスク回路258は、出力値246が“0”のとき演算結果257をマスクする。したがって、この場合の演算結果257である“400−2000”としての“−1600”はマスクされて加算器251には“0”が入力される。
【0077】
このため、リファレンス番号が“2”で示される時点で、加算器251は“400”と“400”と“0”を加算して、ラッチ回路253のラッチされる値は“800”となる。コンパレータ回路256は、このラッチ出力254としての値“800”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0078】
したがって、リファレンス番号が“2”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0079】
このように出力周波数モニタ値229が“+400”のとき、出力周波数モニタ値229が“+1”のときと回路動作は、リファレンス番号が“4”となるまで同一である。すなわち、この時点まで符号追加回路247は出力値246としての“0”に“+(プラス)”を加えて“0”を出力していたが、リファレンス番号が“5”になったとき、出力値246としての“1”に“+(プラス)”を加えて“+1”を出力する。
【0080】
この結果としてカウンタ回路249は、初期値“+1”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器223の出力するクロック信号224を“20000”個カウントするたびに1クロック出力していたホールドオーバリファレンス231がこのときは“19999”個カウントした時点でカウント値が“20000”となり、ホールドオーバリファレンス231が1クロック出力されることになる。
【0081】
一方、コンパレータ回路256の出力値246が“1”となると、これによってラッチ回路253がリセットされる。この結果、リファレンス番号が“6”で示される時点では、リファレンス番号が“1”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“10”で示される時点になったとき、リファレンス番号が“5”で示される時点と同様に、クロック信号224を“19999”個カウントした時点でホールドオーバリファレンス231が1クロック出力されることになる。
【0082】
このようにしてホールドオーバリファレンス231は、40MHzのクロック信号224を通常は“20000”個カウントするたびに1クロック出力するようになっているが、リファレンス番号が“5”進むごとに“19999”個カウントした時点で1クロック出力されることになる。これにより、出力周波数モニタ値229の値が“+400”のときこれを補正するためにホールドオーバリファレンス231の単位時間当たりのクロック数が増加する。この場合、図3に示した出力周波数モニタ値229の値が“+1”のときと比較すると、単位時間当たり400倍の割合でクロック数が増加することになる。
【0083】
以上、図3〜図5では、カウンタ回路249にセットされた値としての“20000”を出力周波数モニタ値229の絶対値で割り算したときに、その商が整数となり、割り切れる場合を説明した。現実には図1に示すメモリ228には各種の整数値が格納される可能性がある。そこで、次にカウンタ回路249にセットされた値としての“20000”との関係で割り切れない値が出力周波数モニタ値229となる場合の処理の様子を説明する。
【0084】
図6は、出力周波数モニタ値が“+600”のとき、すなわち平均周波数で“+15”ppmを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図2と共に説明する。図6でも、図2に示したホールドオーバリファレンス生成回路226内のラッチ回路253がラッチされるたびに回路動作の説明のために用いるリファレンス番号を1ずつカウントアップすることにしている。
【0085】
リファレンス番号が“1”で示される所定の時点で、出力周波数モニタ値229が“+600”であるものとし、ラッチ回路253でラッチされる値が“1”であるとして説明する。コンパレータ回路256は平均化に必要なカウント数255としての値“A”とこのラッチ回路253のラッチ出力254としての値“B”を比較する。コンパレータ回路256は、値“A”が値“B”よりも大きいときに、比較結果としての出力値246を“0”とし、値“B”が値“A”と等しいか、これよりも大きいとき、比較結果としての出力値246を“1”とするようになっている。この例の場合、値“A”としての“2000”の方が値“B”としての“600”よりも大きいので、比較結果としての出力値246は“0”となる。
【0086】
比較結果の出力値246である“0”は、符号追加回路247に入力される。符号追加回路247は、この“0”に“+(プラス)”を加えて“0”を出力する。すなわち、値“0”は変化しない。したがって、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、図1に示す高安定度固定発振器223の出力する40MHzのクロック信号224をカウンタ回路249がカウントする。そして、カウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力する。
【0087】
このホールドオーバリファレンス231は、図1に示したセレクタ222を介してPLL回路201に供給されるだけでなく、ラッチ回路253のラッチ出力254となる。ラッチ回路253には、この状態で加算器251の出力252をラッチすることになる。これが図6のリファレンス番号が“2”で示される状態である。
【0088】
このリファレンス番号が“2”で示されるラッチタイミングで出力周波数モニタ値229が“+600”を維持しているものとする。すると、加算器251はこの絶対値としての“600”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はリファレンス番号が“1”で示された時点の値として“600”となっている。また、演算結果のマスク回路258には値“B”から値“A”を差し引いた演算結果257と出力値246である“0”が入力されている。演算結果のマスク回路258は、出力値246が“0”のとき演算結果257をマスクする。したがって、この場合の演算結果257である“600−2000”としての“−1400”はマスクされて加算器251には“0”が入力される。
【0089】
このため、リファレンス番号が“2”で示される時点で、加算器251は“600”と“600”と“0”を加算して、ラッチ回路253のラッチされる値は“1200”となる。コンパレータ回路256は、このラッチ出力254としての値“1200”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0090】
したがって、リファレンス番号が“2”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0091】
このように出力周波数モニタ値229が“+600”のとき、出力周波数モニタ値229が“+1”のときと回路動作は、リファレンス番号が“3”となるまで同一である。すなわち、この時点まで符号追加回路247は出力値246としての“0”に“+(プラス)”を加えて“0”を出力していたが、リファレンス番号が“4”になったとき、出力値246としての“1”に“+(プラス)”を加えて“+1”を出力する。
【0092】
この結果としてカウンタ回路249は、初期値“+1”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器223の出力するクロック信号224を“20000”個カウントするたびに1クロック出力していたホールドオーバリファレンス231がこのときは“19999”個カウントした時点でカウント値が“20000”となり、ホールドオーバリファレンス231が1クロック出力されることになる。
【0093】
一方、コンパレータ回路256の出力値246が“1”となると、これによってラッチ回路253がリセットされる。この結果、リファレンス番号が“5”で示される時点で、加算器251は絶対値としての“600”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はラッチ回路253がリセットされた結果として“0”である。一方、演算結果のマスク回路258は、出力値246が“1”のとき演算結果257を出力する。したがって、この場合の演算結果257である“2400−2000”としての“400”が加算器251に入力される。これは、割り算で割り切れなかった余りを誤差分として繰り越す主旨である。
【0094】
このため、リファレンス番号が“5”で示される時点で、加算器251は“600”と“0”と“400”を加算して、ラッチ回路253のラッチされる値は“1000”となる。コンパレータ回路256は、このラッチ出力254としての値“1000”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0095】
したがって、リファレンス番号が“5”で示される時点でのこれ以降の回路動作はリファレンス番号が“1”で示される時点と同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0096】
次のリファレンス番号が“6”で示される時点の回路動作もリファレンス番号が“1”で示される時点と基本的に同じとなる。すなわち、カウンタ回路249は、初期値“0”をカウント値としてロードする。この状態で、40MHzのクロック信号224をカウンタ回路249がカウントし、そのカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力することになる。
【0097】
次のリファレンス番号が“7”で示される時点の回路動作は、リファレンス番号が“4”になったときと基本的に同一である。すなわちカウンタ回路249は、初期値“+1”をカウント値としてロードする。したがって、このときは、ホールドオーバリファレンス231がこのときは“19999”個カウントした時点でカウント値が“20000”となり、ホールドオーバリファレンス231が1クロック出力されることになる。
【0098】
一方、コンパレータ回路256の出力値246が“1”となると、これによってラッチ回路253がリセットされる。この結果、リファレンス番号が“8”で示される時点で、加算器251は絶対値としての“600”と、ラッチ回路253のラッチ出力254と、演算結果のマスク回路258のマスク出力259を加算する。ここで、ラッチ出力254はラッチ回路253がリセットされた結果として“0”である。一方、演算結果のマスク回路258は、出力値246が“1”のとき演算結果257を出力する。したがって、この場合の演算結果257である“2200−2000”としての“200”が加算器251に入力される。これは、割り算で割り切れなかった余りを誤差分として繰り越す主旨である。
【0099】
このため、リファレンス番号が“8”で示される時点で、加算器251は“600”と“0”と“200”を加算して、ラッチ回路253のラッチされる値は“800”となる。コンパレータ回路256は、このラッチ出力254としての値“800”を平均化に必要なカウント数255の“2000”と比較する。この場合にもカウント数255の“2000”の方が大きい。したがってコンパレータ回路256は、出力値246として“0”を出力する。
【0100】
以下、同様にしてラッチ回路253でラッチされる値が“2000”を超えるときは、その超過分が次のラッチのときに加算される処理と、ラッチ回路253でラッチされる値が“2000”以上のときには、カウンタ回路249のカウント値が“19999”になると、ホールドオーバリファレンス231を1クロック分だけ出力する処理が間欠的に行われることになる。これ以外の場合には、カウンタ回路249のカウント値が“20000”になると、ホールドオーバリファレンス231を1クロック分だけ出力する処理が行われる。
【0101】
以上説明した実施例では、高安定度固定発振器223を基にして生成したホールドオーバリファレンス231をPLL回路201のリファレンスとすることで、安定度が±0.32ppmにイニシャル・オフセットである±0.05ppmを加算した値としての±0.37ppm/1dayを実現することができる。
【0102】
<発明の第1の変形例>
【0103】
図7は、本発明の第1の変形例におけるクロック供給装置の構成の概要を表わしたものである。このクロック供給装置200Aで図1に示した実施例のクロック供給装置200と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【0104】
第1の変形例のクロック供給装置200Aでは、図1に示した出力周波数モニタ225が存在せず、その代わりに入力リファレンス信号204の周波数の監視を行う入力周波数モニタ301が備えられている。入力周波数モニタ301は、高安定度固定発振器223の出力するクロック信号224と入力リファレンス信号204を入力して、入力リファレンス信号204の周波数を表わしたデジタル信号としての周波数モニタ信号302をメモリ228Aに順次格納するようになっている。メモリ228Aから読み出される入力周波数モニタ値303は、図1に示した実施例の出力周波数モニタ値229の代わりにホールドオーバリファレンス生成回路226Aに供給されるようになっている。
【0105】
ホールドオーバリファレンス生成回路226Aは図2に示した実施例と同一である。ホールドオーバリファレンス生成回路226Aから出力されるホールドオーバリファレンス231Aは、入力リファレンス信号204と共にセレクタ222に供給されるようになっている。周波数異常監視回路221は、入力リファレンス信号204の信号断等の周波数の異常を検出すると、その段階で出力する信号203を入力リファレンス信号204からホールドオーバリファレンス231A側に切り替えるようになっている。
【0106】
第1の変形例のクロック供給装置200Aでは、PLL回路201がその同期処理の初期状態のように入力リファレンス信号204に同期していない場合に効果を発揮する。すなわち、PLL回路201が起動した直後のようにその出力クロック信号217の周波数が分周器211の分周比で定まる所定の周波数に引き込まれていない状態で入力リファレンス信号204に異常が発生すると、従来では同期の基準となる周波数が存在しなくなる。
【0107】
本発明の第1の変形例のクロック供給装置200Aでは、入力リファレンス信号204をPLL回路201の同期処理の開始時から監視している。したがって、たとえば同期処理の開始直後に周波数異常監視回路221が入力リファレンス信号204の周波数の異常を検出すると、メモリ228Aから入力周波数モニタ値303Aが読み出されて、セレクタ222はホールドオーバリファレンス生成回路226Aから出力されるホールドオーバリファレンス231Aを選択してPLL回路201に入力する。
【0108】
このとき周波数モニタ信号302は入力リファレンス信号204そのものを誤差なく表わしたデジタル信号ではないが、ホールドオーバリファレンス生成回路226Aが所定の規格を満足するように平均化を行って、その結果をホールドオーバリファレンス231Aとして順次出力することになる。したがって、PLL回路201はその同期が完了しない時点で入力リファレンス信号204の周波数の異常が発生した場合でも、入力リファレンス信号204に則した位相同期を行うことができる。
【0109】
ただし、この第1の変形例の場合には、入力リファレンス信号204の周波数の異常が発生した場合以後、ホールドオーバリファレンス生成回路226Aはホールドオーバリファレンス231Aとして平均化後の信号として固定値を出力することになる。
【0110】
<発明の第2の変形例>
【0111】
図8は、本発明の第2の変形例におけるクロック供給装置の構成の概要を表わしたものである。このクロック供給装置200Bで図1あるいは図7に示したクロック供給装置200、200Aと同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【0112】
第2の変形例のクロック供給装置200Bは、図1に示した実施例と図7に示した第1の変形例を組み合わせた回路構成となっている。すなわち、PLL回路201の同期が完了する以前の段階で入力リファレンス信号204に異常が発生した場合には、メモリ228Aから入力周波数モニタ値303Aが読み出されて、新たに設けられたセレクタ401を経由してホールドオーバリファレンス生成回路226Bにこれが供給される。
【0113】
また、PLL回路201の同期が完了した以後に入力リファレンス信号204に異常が発生した場合には、出力周波数モニタ225の出力するデジタル値227を格納したメモリ228から出力周波数モニタ値229が読み出されて、新たに設けられたセレクタ401を経由してホールドオーバリファレンス生成回路226Bにこれが供給されるようになっている。
【0114】
新たに設けられたセレクタ401の切り替えは、PLL回路201から出力される出力クロック信号217と高安定度固定発振器223の出力するクロック信号224を入力する出力周波数監視回路403が行う。すなわち、出力周波数監視回路403はPLL回路201の同期が完了したかどうかをクロック信号224に対する出力クロック信号217の変動量によって判別する。そして、PLL回路201の同期が完了していない状態のときには、入力周波数モニタ301の検出した入力リファレンス信号204側を参考にしてホールドオーバリファレンス231AをPLL回路201に入力させる。これ以外の期間で入力リファレンス信号204に周波数異常が発生した場合には、メモリ228から読み出された出力周波数モニタ値229を使用してホールドオーバリファレンス231をPLL回路201に入力させることになる。
【0115】
この第2の変形例のホールドオーバリファレンス生成回路226Bは、メモリ228から読み出された出力周波数モニタ値229を使用する場合には実施例のホールドオーバリファレンス生成回路226と同一の回路動作を行い、メモリ228Aから読み出された入力周波数モニタ値303Aを使用する場合には、先の第1の変形例におけるホールドオーバリファレンス生成回路226Aと同一の回路動作を行うようになっている。
【0116】
なお、以上説明した実施例では、周波数を具体的に示して説明したがこれらは例示であり、各種の周波数に対して、および各種の規格に満足するように本発明を適用することができることは当然である。
【0117】
また、第2の変形例では、出力周波数監視回路403を用いることでPLL回路201の同期が完了したかどうかを判別することにしたが、これに限るものではない。たとえばPLL回路201の位相比較器213にセレクタ222を経て入力する信号203と分周器211の出力212の位相差を監視することによっても同期状態を監視することができる。
【図面の簡単な説明】
【0118】
【図1】本発明の一実施例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図2】図1に示したホールドオーバリファレンス生成回路の構成を具体的に表わしたブロック図である。
【図3】本実施例で出力周波数モニタ値が“+1”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図4】本実施例で出力周波数モニタ値が“−1”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図5】本実施例で出力周波数モニタ値が“+400”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図6】本実施例で出力周波数モニタ値が“+600”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図7】本発明の第1の変形例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図8】本発明の第2の変形例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図9】PLL回路に高安定度の電圧制御型発振器を使用した従来のクロック供給装置の一例を示したブロック図である。
【符号の説明】
【0119】
200、200A、200B クロック供給装置
201 PLL回路
204 入力リファレンス信号
211 分周器
213 位相比較器
217 出力クロック信号
218 電圧制御型発振器
221 周波数異常監視回路
222、401 セレクタ
223 高安定度固定発振器
224 クロック信号
225 出力周波数モニタ
226、226A、226B ホールドオーバリファレンス生成回路
228、228A メモリ
231、231A ホールドオーバリファレンス
301 入力周波数モニタ
403 出力周波数監視回路
【出願人】 【識別番号】000004237
【氏名又は名称】日本電気株式会社
【識別番号】000232254
【氏名又は名称】日本電気通信システム株式会社
【出願日】 平成18年8月22日(2006.8.22)
【代理人】 【識別番号】100083987
【弁理士】
【氏名又は名称】山内 梅雄


【公開番号】 特開2008−53832(P2008−53832A)
【公開日】 平成20年3月6日(2008.3.6)
【出願番号】 特願2006−225645(P2006−225645)