トップ :: H 電気 :: H03 基本電子回路

【発明の名称】 クロック信号源
【発明者】 【氏名】瀬尾 隆造

【要約】 【課題】周波数拡散させたクロック信号に対して正確な位相シフトを実現する。

【構成】周波数拡散クロック源40で周波数拡散されたクロック信号を位相シフタ30で位相シフトさせるとき、演算回路20に対して、周波数拡散クロック40から単位遅延セルの直列接続個数Nsを表す第1のコードを与え、この第1のコードの変化によって表される周波数拡散クロック源40の単位遅延セルの直列接続個数Nsの時間的変化、および希望するシフト量Saに基づいて、位相シフタ30における単位遅延セルの直列接続個数Npを表す第2のコードを生成する。
【特許請求の範囲】
【請求項1】
遅延時間aの第1の単位遅延セルが複数個直列に接続されるとともに、該第1の単位遅延セルの直列接続個数Nsが第1のコードに従って変化する第1の可変遅延線と、時間的に変化する前記第1のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第1の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、
遅延時間cの第2の単位遅延セルが複数個直列に接続されるとともに、該第2の単位遅延セルの直接接続個数Npが第2のコードに従って変化する第2の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第2の可変遅延線を通過させることにより、シフト量Saだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、
前記周波数拡散クロック源から前記時間的に変化する第1のコードを受け取り、前記第1のコードの変化によって表される前記直列接続個数Nsの時間的な変化および前記シフト量Saに基づいて前記第2のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とするクロック信号源。
【請求項2】
前記原クロック信号を受け取り、遅延時間bの第3の単位遅延セルが複数個直列に接涜された第3の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第3の可変遅延線の単位遅延セルの直列接続個数Nmを設定する原クロック信号周期検出回路を更に有し、
前記演算回路が、受け取った前記第1のコードから、前記原クロック信号のnクロックサイクルの間隔で前記直列接続個数Nsを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Nmを表す第3のコードを受け取り、前記第2のコードを、次式から算出される前記直列接続個数Npを表すよう生成することを特徴とする請求項1記載のクロック信号源。
Np=[Nm+(a/b)×(dNs/dn)×n]×Sa×(b/c)
ただし、dNs/dnは、前記直列接続個数Nsの前記原クロック信号の1クロックサイクル当りの変化量。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、周波数拡散されかつ位相シフトされたクロック信号を生成するクロック信号源に関するものである。
【背景技術】
【0002】
一般的に、位相シフトさせたクロック信号を出力させるクロック信号源として、図5に示すように、DLL(Delay locked Loop)回路からなるクロック信号周期検出回路1、演算回路2、および位相シフタ3により構成される回路がある。クロック信号周期検出回路1は、複数個直列接続された単位遅延セルを有し、原クロック信号を入力してそのクロック信号の1周期の時間を測定する。ここでは、この1周期の時間を表す値として単位遅延セルの直列接続個数Nmが得られる。位相シフタ3も複数個直列接続された単位遅延セルを有しその直列接続個数Npにより位相シフト量が決まる。演算回路2は、前記した直列接続個数Nmと希望位相シフト量Saを取り込んで、位相シフタ3の単位遅延セルの直列接続個数Npを計算する。クロック信号周期検出回路1の単位遅延セルの遅延時間と位相シフタ3の単位遅延セルの遅延時間とが同じときは、その希望位相シフト量Saが例えば90度の場合は、Np=Nm×0.25となる。
【0003】
ところで、クロック信号が一定周波数の場合は、そのスペクトラムが大きくなり、他の回路に対してEMI(electromagnetic interference)障害をもたらすことから、そのクロック信号の周期を動的に変動させる周波数変調を行い、一定の周波数の場合に存在していた強いスペクトラムを多数の周波数に分散させる周波数拡散(Spread Spectrum)が行われている。
【0004】
周波数拡散クロック源(SSCG:Spread Spectrum Clock Generator)については特許文献1に記載がある。
【特許文献1】特開2005−148972号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
図6は原クロック信号の周波数拡散のための周波数拡散クロック源4を位相シフタ3の入力側に設けたクロック信号源の回路である。このような回路構成にすれば、原クロック信号を周波数拡散させたクロック信号についても、その位相シフト量を調整することができる。
【0006】
ところで、周波数拡散クロック源4の出力クロック信号の位相シフト量を調整する場合、クロック信号周期検出回路1がクロック信号の周波数拡散に追従可能でなければならない。しかし、周波数拡散クロック源4の出力クロック信号の周期の変動が緩やかな場合は問題が少ないが、周波数拡散効果を高めるために変調度を高くした場合、周波数変動が急激になり、クロック信号周期検出回路1が追従できなくなる。このため、クロック信号の1周期を示す直列接続個数Nmに誤差が生じて、位相シフタ3において、位相シフト量Saに正確に応じたシフト量を実現することができなくなる場合がある。
【0007】
本発明の目的は、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できるようにしたクロック信号源を提供することである。
【課題を解決するための手段】
【0008】
上記目的を達成するために、請求項1にかかる発明のクロック信号源は、遅延時間aの第1の単位遅延セルが複数個直列に接続されるとともに、該第1の単位遅延セルの直列接続個数Nsが第1のコードに従って変化する第1の可変遅延線と、時間的に変化する前記第1のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第1の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、遅延時間cの第2の単位遅延セルが複数個直列に接続されるとともに、該第2の単位遅延セルの直接接続個数Npが第2のコードに従って変化する第2の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第2の可変遅延線を通過させることにより、シフト量Saだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、前記周波数拡散クロック源から前記時間的に変化する第1のコードを受け取り、前記第1のコードの変化によって表される前記直列接続個数Nsの時間的な変化および前記シフト量Saに基づいて前記第2のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とする。
請求項2にかかる発明は、前記原クロック信号を受け取り、遅延時間bの第3の単位遅延セルが複数個直列に接涜された第3の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第3の可変遅延線の単位遅延セルの直列接続個数Nmを設定する原クロック信号周期検出回路を更に有し、前記演算回路が、受け取った前記第1のコードから、前記原クロック信号のnクロックサイクルの間隔で前記直列接続個数Nsを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Nmを表す第3のコードを受け取り、前記第2のコードを、次式から算出される前記直列接続個数Npを表すよう生成することを特徴とする。
Np=[Nm+(a/b)×(dNs/dn)×n]×Sa×(b/c)
ただし、dNs/dnは、前記直列接続個数Nsの前記原クロック信号の1クロックサイクル当りの変化量。
【発明の効果】
【0009】
本発明によれば、演算回路は、周波数拡散クロック源における単位遅延セルの直列接続個数を表す第1のコードを、周波数拡散クロック源から受け取る。そして、この第1のコードの時間的な変化から、周波数拡散クロック源の単位遅延セルの直列接続個数の時間的な変化を知り、所望の位相シフト量Saを得るために必要な、位相シフタの単位遅延セルの直列接続個数を決める第2のコードを生成することができる。従って、クロック信号周期検出回路によって周波数拡散後のクロック信号の周期を検出する必要はなく、クロック信号周期検出回路の追従性が問題になることは無い。このため、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できる。
【発明を実施するための最良の形態】
【0010】
図1は本発明の実施例のクロック信号源のブロック図である。本クロック信号源は、DLLからなる原クロック信号周期検出回路10、演算回路20、位相シフタ30、および周波数拡散クロック源40により構成される。原クロック信号周期検出回路10への入力クロック信号は、周波数拡散クロック源40に入力するクロック信号、つまり、周波数拡散が行われていない原クロック信号とする。また、演算回路20には、位相シフト量Saと、原クロック信号周期検出回路10の単位遅延セルの直列接続個数Nmを表すコードC(Nm)と、周波数拡散クロック源40の現在の周波数拡散での単位遅延セルの直列接続個数Nsを表すコードC(Ns)と、原クロック信号を入力させる。
【0011】
原クロック信号周期検出回路10は、図2に示すように、遅延時間がbの単位遅延セルが複数個直列接続された可変遅延線11と、その可変遅延線11への入力クロック信号と出力クロック信号を取り込み位相比較を行う位相比較器12と、その位相比較器12の位相比較結果に応じたコードC(Nm)を出力するカウンタ13と、そのカウンタ13のコードC(Nm)をデコードして可変遅延線11の単位遅延セルの直列接続個数Nmを決めるデコーダ14とを備える。
【0012】
可変遅延線11は、具体的には、例えば、所定個数の単位遅延セルが直列接続され、単位遅延セル間の接続点の全て、もしくは一部と、最終段の単位遅延セルの出力とに、スイッチが設けられたものである。そして、1段目の単位遅延セルに原クロック信号が入力されるとともに、いずれか1つのスイッチをONし、その間の単位遅延セルの直列接続個数によって決まる遅延時間だけ遅延された信号を、ONにしたスイッチを介して出力する。デコーダ14は、具体的には、例えば、カウンタ13からコードC(Nm)を受信し、このコードに対応づけられた特定のスイッチをONする信号を生成する。これによって、コードC(Nm)によって表される単位遅延セルの直列接続個数、および、その直列接続個数によって決まる遅延時間が実現される。
【0013】
コードC(Nm)は、単位遅延セルの直列接続個数、もしくは、ONすべきスイッチの番号を2進数で表現した所定ビット数のデータであってもよい。もしくは、それ以外のどのような形式であっても、直列接続個数、もしくは、スイッチの番号と対応づけられており、デコーダ14によって所定のスイッチをONする信号を生成できるものであればよい。
【0014】
以下に説明する、位相シフタ30および周波数拡散クロック源40における可変遅延線、コード、デコーダについても同様である。
【0015】
この原クロック信号周期検出回路10では、入力された原クロック信号が可変遅延線11によって1周期だけ遅延され、位相比較器12の両入力クロック端子の信号の位相が一致するようにカウンタ13のコードC(Nm)が制御されたときに、ロック状態となる。このときにカウンタ13が出力するコードC(Nm)が表す可変遅延線11の単位遅延セルの直列接続個数Nmを、単位遅延セルの遅延時間bに乗じた値が、原クロック信号の一周期の時間である。
【0016】
位相シフタ30は、図3に示すように、遅延時間がcの単位遅延セルが複数個直列接続された可変遅延線31と、外部から入力する第2のコードC(Np)をデコードして可変遅延線31の単位遅延セルの直列接続個数Np、つまり位相シフト量を設定するデコーダ32とを備える。
【0017】
周波数拡散クロック源40は、図4に示すように、遅延時間がaの単位遅延セルが複数個直列接続された可変遅延線41と、周波数拡散のプロファイルを決める制御回路42と、その制御回路42で決まるプロファイルに応じたコードを生成するカウンタ43と、そのカウンタ43のコードC(Ns)をデコードして可変遅延線41の単位遅延セルの直列接続個数Nsを決めるデコーダ44とを備える。
【0018】
制御回路42は、例えば、原クロック信号の所定周期ごとに、カウンタ43に対して、コードC(Ns)の増減を指示する命令を送る。この命令に応じてコードC(Ns)が増減し、それに応じて単位遅延セルの直列接続個数Nsが増減することにより、所望の周波数拡散プロファイルが実現される。
【0019】
周波数拡散クロック原40から演算回路20へは、このように時間的に変化するコードC(Ns)が、例えば、制御回路42からの命令によって新たなコードC(Ns)が生成されるたびに送信される。演算回路20では、時間的に変化するコードC(Ns)を受け取ることにより、周波数拡散クロック源40の単位遅延セルの直列接続個数Nsの時間的な変化を知ることができる。
【0020】
演算回路20は、前記したコードC(Ns),C(Nm)、位相シフト量Sa、および原クロック信号を入力して、原クロック信号のnクロックサイクルごとに、位相シフタ30に与える直列接続個数Npを次の式で算出する。
Np=[Nm+(a/b)×(dNs/dn)×n]×Sa×(b/c)
ここで、dNs/dnは原クロック信号の1クロックサイクル当りの周波数拡散クロック原40の単位遅延セルの直列接続個数の変化量である。位相シフト量Saは、例えば90度のときは0.25である。なお、図示は省略するが、演算回路20には、コードC(Ns),C(Nm)をデコーダし、これらのコードで表される各単位遅延セルの直列接続個数を求めるデコーダが設けられる。
【0021】
また、やはり図示は省略するが、演算回路20内に原クロック信号をカウントするカウンタを設け、このカウンタがnクロックサイクルをカウントするごとに、周波数分散クロック源40から受け取るコードC(Ns)で表される単位遅延セルの直列接続個数を求めることができる。そして、ある時点において求めた直列接続個数と次の時点において求めた直列接続個数との間の差を求めることにより、nクロックサイクルの間の直列接続個数の変化量(dNs/dn)×nを算出することができる。もしくは、周波数分散クロック源40が原クロック信号のnクロックサイクルごとにコードC(Ns)を生成するものである場合には、ある時点において受け取ったコードC(Ns)が表す直列接続個数と次の時点において受け取ったコードC(Ns)が表す直列接続個数との差から、単位遅延セルの直列接続個数のnクロックサイクル間の変化量(dNs/dn)×nを算出することができる。
【0022】
以上から、本実施例では、演算回路20は周波数拡散クロック源40からのコードC(Ns)を受け取り、そのコードC(Ns)の単位クロックサイクル当りの変化率に応じて位相シフタ30の単位遅延セルの直列接続個数を表すコードC(Np)を算出する。このため、位相シフタ30において、希望位相シフト量Saに正確に対応した位相シフト量を実現することができる。
【0023】
すなわち、周波数拡散後のクロック信号の周期を測定し、その測定した周期を利用して位相シフタの単位遅延セルの直列接続個数を求める場合は、周期測定が正確にできない(クロック信号の周波数拡散に正確に追従できない)ときは、位相シフタでの位相シフト量が不正確になるという問題があったが、本実施例により、この問題を解決することができる。
【0024】
なお、本発明のクロック源のために、専用に、原クロック信号周期検出回路10を設けることは必ずしも必須ではない。他の回路、例えば、原クロック信号を生成するクロック源や、原クロック信号の位相シフトを行うための回路が原クロック信号の周期を検出する回路を含むことも考えられる。このような、他の回路に含まれる原クロック信号の周期を検出する回路から、原クロック信号の周期を表すコードを受け取ることも可能である。
【図面の簡単な説明】
【0025】
【図1】本発明の実施例のクロック信号源のブロック図である。
【図2】図1のクロック信号源の原クロック周期検出回路のブロック図である。
【図3】図1のクロック信号源の位相シフタのブロック図である。
【図4】図1のクロック信号源の周波数拡散クロック源のブロック図である。
【図5】従来のクロック信号源のブロック図である。
【図6】図5のクロック信号源の入力側に周波数拡散クロック源を設けたブロック図である。
【符号の説明】
【0026】
1:クロック信号周期検出回路
10:原クロック信号周期検出回路、11:可変遅延線、12:位相比較器、13:カウンタ、14:デコーダ
2,20:演算回路
3,30:位相シフタ、31:可変遅延線、32:デコーダ
4,40:周波数拡散クロック源、41:可変遅延線、42:制御回路、43:カウンタ、44:デコーダ
【出願人】 【識別番号】501285133
【氏名又は名称】川崎マイクロエレクトロニクス株式会社
【出願日】 平成18年8月21日(2006.8.21)
【代理人】 【識別番号】100083194
【弁理士】
【氏名又は名称】長尾 常明


【公開番号】 特開2008−48360(P2008−48360A)
【公開日】 平成20年2月28日(2008.2.28)
【出願番号】 特願2006−224572(P2006−224572)