トップ :: H 電気 :: H03 基本電子回路

【発明の名称】 周波数シンセサイザおよびこれに用いるループフィルタ
【発明者】 【氏名】池田 毅

【氏名】宮城 弘

【要約】 【課題】コンデンサの容量値を小さくしてループフィルタのIC化を容易にし、かつ、周波数シンセサイザの同期状態に関係なくC/N特性やスプリアス特性を改善できるようにする。

【構成】並列接続された複数のコンデンサC1〜Cnと、これらのチャージ/ディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチSW11〜SW1n,SW21〜SW2nと、複数のコンデンサC1〜Cnを備えた並列回路の出力側に接続されたコンデンサCHとを備えてLPF15を構成し、各コンデンサC1〜Cnに順次チャージされた電荷が並列回路の出力として得られ、それがコンデンサCHに順次に蓄積されるようにすることにより、各コンデンサC1〜Cn,CHの容量値を小さくすることにより時定数が小さくなっても、回路全体として大きな時定数を実現できるようにする。
【特許請求の範囲】
【請求項1】
基準周波数の基準信号を発生する基準発生器と、
上記基準発生器から出力される基準信号と可変分周器から出力される比較信号との位相差を検出し、その検出結果に応じて誤差信号を出力する位相比較器と、
上記位相比較器より出力される誤差信号に基づいて、ループフィルタを構成するコンデンサのチャージ動作またはディスチャージ動作を行うチャージポンプ回路と、
上記位相比較器から出力され上記チャージポンプ回路を通過した誤差信号から交流成分を取り除く上記ループフィルタと、
上記ループフィルタから出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して上記可変分周器に出力する電圧制御発振器と、
上記電圧制御発振器の出力周波数を指定された分周比で分周し、その結果を上記比較信号として上記位相比較器に出力する上記可変分周器とを備え、
上記ループフィルタは、並列接続された複数のコンデンサと、上記複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、上記複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えたことを特徴とする周波数シンセサイザ。
【請求項2】
上記基準発生器から出力される基準周波数の基準信号を分周してクロック信号を生成するクロック生成回路を備え、
上記ループフィルタのスイッチは、上記クロック生成回路により生成されたクロック信号に基づいて切り替えが制御されることを特徴とする請求項1に記載の周波数シンセサイザ。
【請求項3】
並列接続された複数のコンデンサと、
上記複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、
上記複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えたことを特徴とするループフィルタ。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、周波数シンセサイザおよびこれに用いるループフィルタに関し、特に、チャージポンプ回路およびループフィルタを備えた周波数シンセサイザに用いて好適なものである。
【背景技術】
【0002】
一般に、ラジオ受信機やテレビ放送受信機、携帯電話機などの無線通信装置では、局部発振回路として、PLL(Phase Locked Loop)を用いた周波数シンセサイザが用いられる。図5は、PLLを用いた周波数シンセサイザの一般的な構成を示す図である。図5に示すように、周波数シンセサイザは、水晶発振子1、基準分周器2、位相比較器3、チャージポンプ回路4、ループフィルタ(LPF)5、電圧制御発振器(VCO)6および可変分周器7を備えて構成されている。
【0003】
水晶発振子1は、所定の周波数の信号を発生する。基準分周器2は、水晶発振子1から出力される信号の周波数を固定の分周比で分周して、基準周波数の基準信号を発生する。位相比較器3は、基準分周器2から出力される基準信号と、可変分周器7から出力される比較信号との位相差を検出し、その結果に応じて、誤差信号をUp端子およびDown端子より出力する。
【0004】
ここで、比較信号の位相が基準信号の位相より遅れると、位相比較器3は、その位相差に応じたパルス幅を有する誤差信号をUp端子から出力する。また、比較信号の位相が基準信号の位相より進むと、位相比較器3は、その位相差に応じたパルス幅を有する誤差信号をDown端子から出力する。また、比較信号の位相が基準信号の位相と同期すると、誤差信号は出力されず、いわゆるフローティング状態(ハイインピーダンス状態)となる。
【0005】
チャージポンプ回路4は、位相比較器3のUp端子またはDown端子より出力される誤差信号に基づいて、LPF5を構成するコンデンサのチャージ動作またはディスチャージ動作を行う。これにより、位相比較器3にて検出された位相差に比例した信号がLPF5から出力される。位相比較器3から出力される誤差信号はパルス状の信号であり、この信号から交流成分を取り除いてVCO6の制御電圧とするのがLPF5の役割である。
【0006】
VCO6は、LPF5から出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して周波数シンセサイザの外部に出力するとともに、可変分周器7に出力する。可変分周器7は、VCO4の出力周波数を指定された分周比で分周して、その結果を比較信号として位相比較器3に出力する。このように構成された周波数シンセサイザは、比較信号の周波数が基準信号の周波数より高くても低くても、負帰還ループによって比較信号の周波数が基準信号の周波数に徐々に近づくように動作し、それによってVCO6の発振周波数は一定周波数にロックされる。
【0007】
以上のように構成された周波数シンセサイザにおいて、LPF5の時定数は、LPF5が持つコンデンサおよび抵抗の値で定まる。ここで、時定数を大きくしてLPF5の安定動作を図るためには、コンデンサの容量値または抵抗の値を大きくする必要がある。しかしながら、コンデンサの容量値を大きくすると、LPF5を半導体チップに集積化することが難しくなり、半導体チップの外付け部品として構成せざるを得なくなってしまうという問題があった。
【0008】
一方、IC化を容易にするためにコンデンサの容量値を小さくすると、LPF5の時定数を大きくするために抵抗値を大きくしなければならなくなる。しかしながら、抵抗値を大きくすると、熱雑音が発生してC/Nが悪化したり、基準周波数成分のリークによるスプリアスのレベルが上昇したりするといった悪影響が出てしまうという問題があった。
【0009】
これに対して従来、小さい積分容量を用いることによりIC化に適し、かつ、スプリアス抑圧性能を改善してデジタル発振器の性能を充分に引き出すことができるようにしたPLL回路が提供されている(例えば、特許文献1参照)。
【特許文献1】特開平11−150735号公報
【0010】
この特許文献1に記載の技術では、位相比較器の出力を2つの経路に分け、一方は利得制御回路を介し、他方はLPFを介してVCOの周波数制御を行う。そして、処理する信号の状態に応じて利得制御回路の利得とLPFの時定数とを切り替えるようにしている。時定数の切り替えは、コンデンサの容量を小さいものに固定しておき、積分器を構成するgmアンプのトランスコンダクタンスを制御することによって行っている。
【発明の開示】
【発明が解決しようとする課題】
【0011】
しかしながら、上記特許文献1に記載の技術は、PLL回路の同期状態に応じてLPFの時定数を小さくしたり大きくしたりするように切り替えているだけで、根本的な解決にはなっていない。すなわち、コンデンサの容量値を小さくしてLPFの時定数を小さくしているときは、C/N特性やスプリアス特性を改善することができないという問題があった。
【0012】
本発明は、このような問題を解決するために成されたものであり、コンデンサの容量値を小さくしてループフィルタのIC化を容易にし、かつ、周波数シンセサイザの同期状態に関係なくC/N特性やスプリアス特性を改善できるようにすることを目的とする。
【課題を解決するための手段】
【0013】
上記した課題を解決するために、本発明では、並列接続された複数のコンデンサと、複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えてループフィルタを構成している。
【発明の効果】
【0014】
上記のように構成した本発明によれば、並列接続された各コンデンサに対してチャージ動作またはディスチャージ動作がパイプライン的に行われる。すなわち、1つのコンデンサに対するチャージ動作が終わると、次のコンデンサに対してチャージ動作が行われ、その後更に次のコンデンサにもチャージ動作が行われていき、それぞれでチャージされた結果が並列回路の出力に接続されたコンデンサに順次蓄積されていく。これにより、並列接続された複数のコンデンサの容量値を小さくすることによって個々のコンデンサの時定数が小さくなっても、各コンデンサの集合によって全体として大きな時定数を実現できる。したがって、コンデンサの容量値を小さくしてIC化を容易にすることができるとともに、周波数シンセサイザの同期状態に関係なくC/N特性やスプリアス特性を改善することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の一実施形態を図面に基づいて説明する。図1は、本実施形態による周波数シンセサイザの構成例を示す図である。なお、この図1において、図5に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図1に示すように、本実施形態の周波数シンセサイザは、水晶発振子1、基準分周器2、位相比較器3、チャージポンプ回路4、ループフィルタ(LPF)15、電圧制御発振器(VCO)6、可変分周器7、分周器11およびクロックジェネレータ12を備えて構成されている。
【0016】
水晶発振子1は、所定の周波数の信号を発生する。基準分周器2は、水晶発振子1から出力される信号の周波数を固定の分周比で分周して、基準周波数の基準信号を発生する。これらの水晶発振子1および基準分周器2により、本発明の基準発生器が構成される。位相比較器3は、基準分周器2から出力される基準信号と、可変分周器7から出力される比較信号との位相差を検出し、その結果に応じて、誤差信号をUp端子およびDown端子より出力する。
【0017】
ここで、比較信号の位相が基準信号の位相より遅れると、位相比較器3は、その位相差に応じたパルス幅を有する誤差信号をUp端子から出力する。また、比較信号の位相が基準信号の位相より進むと、位相比較器3は、その位相差に応じたパルス幅を有する誤差信号をDown端子から出力する。また、比較信号の位相が基準信号の位相と同期すると、誤差信号は出力されず、いわゆるフローティング状態(ハイインピーダンス状態)となる。
【0018】
チャージポンプ回路4は、位相比較器3のUp端子またはDown端子より出力される誤差信号に基づいて、LPF15を構成するコンデンサのチャージ動作またはディスチャージ動作を行う。図2は、チャージポンプ回路4の構成例を示す図である。チャージポンプ回路4は、電源に接続された第1のスイッチ4aと、グランドに接続された第2のスイッチ4bとを備えており、比較信号の基準信号に対する位相の進み/遅れによって、第1および第2のスイッチ4a,4bのどちらかがオンとなる。
【0019】
すなわち、チャージポンプ回路4は、比較信号の位相が基準信号の位相より遅れたときは、位相比較器3のUp端子より供給される誤差信号によって第1のスイッチ4aがオンとなり、LPF15のコンデンサに電荷を供給(チャージ)する。一方、比較信号の位相が基準信号の位相より進んだときは、位相比較器3のDown端子より供給される誤差信号によって第2のスイッチ4bがオンとなり、LPF15のコンデンサに蓄積されている電荷を放電(ポンプ)する。
【0020】
LPF15は、位相比較器3から出力されチャージポンプ回路4を通過した誤差信号から交流成分を取り除く役割を有する。すなわち、位相比較器3から出力される誤差信号はパルス状の信号であり、この信号から交流成分を取り除いてVCO6の制御電圧とするのがLPF15の役割である。このLPF15からは、位相比較器3にて検出された位相差に比例した信号が出力される。
【0021】
図3は、本実施形態によるLPF15の構成例を示す図である。図3に示すように、本実施形態のLPF15は、入力端子Aと出力端子Bとの間に並列接続された複数のコンデンサC1〜Cnと、当該複数のコンデンサC1〜Cnのチャージ動作またはディスチャージ動作をパイプライン処理(詳しくは後述する)として行うように切り替えを行う複数のスイッチSW11〜SW1n,SW21〜SW2nとを備えている。
【0022】
ここに示したコンデンサC1〜CnおよびスイッチSW11〜SW1n,SW21〜SW2nにおいて、符号の下付き数字(1〜n)が同じものどうしは、並列回路の1つのパスを構成する。例えば、コンデンサC1とその前後に接続されたスイッチSW11,SW21とにより1つのパスが構成されている。同様に、コンデンサC2とその前後に接続されたスイッチSW12,SW22とにより別の1つのパスが構成されている。そして、n個のパスが並列に接続されて、並列回路が構成されている。
【0023】
本実施形態のLPF15は、このように複数のコンデンサC1〜Cnおよび複数のスイッチSW11〜SW1n,SW21〜SW2nを備えた並列回路出力側(並列回路の出力端とグランドとの間)に、更にコンデンサCHを備えている。このコンデンサCHは、各コンデンサC1〜Cnでチャージされて順次出力されてくる電荷を保持するためのものである。そのためにコンデンサCHは、並列回路を構成する各コンデンサC1〜Cnに比べて大きな容量値のものを用いる。
【0024】
図1のVCO6は、LPF15から出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して周波数シンセサイザの外部に出力するとともに、可変分周器7に出力する。可変分周器7は、VCO4の出力周波数を指定された分周比で分周して、その結果を比較信号として位相比較器3に出力する。このように構成された周波数シンセサイザは、比較信号の周波数が基準信号の周波数より高くても低くても、負帰還ループによって比較信号の周波数が基準信号の周波数に徐々に近づくように動作し、それによってVCO6の発振周波数は一定周波数にロックされる。
【0025】
分周器11は、基準分周器2から出力される基準信号を固定の分周比で分周する。クロックジェネレータ12は、分周器11により分周された信号からクロック信号φ1〜φnを生成する。これらの分周器11およびクロックジェネレータ12により、本発明のクロック生成回路が構成される。上述したLPF15の各スイッチSW11〜SW1n,SW21〜SW2nは、クロックジェネレータ12により生成されたクロック信号φ1〜φnに基づいて切り替えが制御される。
【0026】
図4は、クロックジェネレータ12により生成されるクロック信号φ1〜φnの例を示す図である。図4に示すように、クロックジェネレータ12は、互いにオーバーラップすることなく、かつ、1つのクロック信号が立ち下がったら次のクロックがすぐに立ち上がるように各クロック信号φ1〜φnを順次発生する。そして、発生した各クロック信号φ1〜φnを順次LPF15の各スイッチSW11〜SW1n,SW21〜SW2nに供給する。
【0027】
このとき、クロックジェネレータ12は、1つのパスを構成する2つのスイッチSW1i,SW2i(i=1〜nの何れか)に対して、順番的に1つずれたクロック信号φi,φi+1(ただし、i=nのときは、n+1=1とする)を供給する。具体的には、コンデンサCiの前に接続されたスイッチSW1iに対してクロック信号φiを供給するとともに、コンデンサCiの後に接続されたスイッチSW2iに対して1つ遅れたクロック信号φi+1を供給する。また、パス間で見た場合、i番目のパスのスイッチSW1i,SW2iに対してクロック信号φi,φi+1を供給しているとき、次のパスのスイッチSW1i+1,SW2i+1には1つ遅れたクロック信号φi+1,φi+2を供給する。
【0028】
このように構成したLPF15の動作を説明する。例えば、i番目のパスにおいてコンデンサCiの前に接続されたスイッチSW1iがクロック信号φiによりオンとなっている間、コンデンサCiに電荷が供給される。当該クロック信号φiが立ち下がってスイッチSW1iがオフになると、すぐ次に、コンデンサCiの後に接続されたスイッチSW2iがクロック信号φi+1によりオンとなり、スイッチSW1iがオンとなっている間にコンデンサCiに蓄積された電荷が、並列回路の出力側に接続されたコンデンサCHに供給される。
【0029】
i番目のパスにおいてコンデンサCiの後に接続されたスイッチSW2iがクロック信号φi+1によりオンとなっている間、i+1番目のパスにおいてコンデンサCi+1の前に接続されたスイッチSW1i+1が同じクロック信号φi+1により同時にオンとなっている。これにより、i番目のパスにおけるコンデンサCiに蓄積された電荷がコンデンサCHに供給されている間、i+1番目のパスにおけるコンデンサCi+1に電荷が供給されている。
【0030】
そして、クロック信号φi+1が立ち下がってスイッチSW1i+1がオフになると、すぐ次に、コンデンサCi+1の後に接続されたスイッチSW2i+1がクロック信号φi+2によりオンとなり、スイッチSW1i+1がオンとなっている間にコンデンサCi+1に蓄積された電荷がコンデンサCHに供給される。このとき同時に、i+2番目のパスではコンデンサCi+2に電荷が蓄積されている。
【0031】
このようにして、各コンデンサC1〜Cnに対する電荷の蓄積が順次行われ、それぞれで蓄積された電荷が順次コンデンサCHに供給されていく。コンデンサCHは、各コンデンサC1〜Cnから供給される電荷を順次蓄積していく。上述したように、チャージポンプ回路4には、基準信号と比較信号との位相差に応じたパルス幅を有する誤差信号が位相比較器3から供給されているので、その誤差信号のパルス幅に応じた分だけコンデンサCHに電荷が供給され、あるいは誤差信号のパルス幅に応じた分だけコンデンサCHの電荷が放電される。
【0032】
ここで、コンデンサCHの容量値について説明する。上述のように、複数のコンデンサC1〜Cnのチャージ動作およびディスチャージ動作がパイプライン処理として順次に行われる結果、その出力側にあるコンデンサCHには、各コンデンサC1〜Cnから供給される電荷が次々にチャージされていく。したがって、コンデンサCHの容量値を比較的小さくして時定数が小さくなっても、コンデンサCHのリーク電流によって電荷が失われる前には次の電荷が蓄積されることとなる。これにより、コンデンサCHの容量値は、従来のLPF5で必要であったコンデンサの容量値に比べて小さくすることができる。
【0033】
例えば、コンデンサCHとしては、リーク電流が非常に少ないPIP(polypropylene-insulator-polypropylene)コンデンサやMIM(metal-insulator-metal)コンデンサ、MOS(Metal Oxide Semiconductor)ゲート容量などを用いることが可能である。
【0034】
以上詳しく説明したように、本実施形態では、並列接続された複数のコンデンサC1〜Cnと、当該複数のコンデンサC1〜Cnのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチSW11〜SW1n,SW21〜SW2nと、複数のコンデンサC1〜Cnおよび複数のスイッチSW11〜SW1n,SW21〜SW2nを備えた並列回路の出力側に接続されたコンデンサCHとを備えてLPF15を構成している。
【0035】
このような構成により、並列接続された各コンデンサC1〜Cnに対してチャージ動作またはディスチャージ動作がパイプライン的に行われる結果として、各コンデンサC1〜Cnに順次チャージされた電荷が並列回路の出力として得られ、それがコンデンサCHに順次に蓄積される。これにより、各コンデンサC1〜Cn,CHの容量値を小さくすることによって個々のコンデンサの時定数が小さくなっても、回路全体としてあたかも時定数の大きい1つのコンデンサを実現することができる。したがって、コンデンサC1〜Cn,CHの容量値を小さくしてIC化を容易にすることができるとともに、周波数シンセサイザの同期状態に関係なくC/N特性やスプリアス特性を改善することができる。
【0036】
なお、上記実施形態では、並列に接続された複数のコンデンサC1〜Cnのチャージ動作またはディスチャージ動作をパイプライン処理として行うための構成として図3を例示したが、これに限定されるものではない。チャージ動作またはディスチャージ動作をパイプライン的に行うことができる構成であれば、これ以外であっても構わない。
【0037】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【0038】
本発明は、チャージポンプ回路およびループフィルタを備えた周波数シンセサイザ(例えば、PLL回路)に有用である。
【図面の簡単な説明】
【0039】
【図1】本実施形態による周波数シンセサイザの構成例を示す図である。
【図2】本実施形態によるチャージポンプ回路の構成例を示す図である。
【図3】本実施形態によるループフィルタの構成例を示す図である。
【図4】本実施形態のクロックジェネレータにより生成されるクロック信号の例を示す図である。
【図5】PLLを用いた周波数シンセサイザの一般的な構成を示す図である。
【符号の説明】
【0040】
1 水晶発振子
2 基準分周器
3 位相比較器
4 チャージポンプ回路
6 電圧制御発振器(VCO)
7 可変分周器
11 分周器
12 クロックジェネレータ
15 ループフィルタ(LPF)
【出願人】 【識別番号】591220850
【氏名又は名称】新潟精密株式会社
【識別番号】000006747
【氏名又は名称】株式会社リコー
【出願日】 平成18年8月1日(2006.8.1)
【代理人】 【識別番号】100105784
【弁理士】
【氏名又は名称】橘 和之


【公開番号】 特開2008−35451(P2008−35451A)
【公開日】 平成20年2月14日(2008.2.14)
【出願番号】 特願2006−209426(P2006−209426)