トップ :: H 電気 :: H03 基本電子回路

【発明の名称】 AM/FM受信機用PLLシンセサイザ回路とその切り替え方法
【発明者】 【氏名】田口 雄一

【氏名】戸叶 博樹

【要約】 【課題】AM受信時とFM受信時の交差周波数を制御することでS/N特性を向上させるPLLシンセサイザ回路を提供する。

【構成】基準信号とPLLシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、位相差信号に基づいて電流制御をするとともに、AMで使用する場合とFMで使用する場合で電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、AMで使用する場合とFMで使用する場合で、チャージポンプ回路の電流制御を切り替えるためのレジスタ回路と、チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号に応じた周波数で発振して局部発振信号を出力するVCO回路と、局部発振信号を分周して分周信号として出力する分周回路と、を具備するAM/FM受信機用PLLシンセサイザ回路である。
【特許請求の範囲】
【請求項1】
AM/FM受信機用PLLシンセサイザ回路であって、
基準信号を生成する発振回路と、
前記基準信号と前記PLLシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、
前記位相差信号に基づいて電流制御をするとともに、AMで使用する場合とFMで使用する場合で前記電流制御を切り替えてチャージポンプ信号を生成するチャージポンプ回路と、
AMで使用する場合とFMで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、
前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、
前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するVCO回路と、
設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、
を具備することを特徴とするAM/FM受信機用PLLシンセサイザ回路。
【請求項2】
前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定すること特徴とする請求項1に記載のAM/FM受信機用PLLシンセサイザ回路。
【請求項3】
発振回路で生成した基準信号とPLLシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、AMで使用する場合とFMで使用する場合で前記電流制御を切り替えてチャージポンプ信号を出力する処理と、
AMで使用する場合とFMで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とするAM/FM受信機用PLLシンセサイザ回路の切り替え方法。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、PLLシンセサイザ(phase locked loop Synthesizer)回路に係り、特に、AM(Amplitude Modulation)/FM(Frequency Modulation)受信機に用いられるPLLシンセサイザ回路の技術に関する。
【背景技術】
【0002】
近年、AM/FM受信機にはPLLシンセサイザ回路が多く用いられている。PLLシンセサイザ回路は1つのVCOを有し、その発振器の周波数および位相が外部からの入力信号の周波数および位相に一致するように、位相差を検出してフィードバックによりVCOを制御する回路である。
【0003】
図12はPLLシンセサイザ回路を示す図である。PLLシンセサイザ回路は、発振回路111、分周回路112、位相比較回路113、チャージポンプ回路114(Charge Pump)、ループフィルタ回路115(loop filter:ローパスフィルタなど)、VCO回路116(Voltage-Controlled Oscillator:電圧制御発振回路)、プログラマブル分周回路117、分周回路118から構成される。
【0004】
発振回路111は基準周波数(f_REF)を生成する発振器である。
分周回路112は基準周波数を分周比Aで分周して位相比較回路113に入力する。
位相比較回路113は、基準信号を1/A分周した基準信号と後述するプログラマブル分周回路117の出力である分周信号との位相比較を行い正負の位相差信号を出力する。
【0005】
チャージポンプ回路114は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路115によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号Pを平滑化した発振制御信号を出力する。
【0006】
VCO回路116は、発振制御信号の供給に応答して発振周波数foの発振信号(FM用局発信号)を生成する。
プログラマブル分周回路117では、発振信号を分周比設定データで設定される分周比Bで分周して、発振周波数fo/Bの分周信号を生成する。ここでプログラマブル分周回路117は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。
【0007】
分周回路118では分周比Cで発振信号を分周してAM用局発信号を生成する。
次に、PLLシンセサイザ回路は、所望の周波数foを周波数設定データで設定し、基準信号と分周信号との位相が一致するようにVCO回路116の発振信号を制御する回路である。位相比較回路113は、基準信号と分周信号との位相を比較し、基準信号より分周信号の位相が遅れていた場合は正の位相差信号を、位相が進んでいた場合は負の位相差信号を生成してチャージポンプ回路114に供給する。
【0008】
チャージポンプ回路114は、正の位相差信号が供給された場合には正の直流信号(チャージポンプ信号)を生成し、負の位相信号の場合には負の直流信号(チャージポンプ信号)を生成する。このように生成されたチャージポンプ信号をループフィルタ回路115に供給する。ループフィルタ回路115はチャージポンプ信号を平滑化し、発振制御信号を出力してVCO回路116に供給する。VCO回路116は、発振制御信号の電圧レベルに対応して発振周波数foの発振信号を生成し、FM用局発信号出力するとともにプログラマブル分周回路117に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【0009】
プログラマブル分周回路117では、入力インターフェースなどからの分周比データにより分周比Bが設定され、発振信号の供給に応答して基準周波数と略同じ周波数fo/Bの分周信号を生成する。このようにして基準周波数と周波数fo/Bとの位相差が0となるように制御する。なお、周波数がロックした後は、位相差信号は出力されず、例えばチャージポンプ回路114の出力はハイインピーダンス状態とする。
【0010】
このようなAM/FM受信機のS/N特性を決める重要な要素としてPLLシンセサイザ回路の位相雑音特性がある。
特許文献1によれば、位相周波数比較器から供給されるアップクロックまたはダウンクロックに基づいてチャージポンプ回路から流出または流入される制御電流をLPFで平滑化して制御電圧とする。また発振周波数帯域設定データに基づいた発振周波数帯域の制御電圧に応じた発振周波数を有する内部クロックをVCO回路で生成する。分周回路では逓倍率設定データに基づいた分周比Nで内部クロックを分周して分周クロックとして出力するPLL回路が提案されている。また発振周波数帯域設定データおよび逓倍率設定データに基づいて、制御電流の値を変更する。
【0011】
特許文献2によれば、PLLシンセサイザ回路に、電圧制御型発振器の発振周波数帯域を切り替える帯域制御信号に基づいて、チャージポンプ電流の量を制御する電流量制御回路を設ける。ここで、チャージポンプ電流の量を、電圧制御型発振器の発振周波数帯域の高いときは小さく、低いときは大きくなるように制御する。これにより、電圧制御型発振器のゲインの変化分とチャージポンプ電流の変化分とが相殺され、ループ帯域幅を一定に保つことができる。結果として、位相ノイズ特性やロックアップ時間のばらつきを低減することができる発振周波数帯域を切り替え可能なPLLシンセサイザ回路が提案されている。
【0012】
特許文献3によれば、高周波数帯域と低周波数帯域の各周波数間のロックタイムおよびノイズ特性の変動を抑制する。分周比設定データから生成した制御データにより、チャージポンプ電流制御回路のチャージポンプ制御電流を制御して、チャージポンプ回路が生成するチャージポンプ信号の電流値を可変制御する周波数範囲の広いPLLシンセサイザ回路が提案されている。
【特許文献1】特開2001−160752号公報
【特許文献2】特開2004−274673号公報
【特許文献3】特開平09−093125号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、AM/FM受信機のS/N特性は局部発振信号の位相雑音特性に大きく影響を受ける。また、AMとFMの位相雑音の理想特性が異なるため、ループフィルタ回路をAMとFMで共通にすると最適な位相雑音特性からずれてしまい最良のS/N特性とならないという問題がある。
【0014】
例えば、図13に示すグラフは、VCO回路116単体(オープンループ)での位相雑音を示した図である。縦軸に位相雑音を示し、横軸に中心周波数(キャリア)より離調点の周波数を示している(離調周波数の軸はLog表示)。離調点とは中心周波数からどれくらい離れた周波数であるかを示すものである。
【0015】
特許文献1〜3には、このようにAMとFMで位相雑音特性(交差周波数)を変化させる提案はされていない。
また、ループフィルタ回路の定数を固定し、チャージポンプ回路の制御電流を固定とすると交差周波数が固定となりFMとAMの理想特性の両立ができない。
【0016】
また交差周波数を変化させるためループフィルタ回路の定数をAM/FMで切り替えると部品点数が増えるという問題点がある。
本発明は上記のような実情に鑑みてなされたものであり、AM受信時とFM受信時の交差周波数を制御することでAM/FM受信機のS/N特性を向上させるPLLシンセサイザ回路を提供することを目的とする。
【課題を解決するための手段】
【0017】
本発明の態様のひとつであるAM/FM受信機用PLLシンセサイザ回路、基準信号を生成する発振回路と、前記基準信号と前記PLLシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号(例えばアップクロックまたはダウンクロックなど)を生成する位相比較回路と、前記位相差信号に基づいて電流制御をするとともに、AMで使用する場合とFMで使用する場合で前記電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、AMで使用する場合とFMで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するVCO回路と、設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、を具備する構成である。
【0018】
好ましくは、前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定する構成としてもよい。
本発明である発振回路で生成した前記基準信号とPLLシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、AMで使用する場合とFMで使用する場合で前記電流制御を切替えてチャージポンプ信号を出力する処理と、AMで使用する場合とFMで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とする。
【0019】
上記構成よりチャージポンプの出力電流を最適に制御することで、FM受信時とAM受信時の局部発振信号の位相雑音特性を変化させ、AM受信とFM受信の受信機のS/N特性を向上させることができる。
【発明の効果】
【0020】
本発明によれば、レジスタの設定値をAMとFMとで変化させてチャージポンプの制御電流をAM、FMそれぞれで設定することにより、AMとFMとで交差周波数を変化させ、FM受信時とAM受信時の局部発振信号の位相雑音特性を変化させる。そのため、ループフィルタ回路の部品定数をAM受信とFM受信とで変更することなく受信機のS/N特性をAMとFMで最適化できる。
【発明を実施するための最良の形態】
【0021】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(実施例1)
図1はPLLシンセサイザ回路を示す図である。PLLシンセサイザ回路は、発振回路1、分周回路2、位相比較回路3、チャージポンプ回路4、レジスタ回路5、ループフィルタ回路6、VCO回路7、プログラマブル分周回路8(分周回路)、分周回路9(AM局部発振信号生成用)から構成される。
【0022】
発振回路1は基準信号(基準周波数:f_REF)を生成する水晶発振器などである。分周回路2は基準周波数を分周比Aで分周して位相比較回路3に入力する。位相比較回路3は、基準信号を分周比Aで分周した基準信号と後述するプログラマブル分周回路8の出力である分周信号との位相比較を行い正負の位相差信号を出力する。例えば、基準信号とPLLシンセサイザ回路の出力信号を分周した分周信号との間の位相周波数差に応じたアップクロックまたはダウンクロックを位相差信号として出力する。
【0023】
チャージポンプ回路4は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路6によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号を平滑化した制御電圧信号を出力する。
【0024】
レジスタ回路5はチャージポンプ回路4の出力信号を制御するための複数のレジスタを有している。その複数のレジスタへは外部からコードを設定することができる。
VCO回路7は、発振制御信号の電圧レベルに対応して発振周波数foの発振信号を生成し、FM用局発信号を出力するとともにプログラマブル分周回路8に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【0025】
プログラマブル分周回路8では、発振信号を分周比設定データで設定される分周比Bで分周して、発振周波数fo/Bの分周信号を生成する。ここでプログラマブル分周回路8は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。例えば、入力インターフェースから分周比データにより分周比Bを設定し発振信号の供給に応答して基準周波数と略同じ周波数fo/Bの分周信号を生成する。そして位相差が0となるように基準周波数と周波数fo/Bとを制御する。分周回路9では分周比Cで発振信号を分周してAM用局発信号を生成する。
(チャージポンプ回路の説明)
図2はチャージポンプ回路4の基準電流生成回路を示した図である。チャージポンプ回路4は、正の位相比較回路3から位相差信号が供給された場合には正の直流信号(チャージポンプ信号)を生成し、負の位相信号の場合には負の直流信号(チャージポンプ信号)を生成する。例えば、位相比較回路3の出力信号を入力し、レジスタ回路5に設定されたレジスタ値に基づいて電流制御をして生成されるチャージポンプ基準電流をチャージポンプ回路4に供給する。
【0026】
レジスタ回路に設定されたレジスタ値を4ビットとし、位相比較回路3(PD)から位相差信号を受信するとともに、図2に示す4ビットのレジスタ値(CI0〜CI3)により同図に示した電流I1〜I4を制御する。
【0027】
図2に示す回路はトランジスタ21と、トランジスタ22、23、24、インバータ25、26から構成される電流制御回路と、トランジスタ27、28、29、インバータ210、211から構成される電流制御回路と、トランジスタ212、213、214、インバータ215、216から構成される電流制御回路と、トランジスタ217、218、219、インバータ220、221から構成される電流制御回路と、電流源222により構成される。
【0028】
本例では、トランジスタ21、22、24、27、29、212、214、217、219はPMOS(p-channel metal-oxide semiconductor:pチャネル金属酸化膜半導体)である。トランジスタ23、28、213、218はNMOS(n-channel metal-oxide semiconductor:Nチャネル金属酸化膜半導体)である。
【0029】
トランジスタ21のソースは電流源222の出力に接続され、電流源222の入力および各電流制御回路のトランジスタ22、27、212、217のソースは電源(VDD)に接続されている。トランジスタ21のゲートとドレインは接続されトランジスタ22、27、212、217のゲートに接続されている。そしてこれらのトランジスタはカレントミラーを構成している。ここでカレントミラーを構成するトランジスタのサイズは、トランジスタ21はM=2、トランジスタ22はM=2、トランジスタ27はM=4、トランジスタ212はM=8、トランジスタ217はM=16である。
【0030】
次に、トランジスタ22のドレインはトランジスタ23のドレインとトランジスタ24のソースに接続される。そしてトランジスタ23のソースとトランジスタ24のドレインが接続される。トランジスタ23のゲートはインバータ25の出力に接続され、トランジスタ24のゲートはインバータ26の出力に接続される。
【0031】
同様に、トランジスタ27のドレインはトランジスタ28のドレインとトランジスタ29のソースに接続される。そしてトランジスタ28のソースとトランジスタ29のドレインが接続される。トランジスタ28のゲートはインバータ210の出力に接続され、トランジスタ29のゲートはインバータ211の出力に接続される。
【0032】
また、トランジスタ212のドレインはトランジスタ213のドレインとトランジスタ214のソースに接続される。そしてトランジスタ213のソースとトランジスタ214のドレインが接続される。トランジスタ213のゲートはインバータ2215の出力に接続され、トランジスタ214のゲートはインバータ216の出力に接続される。
【0033】
また、トランジスタ217のドレインはトランジスタ218のドレインとトランジスタ219のソースに接続される。そしてトランジスタ218のソースとトランジスタ219のドレインが接続される。トランジスタ218のゲートはインバータ220の出力に接続され、トランジスタ219のゲートはインバータ221の出力に接続される。
【0034】
インバータ26、211、216、221の入力から、レジスタ回路5に保持しているレジスタ値が入力される。ここで、本例ではインバータを使用した構成としているが、同じ機能を有すればよく限定されるものではない。
【0035】
次に、トランジスタ23のソースとトランジスタ24のドレインが接続された配線は、トランジスタ28のソースとトランジスタ29のドレイン、トランジスタ213のソースとトランジスタ214のドレイン、トランジスタ218のソースとトランジスタ219のドレインと接続され、チャージポンプ回路4に接続される。
【0036】
このように接続されたチャージポンプ回路4のチャージポンプ信号の基準電流を制御して図3(a)(b)に示すようにAMとFMで位相雑音特性を切り替える。図3(a)(b)は縦軸に位相雑音を示し、横軸に中心周波数(キャリア)より離調点の周波数を示している(離調周波数の軸はLog表示)。
【0037】
図3(a)に示したグラフは、交差周波数が低いときは、離調周波数が高い領域の位相雑音は小さくなりFMの理想特性となる。また図3(b)に示したグラフは、交差周波数が高いときは、離調周波数が低い領域の位相雑音が小さくなりAMの理想特性となる。
【0038】
ここで、VCO回路7の位相雑音についてはPLLシンセサイザ回路の系として位相雑音の最適化を考えるため考慮しない。また、PLLシンセサイザ回路の系として、交差周波数が変化すれば局部発振信号の位相雑音がVCO回路7単体の位相雑音の状態から図3(a)、(b)に示すように変化する。また、交差周波数とはオープンループでのゲイン0dBポイントの周波数である。
【0039】
図4はループフィルタ回路6の構成を示す図である。容量素子と抵抗素子によって構成されている。この図4で示した定数をclpf1=3.3nF、Rlpf1=33kΩ、clpf2=33nFとした場合の位相雑音特性を図5〜11に示す。
【0040】
図5〜図11はレジスタ値を可変し位相雑音特性を変化させたことを示す図である。縦軸に位相雑音を示し、横軸に中心周波数(キャリア)より離調点の周波数を示している(離調周波数の軸はLog表示)。測定ポイントはVCO回路7の出力である。そして、図1に示すPLLシンセサイザ回路の発振回路1の基準周波数(F_REF)を10kHzとし、分周回路2の分周比を15000(図5〜11に示すグラフのNOは上記分周比である)。VCO回路7の中心周波数は150MHzとしている。
【0041】
また、図2で電流源222の出力電流値が約12μA(11.6μA)であるときレジスタ値CI0だけが1(high)であればI1=約12μA(11.6μA)、レジスタ値CI1だけが1(high)であればI2=約24μA、レジスタ値CI2だけが1(high)であればI3=約48μA、レジスタ値CI3だけが1(high)であればI4=約96μAとなる。そして、全てのレジスタ値が1(high)に設定されていれば最大約180μAの出力となる。
【0042】
図5はチャージポンプ電流制御を行うレジスタ回路5のレジスタ値の設定が、ステータスCI3=0、CI2=0、CI1=0、CI0=1のときの場合である。CI0だけが1(high)であるので電流I1だけが出力される。つまりトランジスタ23とトランジスタ24のゲートをオンにし各トランジスタ23、24に電流が流れる。本例ではI1=約12.0(μA)であるのでチャージポンプ信号の電流値は約12.0(μA)となる。そのときの位相雑音特性はFMのS/N特性が良く、AMのS/N特性は悪いものとなる。
【0043】
図6はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=0、CI1=1、CI0=0とした場合である。チャージポンプ電流=約24.0(μA)となる。
【0044】
図7はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=0、CI1=1、CI0=1とした場合である。チャージポンプ電流=約36.0(μA)となる。
【0045】
図8はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=1、CI1=0、CI0=0とした場合である。チャージポンプ電流=約48.0(μA)となる。
【0046】
図9はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=1、CI1=0、CI0=1とした場合である。チャージポンプ電流=約60.0(μA)となる。
【0047】
図10はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=1、CI1=1、CI0=0とした場合である。チャージポンプ電流=約72.0(μA)となる。
【0048】
図11はレジスタ回路5のレジスタ値の設定をステータスCI3=0、CI2=1、CI1=1、CI0=1とした場合である。チャージポンプ電流=約84.0(μA)となる。そのときの位相雑音特性はAMのS/N特性が良くFMのS/N特性は悪いものとなる。
【0049】
図5〜11に示したように、例えば、略1kHzの位相雑音の盛り上がりがない設定にするとFMでのS/N特性が良く、設定が略100Hz〜1kHzの位相雑音が低くなっている設定をするとAMでのS/N特性が良い設定と想定できる。つまり、位相雑音とS/N特性の関係は、AMについては位相雑音の各周波数における積分値であり、FMについては周波数が上がるにつれて大きくなる重み付け関数を位相雑音に掛けた値の各周波数における積分値である。
【0050】
上記構成によりチャージポンプ回路4の制御電流をレジスタ回路5のコードに基づいて可変とすることで交差周波数を調整し、AM/FM受信機のS/N特性を最適にする位相雑音特性を制御することができる。
【0051】
通常のPLLシンセサイザ回路の設計ではロックアップタイムを基準にしているが、AMとFMで位相雑音特性(交差周波数)を考慮していないためS/N特性がよくないことがある。
【0052】
また、ループフィルタ定数を固定しても、チャージポンプ電源電流を制御してAMやFMに応じた交差周波数の切替えが可能である。これによりAMとFMで部品が共用でき、部品点数を削減できる。
【0053】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【0054】
【図1】本発明のPLLシンセサイザ回路を示す図である。
【図2】チャージポンプ回路の基準電流生成回路をトランジスタレベルで示した図である。
【図3】(a)はFM受信時に適した位相雑音特性である。(b)はAM受信時に適した位相雑音特性である。
【図4】ループフィルタ回路の構成を示す図である。
【図5】レジスタ値と位相雑音特性を示す図である。
【図6】レジスタ値と位相雑音特性を示す図である。
【図7】レジスタ値と位相雑音特性を示す図である。
【図8】レジスタ値と位相雑音特性を示す図である。
【図9】レジスタ値と位相雑音特性を示す図である。
【図10】レジスタ値と位相雑音特性を示す図である。
【図11】レジスタ値と位相雑音特性を示す図である。
【図12】従来のPLLシンセサイザ回路を示す図である。
【図13】VCO回路単体での位相雑音特性を示す図である。
【符号の説明】
【0055】
1…発振回路、2…分周回路、3…位相比較回路、4…チャージポンプ回路、
5…レジスタ回路、6…ループフィルタ回路、7…VCO回路、
8…プログラマブル分周回路、9…分周回路、
21、22、24、27、29、212、214、217、219…PMOSトランジスタ、
23、28、213、218…NMOSトランジスタ、
222…電流源
111…発振回路、112…分周回路、113…位相比較回路、
114…チャージポンプ回路、115…ループフィルタ回路、116…VCO回路、
117…プログラマブル分周回路、118…分周回路、
【出願人】 【識別番号】000003218
【氏名又は名称】株式会社豊田自動織機
【出願日】 平成18年7月10日(2006.7.10)
【代理人】 【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之


【公開番号】 特開2008−17400(P2008−17400A)
【公開日】 平成20年1月24日(2008.1.24)
【出願番号】 特願2006−189091(P2006−189091)