トップ :: H 電気 :: H01 基本的電気素子

【発明の名称】 表面実装型負特性サーミスタ
【発明者】 【氏名】三浦 忠将

【氏名】縄井 伸一郎

【要約】 【課題】ガラス層を形成することなく、めっき液によるセラミック素体の侵食を防ぐことができ、セラミック素体の素体強度が高く、優れた信頼性を有する表面実装型負特性サーミスタを提供する。

【構成】
【特許請求の範囲】
【請求項1】
Mn、Co、及びTiを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、
前記半導体セラミック材料に含まれるMnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が10/90≦a/c≦70/30であり、
前記半導体セラミック材料のうちMn及びCoの総モル量を100モル部としたとき、Tiが1モル部以上30モル部以下の範囲で含有され、
前記半導体セラミックの材料のうちMn及びCoの総モル量を100モル部としたとき、さらに、Feが7モル部以上31モル部以下の範囲で含有されることを特徴とする表面実装型負特性サーミスタ。
【請求項2】
前記半導体セラミック材料に含まれるMnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が30/70≦a/c≦40/60であり、前記半導体セラミック材料のうちMn及びCoの総モル量を100モル部としたとき、Tiが3モル部以上30モル部以下の範囲で含有されることを特徴とする請求項1に記載の表面実装型負特性サーミスタ。
【請求項3】
前記半導体セラミックの材料のうちMn及びCoの総モル量を100モル部としたとき、
さらに、Cuが2モル部以上7モル部以下の範囲で含有されることを特徴とする請求項1または2に記載の表面実装型負特性サーミスタ。
【請求項4】
前記セラミック素体の内部に内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることを特徴とする請求項1〜請求項3のいずれかに記載の表面実装型負特性サーミスタ。
【請求項5】
前記内部電極はAg−Pdからなり、前記Agが60%以上90%以下の範囲で含まれていることを特徴とする請求項4に記載の表面実装型負特性サーミスタ。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、基板に実装されるのに好適な、外部電極表面にめっき膜が形成されてなる表面実装型負特性サーミスタに関する。
【背景技術】
【0002】
近年、電子部品は面実装対応が要求され、負の抵抗温度特性を有する負特性サーミスタもチップ化が進んでいる。また、このようなチップ化された負特性サーミスタとして、例えば特許文献1においては、Mn、Ni及びAlを含有するセラミック素体を有することで、経時変化が小さく信頼性に優れた効果を有する積層型の負特性サーミスタが開示されている。
【0003】
以下に、特許文献1に示される積層型負特性サーミスタを、図3を用いて説明する。図3は特許文献1に示される積層型負特性サーミスタの概略断面図である。積層型負特性サーミスタ11は、負の抵抗温度特性を有する複数のセラミック層12と、セラミック層の界面に沿ってそれぞれ形成された複数の内部電極13とを有するセラミック素体14からなり、前記セラミック素体14の端面には、内部電極13と導通するように外部電極15が形成されている。ここでは、セラミック層12は、Mn及びNiを主成分とし、添加剤としてAlが添加されたセラミック材料を用いて形成されており、内部電極としてPd、外部電極としてAgが用いられている。
【0004】
このような積層型負特性サーミスタ11は、従来、以下のような方法で作製される。まず、セラミック粉末に有機バインダを加え混合してスラリー状にし、その後、ドクターブレード法等を用いて成形加工を施し、セラミックグリーンシートを作製する。次いで、Pdを主成分とした内部電極用ペーストを使用し、セラミックグリーンシート上にスクリーン印刷を施して電極パターンを形成する。次に、これら電極パターンがスクリーン印刷されたセラミックグリーンシートを積層した後、電極パターンがスクリーン印刷されていないセラミックグリーンシートで上下挟持して圧着し、積層体を作製する。次いで、得られた積層体に脱バインダ処理を行った後、焼成し、内部電極層13とセラミック層12とが交互に積層されたセラミック素体14を形成する。そして得られたセラミック素体14の両端部にAg等からなる外部電極用ペーストを塗布焼付けし、外部電極15を形成する。
【0005】
以上のようにして得られた外部電極15を具備したセラミック素体14を基板に面実装するにあたり、通常、はんだ付けが行われている。このはんだ付けを行う際、外部電極15が溶融してはんだ中に溶け出す、いわゆる、はんだ食われが生じることがある。このはんだ食われを防ぐため、またははんだの濡れ性を確保するために、はんだ付けを行う前に、予め外部電極の表面にNi及びSn等のめっき膜が形成されることが一般的である。
【特許文献1】特開2004−104093号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、セラミック素体14の端面に形成された外部電極15にめっき膜を形成する際、めっき液がセラミック素体14にも接触してしまい、セラミック素体14が侵食されるという問題があった。また、めっき液によりセラミック素体14が侵食されると、セラミック素体14の素体強度も低下するという問題が生じる。特に、特許文献1に示されるような、Mn及びNiを主成分とし、Alを含有するサーミスタ材料を用いて形成されたセラミック素体14は、経時変化が小さく信頼性に優れた効果を有する一方、めっき液による侵食を十分に防ぐことができなかった。そこで、めっき液による侵食を防ぐために、セラミック素体14の表面にガラス層等の絶縁保護層を設けるという手法(例えば、特開平6−231906号等)も考えられる。
【0007】
しかしながら、セラミック素体14の表面にガラス層を設けたとしても、ガラス層に存在する微少なクラック及びピンホール等からめっき液がセラミック素体14へ浸入してしまい、セラミック素体14の侵食を十分に防ぐことはできなかった。さらに、ガラス層を形成する場合、セラミック素体14の表面にガラス層を形成するという新たな工程が必要となり、製造工程が煩雑になるという問題があった。
【0008】
そこで、本発明は、ガラス層を形成することなく、めっき液による侵食を防ぐことができ、かつ、優れた信頼性を有する表面実装型負特性サーミスタを提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の目的を達成するために、本発明者らは鋭意検討を重ねた結果、Mnを必須成分とし、Coを含有する半導体セラミック材料を用いて形成されたセラミック素体において、Mn及びCoの各組み合わせに対して、Tiを所定の範囲で含有させることによって、ガラス層等の絶縁保護層をセラミック素体に敢えて形成しなくても、十分にめっき液による侵食を防ぐことができると共に、高い信頼性を有する表面実装型の負特性サーミスタが得られることを見いだしたのである。
【0010】
本願第1の発明の表面実装型負特性サーミスタは、Mn、Co、及びTiを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、前記半導体セラミック材料に含まれるMnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が10/90≦a/c≦70/30であり、前記半導体セラミック材料のうちMn及びCoの総モル量を100モル部としたとき、Tiが1モル部以上30モル部以下の範囲で含有され、前記半導体セラミックの材料のうちMn及びCoの総モル量を100モル部としたとき、さらに、Feが7モル部以上31モル部以下の範囲で含有されることを特徴とする。
【0011】
また、本願第2の発明の表面実装型負特性サーミスタは、前記半導体セラミック材料に含まれるMnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が30/70≦a/c≦40/60であり、前記半導体セラミック材料のうちMn及びCoの総モル量を100モル部としたとき、Tiが3モル部以上30モル部以下の範囲で含有されることが好ましい。
【0012】
本願第3の発明の表面実装型負特性サーミスタは、前記半導体セラミックの材料のうちMn及びCoの総モル量を100モル部としたとき、さらに、Cuが2モル部以上7モル部以下の範囲で含有されることを特徴とする。
【0013】
また、本願第4の発明の表面実装型負特性サーミスタは、前記セラミック素体の内部に内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることが好ましい。
【0014】
また、本願第5の発明の表面実装型負特性サーミスタは、前記内部電極はAg−Pdからなり、Agが60%以上90%以下の範囲で含まれていることが好ましい。
【発明の効果】
【0015】
MnおよびCoを主成分とし、Tiを含有させる場合は、本願第1の発明のように構成することによって、セラミック素体の表面にガラス層等の絶縁保護層を形成しなくても、十分にめっき液によるセラミック素体の侵食を防ぐことができると共に、高い信頼性を有する表面実装型負特性サーミスタが得られることもわかった。また、本願第2の発明のように構成することによって、よりめっき液による侵食を防ぐことができ、信頼性を向上させることができる。
【0016】
また、新たな知見として、本願発明のように構成することによって、セラミック素体の焼結性を向上させることができ、例えば900℃〜1100℃程度の低い焼成温度であっても、十分なサーミスタ特性を発現する表面実装型の負特性サーミスタが得られることを見いだした。これにより、本願第4の発明のようにセラミック素体の内部に内部電極を有する、いわゆる積層型のセラミック電子部品であっても、Pd,及びPt等の高コストの貴金属材料を内部電極材料を選択する必要がなく、かつ、十分なサーミスタ特性を得ることができる。さらには、本願第5の発明のように、Agの配合割合が60%以上90%以下というAgの配合割合の高い内部電極層が形成された表面実装型負特性サーミスタであっても、抵抗値のばらつきを小さくすることができる。具体的に説明すると、Agの融点は960℃と低いため、負の抵抗温度特性を有する半導体セラミック材料と一体焼成しようとすると、半導体セラミック材料が焼結する前にAgが飛散してしまい、内部電極のカバレッジが低下してしまう。その結果、負特性サーミスタの抵抗値がばらつくという問題が生じやすいが、本願発明のような例えば900℃〜1100℃という低い焼成温度で焼結することができる半導体セラミック材料を用いれば、抵抗値のばらつきの小さい負特性サーミスタが得られる。
【発明を実施するための最良の形態】
【0017】
以下、本願発明の表面実装型負特性サーミスタの第一の実施形態を図面に基づき詳細に説明する。
【0018】
図1は、本願発明の表面実装型負特性サーミスタの一実施形態を示す概略断面図である。本願発明の表面実装型負特性サーミスタ1は負の抵抗温度特性を示す半導体セラミック材料を焼結してなるセラミック素体4の内部に内部電極3が埋設されている。ここでは、セラミック素体4はセラミック層2と内部電極3とが互いに交互となるように積層されてなる構成を有し、前記内部電極3はセラミック素体4の端面に交互に引き出されている。
【0019】
そして、セラミック素体4の端面には、引き出された内部電極3と電気的に接続されるように外部電極5が形成されている。そして、外部電極5の表面にはめっき膜6が形成されている。
【0020】
本願発明のセラミック素体4として用いられる半導体セラミック材料としては、以下の半導体セラミック材料を用いることができる。
【0021】
半導体セラミック材料が、Mn,Co,及びTiを含み、Mnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が10/90≦a/c≦70/30であり、前記半導体セラミック材料のうちMn及びCoの総量を100モル部としたとき、Tiが1モル部以上30モル部以下含有され、前記半導体セラミックの材料のうちMn及びCoの総モル量を100モル部としたとき、さらに、Feが7モル部以上31モル部以下の範囲で含有された半導体セラミック材料からなる。
【0022】
上記半導体セラミック材料に示されるように、Mnを含み、Coを含有させたものに対し、Tiを所定量含有させることによって、めっき液によってセラミック素体が侵食されることを防ぐことができ、かつ、セラミック素体の強度を向上させることを見いだしたのである。
【0023】
また、Mn及びNiを主成分とし、Alを含有する半導体セラミック材料を用いた特許文献1の場合、Alが難焼結性であることから、セラミック素体を焼結するのに、少なくとも1250℃の焼成温度が必要となる。しかし、本願発明は、Alに代えてTiを所定の範囲で含有させることによって、例えば、900〜1100℃程度というより低い焼成温度においても、焼結することができ、かつ、Alを含有した場合と同程度の信頼性を有し、優れたサーミスタ特性が得られることを見いだしたのである。その結果、セラミック素体に内部電極を有する構造、すなわち、積層構造の負特性サーミスタにおいて、例えばAgの割合が60%以上90%以下という低融点の内部電極をセラミック層と一体焼結したとしても、優れた負の抵抗温度特性が得られることがわかった。
【0024】
さらには、本願発明によると、スピネル相以外の異相、例えば岩塩相の発生を抑制できるため、スピネル相の組成値が焼結後に仕込み組成よりずれてしまうことを抑制でき、異相が発生することによって生じる強度の低下を防ぐことができることがわかった。
【0025】
以下に、上記半導体セラミック材料について、組成範囲を限定した理由について説明する。
【0026】
半導体セラミック材料に含まれるMnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が10/90≦a/c≦70/30とした理由は、a/cが70/30よりも多い場合、セラミック素体が絶縁化してしまい、負特性サーミスタの用途として所望の効果が得られないためである。また、a/cが10/90よりも少ない場合も、セラミック素体が絶縁化してしまい、負特性サーミスタの用途として所望の効果が得られないためである。
【0027】
また、Mn及びCoの総モル量を100モル部としたとき、Tiが1モル部以上30モル部以下含有されている。Tiが1モル部よりも少ない場合、めっき液によるセラミック素体の侵食を十分に防ぐことができず、異相が多量に発生してしまい、セラミック素体の素体強度が低下してしまう。一方、Tiが30モル部よりも多く含むと、比抵抗値が高くなりすぎて好ましくない。
【0028】
なお、Mn及びCoのモル比を30/70≦a/c≦40/60とし、かつ、Mn及びCoの総モル量を100モル部としたとき、Tiが3モル部以上30モル部以下含有されている場合、めっき液によるセラミック素体の侵食をさらに防ぐことができ、また優れた信頼性が得られるためより好ましい。
【0029】
また、Feを含有させることにより、初期抵抗値ばらつきが小さくなる。
【0030】
また、本願発明の半導体セラミック材料の関係を満たしていれば、例えば、添加物として、Cu等の遷移金属元素を含有させても良い。例えば、Cuを含有させるとさらなる低温焼結性が可能となり、セラミック素体の緻密性が向上する。ただし、添加物として、Znはめっき液により侵食されやすいため、めっき耐性が低下する恐れがあるため、添加しないことが好ましい。
【0031】
なお、本願発明の半導体セラミック材料を用いて得られた半導体セラミック層2には、素原料、もしくは製造工程時に混入してしまう不純物として、Si、Na、K、Ca、Zr等を含む可能性があるが、1000ppm以下、多いものでも5000ppm以下程度の混入であり、本願発明の特性には影響がないことが分かっている。
【0032】
また、本願発明の内部電極3として、Ag,Pd,Ag−Pd等の単体、もしくはその合金を用いることができるが、これに限られるものではない。特に、本願発明では、Ag−Pdからなり、銀の配合量が60wt%以上90wt%以下であるものでも十分に使用できる。すなわち、本願発明の半導体セラミック材料は、例えば、900℃〜1100℃という低温にて焼結が可能となるため、内部電極3がAg−Pdからなり、そのうちAgが60wt%以上90%wt以下の範囲で含まれる融点の低い電極材料を用いたとしても、前記半導体セラミック材料と一体焼結することができ、抵抗値のばらつきの小さい負特性サーミスタが得られる。なお、本願発明は低温焼結に限られるものではなく、例えば内部電極材料としてPdを用い、1100℃以上の高温焼成を行ったとしても、めっき液によるセラミック素体の侵食を防ぐことができるのは言うまでもない。
【0033】
また、本願発明の外部電極5としては、Ag、Ag−Pd、Pdの単体及び合金等からなることが好ましい。このような外部電極を用いることで、Ag−Pd電極からなる内部電極との接続及び導通がさらに良好となる。
【0034】
また、めっき膜6としては、外部電極5に用いた金属との相性によって適宜変えることができるが、Agからなる外部電極5を用いる場合、Niめっき膜6a、及びSnめっき膜6bを用いることが好ましい。特に、めっき液が酸性溶液の場合、セラミック素体4が侵食されやすいが、本願発明の表面実装型負特性サーミスタはめっき耐性が優れているため、酸性溶液のめっき液においても十分にめっき液によるセラミック素体4の侵食を防ぐことができる。
【0035】
なお、本発明は、ガラス層等の保護層の形成なしに、セラミック素体4がめっき液によって侵食されることを防ぐことができるが、ガラス層の形成を妨げるものではない。すなわち、本発明の表面実装型負特性サーミスタであっても、例えば、外部環境の影響を受けにくく温度・湿度等による特性の劣化の防止のため、セラミック素体4の表面にガラス層を形成してもよい。
【0036】
次に、Mn,Ni,及びTiを含んでなる半導体セラミック材料を用いて形成された半導体セラミック素体4を有する表面実装型負特性サーミスタの製造方法を説明する。
【0037】
まず、セラミック素原料としてMn34、NiO、及びTiO2を所定量秤量し、次いで該秤量物をジルコニアボール等の粉砕媒体が内有されたボールミルに投入して十分に湿式粉砕し、その後、所定の温度で仮焼しセラミック粉末を作製する。次に、前記セラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、その後、ドクターブレード法等を使用して成形加工を施し、セラミックグリーンシートを作製する。
【0038】
次いで、Ag−Pdを主成分とした内部電極用ペーストを使用し、セラミックグリーンシート上にスクリーン印刷を施して電極パターンを形成する。次に、これら電極パターンがスクリーン印刷されたセラミックグリーンシートを積層した後、電極パターンがスクリーン印刷されていないセラミックグリーンシートで上下挟持して圧着し、積層体を作製する。次いで、この積層体を所定寸法に切断してジルコニア製の匣に収容し、脱バインダ処理を行った後、所定温度(例えば、900〜1100℃)で焼成処理を施し、セラミック層2と内部電極層3とが交互に積層されたセラミック素体4を形成する。
【0039】
そしてこの後、セラミック素体4の両端部にAg等を含む外部電極用ペーストを塗布して焼付けし、外部電極5を形成する。さらに、外部電極5の表面には電解めっきによりNi、Sn等のめっき膜6a、6bを形成する。これによって、本発明の第1の実施形態の表面実装型負特性サーミスタが得られる。尚、外部電極5は、密着性が良好であればよく、例えばスパッタリング法や真空蒸着法等の薄膜形成方法で形成してもよい。
【0040】
尚、この実施形態では、セラミック素原料としてMn34等の酸化物を使用したが、Mnの炭酸塩、水酸化物等を使用することもできる。
【0041】
また、本願発明の半導体セラミック材料においても上記方法と同一の方法で作製することができる。
【0042】
また、本発明の表面実装型負特性サーミスタとしては、温度補償用、温度検知用に有用であるがこれに限るものではない。また、表面実装型、すなわち、チップ型のセラミック素体の表面に外部電極が形成されており、基板に対して面実装するため外部電極の表面にめっき膜が形成されるものであれば、積層型に限定されるものではない。
【0043】
以下、本発明の積層型負特性サーミスタについて、さらに具体的に説明する。
【0044】
(参考例1)
まず、出発原料として、Mn34,NiO,及びTiO2を用意し、表1の試料1〜試料54に示されるような配合比になるように配合した。なお、表1におけるTi含有量は、Mn及びNiの総モル量を100モル部とした時のTiの添加量(モル部)である。
【0045】
続いて、これらの出発原料に純水とポリカルボン酸系の分散剤を加え、ジルコニアボールを媒体として混合粉砕して乾燥した後、800℃で2時間仮焼し、ボールミルにより再度粉砕して仮焼粉を得た。次に、得られた仮焼粉に、水を40wt%、ポリカルボン酸系の分散剤を2.0wt%を加え、24時間混合したのち、アクリル系の有機バインダを25wt%、可塑剤としてポリオキシエチレンを0.75wt%加え、2時間混合して、セラミックスラリーを得た。
【0046】
続いて、得られたセラミックスラリーを、ドクターブレード法によりシート状に成形し、乾燥させて厚み40μmのセラミックグリーンシートを得、短冊状に切断した。続いて、Ag−Pd合金(配合比:Ag80wt%Pd20wt%)からなる金属粉末と有機バインダを有機溶剤に分散させてAg−Pd内部電極用導電性ペーストを用意した。得られたAg−Pd内部電極用導電性ペーストを、セラミックグリーンシートの主面上に、スクリーン印刷により印刷した。その後、各Ag−Pd内部電極用導電性ペーストがセラミックグリーンシートを介して対向するようにセラミックグリーンシートを積み重ね、さらにAg−Pd内部電極用導電性ペーストを塗布していない保護用セラミックグリーンシートを上下に配置して挟持して圧着し、L寸1.2mm×W寸0.6mm×T寸0.6mmの寸法に切断して生の積層体を得た。この生の積層体を大気中350℃10時間で脱脂した後、大気中雰囲気で1000℃2時間焼成し、セラミック層2と内部電極3とが交互に積層されたセラミック素体4を得た。
【0047】
次に、Ag粉末と有機バインダを有機溶剤に分散させてAg外部電極用導電性ペーストを作製し、前記Ag外部電極用導電性ペーストを上述の内部電極と導通するようにセラミック素体の両端面に塗布で焼き付けることによって、外部電極5を形成した。
【0048】
最後に、外部電極5が形成されたセラミック素体4の外部電極の表面に、電界めっきにより、Niめっき6aとSnめっき6bとを順次めっき成膜し、これにより試料1〜試料54の積層型負特性サーミスタ1を得た。
【0049】
なお、TiO2をAl23に代え、内部電極にAg-Pd合金(配合比:Ag30wt%Pd70wt%)を用い、焼成温度を1300℃とした以外は、試料15と同一の方法で作製された積層型負特性サーミスタを参考例とした。なお得られた試料1〜試料54の積層型負特性サーミスタ、及び参考例について、ICP-AES(誘電結合イオンプラズマ発光分光分析)によってセラミック素体の組成分析を行ったところ、得られたセラミック素体の構成元素は、調合組成と同じであることがわかった。
【0050】
上記のようにして得られた積層型負特性サーミスタ試料1〜試料54、及び参考例について、それぞれ100個づつ用意し、以下のような特性評価を行い、その結果を表1に示す。
【0051】
まず、めっき液によるセラミック素体の侵食割合を示すめっき侵食度については以下の方法で測定した。図2に示すように、セラミック素体の長手方向の中央部における積層方向の厚みをt1とし、セラミック素体のうち外部電極に覆われており、めっき液に接触しない部分の積層方向の厚みをt2としたとしたときに、以下の式1で示される侵食割合をめっき侵食度とした。
【0052】
めっき侵食度(%)=(t2−t1)/t2×100・・(1)
また、セラミック素体の素体強度を示す抗折強度については、試料1〜試料54の積層型負特性サーミスタを、JIS C 2570にしたがって、抗折強度試験を行った。
【0053】
また、信頼性については、高温放置試験を行って、経時変化を以下の式2を用いて計算した。すなわち、125℃の恒温槽中に負特性サーミスタを1000時間放置し、自然冷却により冷却し、25℃における抵抗値を求めた。上記125℃に放置する前の25℃における抵抗値R25に対する、放置前後の25℃における抵抗値の変化をΔR25の割合を用いてΔR25/R25を計算した。
【0054】
ΔR25/R25(%)=(R25(125℃1000h放置試験後)−R25(放置試験前))/R25(放置試験前)・・(2)
また、焼結性の指標としてポア面積率を測定した。ポア面積率は、得られた各試料のセラミック素体を樹脂に浸漬後、セラミック素体の端面に平行な方向に鏡面研磨を行い、SEM(走査型電子顕微鏡)で観察し、画像解析によりポアの面積の合計を求め、ポア面積率を計算した。
【0055】
また、25℃における抵抗測定を行い室温抵抗値(R25)とし、50℃における抵抗値(R50)とを測定し、B定数(B25/50)を求めた。なお、B定数は25℃における抵抗値R25と50℃における抵抗値R50とから下記の式(3)により求めた。さらに、負特性サーミスタのB定数B25/50の各ばらつき3CV(%)を式(4)により求めた。
【0056】
B定数(K)=[InR25(Ω)−InR50(Ω)]/(1/298.15−1/323.15)・・(3)
B定数3CV(%)=標準偏差×300/B定数の平均値・・(4)
また、比抵抗については、内部電極を有さない単板型のセラミック素体と、セラミック素体の両主面にAg外部電極が形成されてなる負特性サーミスタを、試料1〜54に示される積層型負特性サーミスタと同じ製造条件において作製したものをサンプルとして用意した。このサンプルについて抵抗値を測定し、セラミック材料そのものが有する比抵抗とした。
【0057】
【表1】


【0058】
表1から分かるように、Mnのモル量をa、及びNiのモル量をbとしたとき、MnとNiとのモル比が55/45≦a/b≦90/10であり、Mn及びNiの総モル量を100モル部とした時、Tiが0.5モル部以上25モル部以下含有されている試料2〜11、14〜20、23〜28、31〜36、39〜45及び48〜53については、ΔR25/R25が1.5%以下の優れた信頼性を有しながら、めっき侵食度が5%以下、抗折強度が30N以上であり、めっき侵食度が小さく、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も5%以下と小さく、1000℃という低い焼成温度であっても十分に焼結しており、十分なB定数及び比抵抗が得られていることがわかる。さらに、Mn及びNiのモル比が55/45≦a/b≦78.5/21.5であり、Mn及びNiの総モル量を100モル部とした時、Tiが5モル部以上25モル部以下含有されている試料5〜11,16〜20,25〜28,33〜36,41〜45,及び50〜53の場合、めっき侵食度が1%以下であり、より優れていることがわかる。その上、Mn及びNiのモル比が55/45≦a/b≦70/30であり、Mn及びNiの総モル量を100モル部とし、Tiが5モル部以上25モル部以下含有されている試料8〜11,33〜36,41〜45,及び50〜53の場合、信頼性を示すΔR25/R25が0.4%以下となり、さらに優れた積層型負特性サーミスタが得られる。
【0059】
一方、Tiの代わりにAlを用いた参考例の場合、信頼性は0.52%と優れているが、めっき侵食度が4.4%と大きく、抗折強度も27.3Nと小さいことがわかる。さらに、Mn及びNiのモル比が90/10よりも大きい試料1は、セラミック素体が絶縁化してしまい、負特性サーミスタとして利用できないため好ましくない。また、Mn及びNiのモル比が55/45よりも小さい試料12は、スピネル相に固溶できないNiがNiO相となりスピネル相以外の部分に多く発生し、セラミック素体の抗折強度が低下してしまう。また、MnおよびNiの総モル量を100モル部とした時のTiが0.5モル部よりも少ない試料13、22、30、38及び47は、Tiが十分に含有されていないため、セラミック素体のめっき液による侵食が大きく、抗折強度も小さいことがわかった。一方、MnおよびNiの総モル量を100モル部とした時のTiが25モル部よりも多い試料21、29、37、46及び54については、セラミック素体の比抵抗値が負特性サーミスタの商品上有意義な値を超えてしまうことがわかった。
【0060】
(参考例2)
続いて、Mn,Ni,及びTiを含む半導体セラミック材料を用いたセラミック素体を有する場合の表面実装型負特性サーミスタにおいて、半導体セラミック材料の組成比を変えることによって、異相であるNiO相の発生率との関係を比較した。まず、出発原料として、Mn34,NiO,TiO2を用意し、表2の試料55〜試料74に示されるような配合比になるように配合した。なお、表2におけるTi含有量は、Mn及びNiの総モル量を100モル部とした時のTiの添加量(モル部)である。出発原料のそれぞれの配合比について、上記のように調整した以外は、参考例1と同一の方法で作製し得られた負特性サーミスタを試料55〜試料74とした。なお得られた試料55〜試料74の積層型負特性サーミスタについて、ICP-AES(誘電結合イオンプラズマ発光分光分析)によってセラミック素体の組成分析を行ったところ、得られたセラミック素体の構成元素は、調合組成と同じであることがわかった。
【0061】
得られた試料55〜試料74について、参考例1と同一の方法でめっき侵食度(%)、抗折強度(N)、ポア面積率(%)、ΔR25/R25(%)を測定した。また、Niのマッピング分析を行い、NiO相の面積率を測定した。具体的には、WDX(波長分散型X線分光器)を用いて、Ni元素の特性X線強度を測定した。なお、測定領域を40μm×40μm、ピクセル数250×250、ピクセルサイズ0.16μmとし、加速電圧15kV、照射電流100mAの条件で測定した。そして、(Ni偏析部の面積/測定領域)×100(%)によりNi偏析部、すなわち、NiO相の面積率を計算した。
【0062】
上記のようにして測定された結果を表2に示す。
【0063】
【表2】


【0064】
Mnの含有量が80モル%以上であり、Niの含有量が20モル%以下である試料55〜57については、Tiを添加しなくてもNiO相の発生が抑えられているが、Niが20モル%を越える試料58,59についてはNiO相が発生することがわかる。また、Niが25モル%以上含有されており、MnとTiとのモル比が異なる試料59〜65において、Tiを加えた場合と加えていない場合とを比較すると、Tiを加えていない試料59,61,63に対して、Tiを2または5モル部加えている試料60,62,64,及び65の方がNiO相の発生を抑制できることがわかる。
【0065】
また、Tiの添加によって、めっき侵食度も約1/3以下程度に抑制することができているため、抗折強度が40N以上と優れていることがわかる。また、1000℃程度の低温焼結であっても、ポア面積率が小さく十分に緻密なセラミック素体が得られていることがわかる。また、Mn及びTiのモル比が同じである試料66〜試料74をみても、Tiの添加量が増加するほど、NiO相の発生を抑制することができ、かつ、Tiの添加量が本願発明の範囲である場合、優れた抗折強度を保つとともに、めっき侵食度も小さくすることができ、信頼性の優れた負特性サーミスタが得られる。
【0066】
(参考例3)
続いて、参考例1の半導体セラミック材料に他の遷移金属元素を添加した場合について比較する。次に、出発原料として、Mn34,NiO,Fe23,CuO,TiO2を用意し、表3に示されるような配合比になるように配合した以外は、参考例1と同一の方法で試料75〜113を作製した。なお、表3におけるTi含有量は、半導体セラミック材料に含まれるMn及びNiの総量を100モル部とした時の、Tiの添加量(モル部)である。また、参考例1と同一の方法で同一の特性評価を行った。その結果を表3に示す。
【0067】
【表3】


【0068】
試料75〜113については、Mnのモル量をa、及びNiのモル量をbとしたとき、MnとNiとのモル比が55/45≦a/b≦90/10であり、Mn及びNiの総モル量を100モル部とした時、Tiが0.5モル部以上25.0モル部以下含有されているため、ΔR25/R25が1.5%以下にも関わらず、めっき侵食度が2.0%以下、抗折強度が50N以上であり、めっき侵食度が小さく、かつ、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も1.0%以下と小さく、低温であっても十分に焼結しており、十分なB定数及び比抵抗が得られていることがわかる。
【0069】
試料75〜104、283〜298についてはMn及びNiの総モル量を100モル部とした時、Feは5モル部以上20モル部以下の範囲で含有されているため、特性値のばらつき(B定数3CV)が小さくなる。
【0070】
また、試料105〜113についてはMn及びNiの総モル量を100モル部とした時、Cuは3モル部以上7モル部以下の範囲で含有されているため、ポア面積率が小さく、低温焼結でも緻密なセラミック素体が得られることがわかる。
【0071】
なお、表3においてはMn,Ni,Feの合計を100モル%としたときに占める割合としてFeの含有量を示しているが、これをMn,Niの総量を100モル部としたときのFeの添加量(モル部)に換算して示す。
【0072】
(参考例4)
続いて、Mn,Co,及びTiを含む半導体セラミック材料を用いたセラミック素体を有する場合の表面実装型負特性サーミスタについて、半導体セラミック材料のMn,Co,及びTiの組成比を変えることによって比較した。
【0073】
まず、Mn34,Co34,TiO2を用意し、表4の試料114〜140に示されるような配合比になるように配合した以外は、参考例1と同一の方法で試料114〜140を作製した。なお、表1におけるTi含有量は、Mn及びCoの総量を100モル部とした時のTiの添加量(モル部)である。上記のようにして得られた積層型負特性サーミスタ試料114〜試料140について、参考例1と同一の方法で特性評価を行い、その結果を表4に示す。
【0074】
【表4】


【0075】
表4から分かるように、Mnのモル量をa、及びCoのモル量をbとしたとき、MnとCoとのモル比が10/90≦a/b≦70/30であり、Mn及びCoの総モル量を100モル部とした時、Tiが1.0モル部以上30モル部以下含有されている試料115〜121、124〜130、及び133〜139については、ΔR25/R25が1.0%以下にも関わらず、めっき侵食度が5.0%以下、抗折強度が35N以上であり、めっき侵食度が小さく、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も3.0%以下と小さく、1000℃という低い焼成温度であっても十分に焼結しており、十分なB定数及び比抵抗が得られていることがわかる。さらに、Mn及びCoのモル比が30/70≦a/b≦40/60であり、Mn及びCoの総モル量を100モル部とした時のTiが3モル部以上30モル部以下含有されている試料117、118、125〜130、134〜139の場合、めっき侵食度が4.0%以下であり、信頼性を示すΔR25/R25が0.5%以下とさらに優れた積層型負特性サーミスタが得られる。
【0076】
一方、Mn及びCoのモル比が70/30よりも大きい試料122は、セラミック素体が絶縁化してしまい、負特性サーミスタとして利用できないため好ましくない。また、Mn及びCoのモル比が10/90よりも小さい試料114についても、セラミック素体が絶縁化してしまい、負特性サーミスタとして利用できないため好ましくない。また、MnおよびCoの総モル量を100モル部とした時、Tiが1.0モル部よりも少ない試料123,及び132は、Tiが十分に含有されていないため、めっき液による侵食が大きく、抗折強度も小さいことがわかった。一方、MnおよびCoの総モル量を100モル部とした時、Tiが30モル部よりも大きい試料131,及び140については、セラミック素体の比抵抗値が負特性サーミスタの商品上有意義な値を超えてしまうことがわかった。
【0077】
(実施例及び参考例5)
続いて参考例4の発明の半導体セラミック材料に他の遷移金属元素を添加した場合について比較する。出発原料として、Mn34,Co34,Fe23,CuO,TiO2を用意し、表5及び表6の配合比になるように配合した以外は、参考例1と同一の方法で試料141〜197を作製した。なお、表5及び表6におけるTi含有量は、半導体セラミック材料に含まれるMn及びCoの総量を100モル部とした時の、Tiの添加量(モル部)である。また、参考例1と同一の方法で同一の特性評価を行った。その結果を表5及び表6に示す。尚、表6及び表7中の試料No.141〜180,190〜197が実施例であり、それ以外が参考例5である。
【0078】
【表5】


【0079】
【表6】


【0080】
試料141〜試料197については、Mnのモル量をa、及びCoのモル量をcとしたとき、MnとCoとのモル比が10/90≦a/c≦70/30であり、Mn及びCoの総モル量を100モル部とした時、Tiが1モル部以上30モル部以下含有されているため、ΔR25/R25が1.5%以下にも関わらず、めっき侵食度が4.0%以下、抗折強度が35N以上であり、めっき侵食度が小さく、かつ、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も2.0%以下と小さく、低温であっても十分に焼結しており、十分なB定数及び比抵抗が得られていることがわかる。
【0081】
試料141〜180、190〜197については、Mn及びCoの総モル量を100モル部とした時、Feは7モル部以上31モル部以下の範囲で含有されているため、特性値のばらつき(B定数3CV)が小さくなる。
【0082】
また、試料181〜197については、Mn及びCoの総モル量を100モル部とした時、Cuは2モル部以上7モル部以下の範囲で含有されているため、ポア面積率が小さく、低温焼結でも緻密なセラミック素体が得られることがわかる。
【0083】
なお、表5、6においてはMn,Co,Feの合計を100モル%、Mn,Co,Cuの合計を100モル%、または、Mn,Co,Fe,Cuの合計を100モル%として示しているが、上記のようにMn,Coの合計を100モル部としてFe、Cuの含有量を換算している。
【0084】
(参考例6)
続いて、Mn,Ni,Coを主成分としTiを含有する半導体セラミック材料について組成をふって比較する。なお、他の遷移金属元素を添加した場合についても比較する。
【0085】
まず、出発原料として、Mn34,NiO,Co34,Fe23,CuO,TiO2を用意し、表7及び表8に示されるような配合比になるように配合した以外は、参考例1と同一の方法で試料198〜272となるように作製した。なお、表7及び表8におけるTi含有量は、半導体セラミック材料に含まれるMn、Ni及びCoの総量を100モル部とした時の、Tiの添加量(モル部)である。また、参考例1と同一の方法で同一の特性評価を行った。その結果を表7及び表8に示す。
【0086】
【表7】


【0087】
【表8】


【0088】
試料198〜272については、Mnを0.1mol%以上90.0mol%以下、Niを0.1mol%以上45.0mol%以下、Coを0.1mol%以上90.0mol%以下とし、Mn,Ni及びCoの総モル量を100モル部とした時、Tiが0.5モル部以上30モル部以下含有されているため、ΔR25/R25が1.5%以下と優れている上に、めっき侵食度が3.5%以下、抗折強度が35N以上であり、めっき侵食度が小さく、かつ、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も2.0%以下と小さく、低温であっても十分に焼結しており、十分なB定数及び比抵抗が得られていることがわかる。
【0089】
試料235〜266については、Mn、Ni及びCoの総モル量を100モル部とした時、Feは5モル部以上30モル部以下の範囲で含有されているため、特性値のばらつき(B定数3CV)が小さくなる。
【0090】
また、試料267〜272については、Mn、Ni及びCoの総モル量を100モル部とした時、Cuは1モル部以上5モル部以下の範囲で含有されているため、ポア面積率が小さく、低温焼結でも緻密なセラミック素体が得られることがわかる。
【0091】
なお、表8においてはMn,Ni,Co,Feの合計を100モル%、またはMn,Ni,Co,Cuの合計を100モル%として示しているが、上記のようにMn,Ni及びCoの合計を100モル部としてFe、Cuの含有量を換算している。
【0092】
(参考例7)
次に、Ag−Pd内部電極において、Agの配合量を表7に示されるような配合比になるように配合した以外は試料5と同一の方法で作製した試料を試料273〜277とした。また、同様にAgの配合量を表9に示されるような配合比になるように配合した以外は試料117と同一の方法で作製した試料を278〜282とした。そして、参考例1と同一の方法で特性評価を行った。その結果を表9に示す。
【0093】
【表9】


【0094】
表9からわかるように、本願発明の半導体セラミック材料を用いれば、Agの含有量が60%以上90%以下のAg−Pdからなる内部電極材料を用いたとしていても、本願発明の半導体セラミック材料と一体焼結させることができ、優れた負特性サーミスタを得ることができる。また、めっき液によるセラミック素体の侵食を抑制することができ、かつ、高い抗折強度を有する他、信頼性の優れた負特性サーミスタを得ることができることがわかる。
【図面の簡単な説明】
【0095】
【図1】図1は、本願発明の表面実装型負特性サーミスタの一実施形態の概略断面図である。
【図2】図2は、本願発明の表面実装型負特性サーミスタのめっき侵食度の測定基準を示す模型図である。
【図3】図3は、従来の積層型負特性セラミック電子部品の概略断面図である。
【符号の説明】
【0096】
1…表面実装型負特性サーミスタ
2…セラミック層
3…内部電極
4…セラミック素体
5…外部電極
6a,6b…めっき膜
【出願人】 【識別番号】000006231
【氏名又は名称】株式会社村田製作所
【出願日】 平成19年11月19日(2007.11.19)
【代理人】 【識別番号】100086597
【弁理士】
【氏名又は名称】宮▲崎▼主税


【公開番号】 特開2008−60612(P2008−60612A)
【公開日】 平成20年3月13日(2008.3.13)
【出願番号】 特願2007−299455(P2007−299455)