トップ :: G 物理学 :: G05 制御;調整

【発明の名称】 定電圧回路
【発明者】 【氏名】上里 英樹

【要約】 【課題】高速動作モードと低消費電流モードの両方に対応する定電圧回路において、回路規模の増加を抑え、誤差増幅回路のオフセット電圧による出力電圧変動のない定電圧回路を提供する。

【構成】基準電圧を生成する基準電圧発生回路2と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路(抵抗R1,R2)と、入力段に差動増幅回路4、出力段に出力トランジスタM1を高速動作させる増幅回路6を備えて、基準電圧と帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタM1を備えている。さらに、定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの動作モードを選択する切替え信号を受けて制御する,スイッチ手段SW1〜SW6を備えている。
【特許請求の範囲】
【請求項1】
基準電圧を生成する基準電圧発生回路と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路と、前記基準電圧と前記帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタを備えた定電圧回路において、
前記誤差増幅回路は入力段に差動増幅回路、出力段に前記出力トランジスタを高速動作させる増幅回路を備え、
該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、
前記切替え信号発生部からの高速動作モードを選択する切替え信号を受けて前記誤差増幅回路の差動増幅回路出力を前記増幅回路を経て前記出力トランジスタに接続し、前記切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて前記誤差増幅回路の差動増幅回路出力を前記増幅回路を経ないで前記出力トランジスタに接続するスイッチ手段と、をさらに備えたことを特徴とする定電圧回路。
【請求項2】
前記増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、
前記スイッチ手段は高速動作モードには前記スイッチをオンとすることにより前記増幅回路を作動させ、低消費電流モード時には前記スイッチをオフとすることにより前記増幅回路の貫通電流を遮断する請求項1に記載の定電圧回路。
【請求項3】
前記差動増幅回路はバイアス電流を流す2つのバイアス回路を互いに並列に備えており、
前記スイッチ手段は高速動作モードには2つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替える請求項1又は2に記載の定電圧回路。
【請求項4】
前記2つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、
前記スイッチ手段は高速動作モードには前記スイッチをオンとし、低消費電流モード時には前記スイッチをオフとするようにバイアス回路を切り替えるものである請求項3に記載の定電圧回路。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、小型電子機器に用いる定電圧回路に関し、特に高速動作モードと低消費電流モードの切替え機能を備えた定電圧回路に関する。このような定電圧回路は、例えば携帯電話などの携帯機器に電力を供給するための電源回路として用いられる。
【背景技術】
【0002】
従来、定電圧回路には、消費電流は大きいがリップル除去率や負荷過渡応答性に優れた高速動作モード用のものと、消費電流は少ないが応答性に劣る低消費電流モード用のものとがあった。例えば携帯電話を考えると、携帯電話は、通常の消費電流で動作する動作状態と、例えばスリープモードなど低消費電流で動作する待機状態とが存在する。このような機器では、定電圧回路として高速動作モード用のもののみを用いると、低消費電流状態で高速応答性を必要としない待機状態でも定電圧回路において無視できない大きさの電流を消費してしまうことになり、消費電流の無駄があった。
【0003】
上記問題を解決するために、図3に示されるような定電圧回路が考えられる(特許文献1参照。)。図3の定電圧回路は、消費電流は大きいが高速応答性に優れた高速動作用増幅回路8aと、高速応答性は高速動作用回路8aより劣るが低消費電流で動作することができる低消費電流用増幅回路8bとを備えている。これらの回路8a,8bは図示されていない切替回路によって切替えスイッチSW7を介して切り替えられて負荷14に接続される。
【0004】
高速動作用増幅回路8aは、誤差増幅回路12aの反転入力端子(−端子)に基準電圧発生回路10aからの基準電圧Vrefが入力され、非反転入力端子(+端子)に、分圧抵抗R3及びR4によって生成され、出力電圧Voutに比例する帰還電圧が入力されるように構成されている。誤差増幅回路12aからの出力電圧が出力トランジスタM10aのゲートに印加される。これにより、出力電圧Voutが基準電圧Vrefを基にして一定電圧になるように制御される。
【0005】
低消費電流用増幅回路8bも同様であり、誤差増幅回路12bの反転入力端子に基準電圧発生回路10bからの基準電圧Vrefが入力され、非反転入力端子に、分圧抵抗R5及びR6によって生成され、出力電圧Voutに比例する帰還電圧が入力されるように構成されている。誤差増幅回路12bからの出力電圧が出力トランジスタM10bのゲートに印加される。この場合も、出力電圧Voutが基準電圧Vrefを基にして一定電圧になるように制御される。
【0006】
高速動作用増幅回路8aと低消費電流用回路8bの違いは誤差増幅回路12aと12bの回路構成の違いにある。図4に誤差増幅回路12a,12bの回路構成を示す。図4において(A)は誤差増幅回路12aの回路構成を示す回路図であり、(B)は誤差増幅回路12bの回路構成を示す回路図である。
【0007】
誤差増幅回路12aはPMOSトランジスタM11a,M12a,M15a、NMOSトランジスタM14a,M16aからなる差動増幅回路と、PMOSトランジスタM13とNMOSトランジスタM17からなる増幅回路で構成されている。PMOSトランジスタM13のドレインは出力トランジスタM10a(図3を参照)のゲートに接続されており、PMOSトランジスタM15aのゲートには抵抗R3,R4で分圧された出力電圧Voutからの帰還電圧が印加される。
【0008】
誤差増幅回路12bはPMOSトランジスタM11b,M12b,M15b、NMOSトランジスタM14b,M16bからなる差動増幅回路のみで構成されている。PMOSトランジスタM11bのドレインは出力トランジスタM10b(図3を参照)のゲートに接続されており、PMOSトランジスタM15bのゲートには抵抗R3,R4で分圧された出力電圧Voutからの帰還電圧が印加される。
【0009】
高速動作用増幅回路8aを構成する誤差増幅回路12aは差動増幅回路と増幅回路の2段構成であり、低消費電流用増幅回路8bを構成する誤差増幅回路12bは差動増幅回路のみの構成である。これらの誤差増幅回路12aと12bの差動増幅回路の構成は同じであるが、両誤差増幅回路12aと12bのバイアス電流供給用NMOSトランジスタM16aとM16bは素子サイズが異なっている。高速動作用増幅回路8aに用いられているNMOSトランジスタ16aは低消費電流用増幅回路8bに用いられているNMOSトランジスタ16bよりも大きいバイアス電流が供給できるように素子サイズが設定されている。他方、NMOSトランジスタ16bは待機状態での消費電流をできるだけ小さく抑えるために、極めて小さな電流しか流れないように素子サイズが設定されている。
【0010】
また、高速動作用増幅回路12aの増幅回路の定電流負荷を構成するNMOSトランジスタM17も大きな電流を流すことができるように素子サイズが設定されており、十分な電流を供給して高速動作が可能な電流源を構成している。
上記の構成により、高速動作モードでは消費電流は大きくなるが負荷変動等に対して高速の応答性をもって動作することが可能であり、低消費電流モードではできる限り小さな消費電流で動作させることが可能である。
【特許文献1】特許第3394509号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
しかし、図3に示した高速動作用増幅回路8aと低消費電流用増幅回路8bを具備する定電圧回路は、2つの誤差増幅回路12aと12bが必要であり、これらの誤差増幅回路12a,12bによって回路規模が大きくなり、チップサイズの増大やコストアップといった問題がある。
【0012】
また、帰還電圧を生成するための直列抵抗を高速動作用増幅回路8aと低消費電流用増幅回路8bとで共用してチップサイズの縮小化やコストダウンを図ることも考えられるが、2つの誤差増幅回路12a,12bが存在することによって、それらの誤差増幅回路12a,12bの入力オフセット電圧の影響によって出力電圧Voutにズレが生じるという問題がある。そのため、図3の定電圧回路ではそれぞれの増幅回路8a,8bに出力電圧検出用直列抵抗R1,R2,R3,R4を設けているが、この場合には、それぞれの増幅回路8a,8bで帰還電圧を生成するための直列抵抗の比を調整する必要があり、トリミング可能な直列抵抗回路が2組必要であり、さらにその調整のための工程が必要である。また、素子数が多いことに伴なってチップサイズが大きくなり、製造時間が増えてコストの増大を招くことになる。
【0013】
そこで本発明は、高速動作モードと低消費電流モードの両方に対応する定電圧回路において、回路規模の増加を抑え、誤差増幅回路のオフセット電圧による出力電圧変動のない定電圧回路を提供することを目的とするものである。
【課題を解決するための手段】
【0014】
本発明の定電圧回路は、基準電圧を生成する基準電圧発生回路と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路と、基準電圧と帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタを備えたものであって、誤差増幅回路は入力段に差動増幅回路、出力段に出力トランジスタを高速動作させる増幅回路を備え、該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの高速動作モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経て出力トランジスタに接続し、切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経ないで出力トランジスタに接続するスイッチ手段と、をさらに備えたことを特徴とするものである。
【0015】
増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、スイッチ手段は高速動作モードにはスイッチをオンとすることにより増幅回路を作動させ、低消費電流モード時にはスイッチをオフとすることにより増幅回路の貫通電流を遮断するようになっていることが好ましい。
【0016】
差動増幅回路はバイアス電流を流す2つのバイアス回路を互いに並列に備えており、スイッチ手段は高速動作モードには2つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替えるようになっていてもよい。
【0017】
2つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、スイッチ手段は高速動作モードにはスイッチをオンとし、低消費電流モード時にはスイッチをオフとするようにバイアス回路を切り替えるものであることが好ましい。
【発明の効果】
【0018】
本発明では、誤差増幅回路は入力段に差動増幅回路、出力段に出力トランジスタを高速動作させる増幅回路を備え、該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの高速動作モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経て出力トランジスタに接続し、切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経ないで出力トランジスタに接続するスイッチ手段と、をさらに備えているようにしたので、高速動作モード時と低消費電流モード時に共通の差動増幅回路を使用することができ、2つの誤差増幅回路を組み込むことなく高速動作モード時も低消費電流モード時も定電圧回路を動作させることができる。これにより、定電圧回路全体の面積を縮小することができる。
また、高速動作モード時と低消費電流モード時に共通の差動増幅回路を使用することで、入力オフセット電圧が変動して出力電圧が変化することがなく、従来のように出力電圧検出抵抗を2組備えて微調整を行う必要がなくなり、調整工程を簡素化できる。この構成では、高速動作モード時は増幅回路を作動させるので高速動作が可能であり、低消費電流モード時は増幅回路を経ないので増幅回路で消費される電流が抑えられる。
【0019】
増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、スイッチ手段は高速動作モードにはスイッチをオンとすることにより増幅回路を作動させ、低消費電流モード時にはスイッチをオフとすることにより増幅回路の貫通電流を遮断するようになっているので、低消費電流モード時の消費電流がさらに抑えられる。
【0020】
差動増幅回路はバイアス電流を流す2つのバイアス回路を互いに並列に備えており、スイッチ手段は高速動作モードには2つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替えるようになっていれば、差動増幅回路においても高速動作モード時はバイアス電流を多く流せるので高速動作が可能となり、低消費電流モード時はバイアス電流を少なくできるので、消費電流をさらに抑えられる。
【0021】
2つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、スイッチ手段は高速動作モードにはスイッチをオンとし、低消費電流モード時にはスイッチをオフとするようにバイアス回路を切り替えるものであれば、バイアス電流の切換えが容易である。
【発明を実施するための最良の形態】
【0022】
図1は定電圧回路の一実施例を示す回路図である。
この実施例の定電圧回路は、基準電圧発生回路2、基準電圧発生回路2からの基準電圧と出力電圧Voutに比例した帰還電圧との電圧差に応じた電圧を出力する差動増幅回路4、差動増幅回路4から出力された電圧を増幅する増幅回路6、差動増幅回路4又は増幅回路6からの電圧によって作動する出力トランジスタM1、及び帰還電圧を生成するための直列抵抗R1,R2を備えている。差動増幅回路4と増幅回路6とで誤差増幅回路を構成している。
出力端子Voutは出力トランジスタM1のドレインと抵抗R1の間に設けられている。
【0023】
基準電圧発生回路2からは基準電圧Vrefが出力され、NMOSトランジスタM5のゲートに印加されている。直列抵抗R1とR2の交点にNMOSトランジスタM6のゲートが接続されており、NMOSトランジスタM6のゲートに直列抵抗R1及びR2で生成された出力電圧に比例した帰還電圧が印加されている。
【0024】
差動増幅回路4はPMOSトランジスタM2,M3、NMOSトランジスタM5,M6,M7及びM8で構成されている。NMOSトランジスタM5とM6は入力差動対となっており、共通ソースと接地間にはそれぞれ定電流源を構成しているNMOSトランジスタM7とM8が接続されている。また、NMOSトランジスタM5のドレインはPMOSトランジスタM2のドレインに接続され、M2のソースは入力電源Vinに接続されている。NMOSトランジスタM6のドレインはPMOSトランジスタM3のドレインに接続され、M3のソースは入力電源Vinに接続されている。
【0025】
PMOSトランジスタM2とM3のゲートは、切替え端子1,2を備えた切替えスイッチSW1に共通接続されている。切替え端子1はPMOSトランジスタM2のドレインに接続されており、切替え端子2はPMOSトランジスタM3のドレインに接続されている。これにより、PMOSトランジスタM2及びM3のゲートは切替えスイッチSW1の切替えによってPMOSトランジスタM2のドレイン又はPMOSトランジスタM3のドレインのいずれかに接続される。
【0026】
NMOSトランジスタM5のドレインはPMOSトランジスタM2のドレインと接続されており、NMOSトランジスタM6のドレインはPMOSトランジスタM3のドレインと接続されている。NMOSトランジスタM5のソースとNMOSトランジスタM6のソースが接続されている。
【0027】
NMOSトランジスタM7のゲートは基準電圧発生回路2に接続されて基準電圧Vrefが印加されている。さらにNMOSトランジスタM8のゲートは切替えスイッチSW5を介して基準電圧発生回路2に接続されており、スイッチSW5がオンとなっているときに基準電圧Vrefが印加されるようになっている。NMOSトランジスタM7のドレインはNMOSトランジスタM5及びNMOSトランジスタM6のソースに接続されている。NMOSトランジスタM8のドレインもNMOSトランジスタM5及びNMOSトランジスタM6のソースに接続されている。NMOSトランジスタM7及びNMOSトランジスタM8のソースは接地されている。
【0028】
増幅回路6は、PMOSトランジスタM4とNMOSトランジスタM9で構成されている。PMOSトランジスタM4のソースは入力電源Vinに接続され、ドレインはNMOSトランジスタM9のドレインと接続されている。PMOSトランジスタM4のゲートは切替えスイッチSW3を介してPMOSトランジスタM3のドレイン及びNMOSトランジスタM6のドレインに接続されている。NMOSトランジスタM9のソースは接地されている。NMOSトランジスタM9のゲートはNMOSトランジスタM8のゲートに接続され、かつ切替えスイッチSW6を介して接地されている。
【0029】
出力トランジスタM1のソースは入力電源Vinに接続されており、ドレインは直列抵抗R1,R2を介して接地されている。出力トランジスタM1のゲートは切替え端子1,2を備えた切替えスイッチSW4のコモン端子に接続されている。切替えスイッチSW4の切替え端子1はPMOSトランジスタM4のドレイン及びNMOSトランジスタM9のドレインに接続されており、切替え端子2はスイッチSW2を介してPMOSトランジスタM2のドレイン及びNMOSトランジスタM5のドレインに接続されている。これにより、出力トランジスタM1のゲートは切替えスイッチSW4の切替えによって増幅回路6又は差動増幅回路4に接続される。
【0030】
切替えスイッチSW1〜SW6は図示されていない切替え信号発生部からの切替え信号によって動作するようになっている。この定電圧回路は高速動作モードと低消費電流モードの2つのモードを選択的に切り替えられるようになっており、切替え信号発生部は選択されたモードに応じた切替え信号を発生させてSW1〜SW6の制御を行なっている。
【0031】
高速動作モード時について説明する。
高速動作モードが選択された場合、切替え信号によって、切替えスイッチSW1は切替え端子1側に切り替えられ、切替えスイッチSW2,SW6はオフになり、切替えスイッチSW3,SW5はオンになり、切替えスイッチSW4は切替え端子1側に切替えられる。すなわち図1の状態となる。高速動作モード時は、差動増幅回路4と増幅回路6で構成される誤差増幅回路は高速動作用増幅回路を構成する。
【0032】
高速動作用増幅回路では、PMOSトランジスタM2及びM3のゲートがPMOSトランジスタM2のドレインに接続されている。NMOSトランジスタM8のゲート及びNMOSトランジスタM9のゲートが基準電圧発生回路2に接続されて基準電圧Vrefが印加されている。PMOSトランジスタM4のゲートはPMOSトランジスタM3のドレインに接続され、出力トランジスタM1のゲートはPMOSトランジスタM4のドレインに接続されている。
【0033】
高速動作モード時の定電圧回路の動作について説明する。
出力端子Voutからの出力電圧が上昇すると、NMOSトランジスタM6のゲートに印加される帰還電圧が上昇してNMOSトランジスタM6の電流が増加するので、PMOSトランジスタM3のドレインに接続されたPMOSトランジスタM4のゲート電圧は低下してPMOSトランジスタM4の電流が増加する。PMOSトランジスタM4の電流が増加すると出力トランジスタM1のゲート電圧は上昇するので、出力トランジスタM1の電流が減少し、出力端子Voutからの出力電圧が低下する。
【0034】
逆に、出力端子Voutからの出力電圧が低下すると、NMOSトランジスタM6のゲートに印加される帰還電圧が低下してNMOSトランジスタM6の電流が減少するので、PMOSトランジスタM3のドレインに接続されたPMOSトランジスタM4のゲート電圧は上昇してPMOSトランジスタM4の電流が減少する。PMOSトランジスタM4の電流が減少すると出力トランジスタM1のゲート電圧は低下するので、出力トランジスタM1の電流が減少し、出力端子Voutからの出力電圧が上昇する。
【0035】
次に、低消費電流モード時について説明する。図2は低消費電流モード時の定電圧回路の構成を示す回路図である。
低消費電流モードが選択された場合、図2に示されているように、切替え信号によって、切替えスイッチSW1は切替え端子2側に切り替えられ、切替えスイッチSW2,SW6はオンになり、切替えスイッチSW3,SW5はオフになり、切替えスイッチSW4は切替え端子2側に切替えられる。低消費電流モード時では、差動増幅回路4と増幅回路6からなる誤差増幅回路は低消費電流用増幅回路を構成する。
【0036】
低消費電流用増幅回路では、PMOSトランジスタM2及びM3のゲートがPMOSトランジスタM3のドレインに接続されている。NMOSトランジスタM8のゲート及びNMOSトランジスタM9のゲートは接地されている。出力トランジスタM1のゲートはNMOSトランジスタM5のドレインに接続されている。低消費電流用増幅回路ではPMOSトランジスタM4及びNMOSトランジスタM9からなる増幅回路6は差動しなくなっている。すなわち、低消費電流モードでは差動増幅回路4からの出力電圧が増幅回路6を介することなく、直接的に出力トランジスタM1に印加される。
【0037】
低消費電流モード時の定電圧回路の動作について説明する。
出力端子Voutからの出力電圧が上昇するとNMOSトランジスタM6のゲートに印加される帰還電圧が上昇し、NMOSトランジスタM6の電流が増加する。NMOSトランジスタM6の電流が増加することで、切替えスイッチ1の切替え端子2を介してPMOSトランジスタM2及びM3のゲートに印加される電圧が低下する。PMOSトランジスタM2に印加される電圧が低下するとPMOSトランジスタM2の電流が増加し、出力トランジスタM1のゲートに印加される電圧が上昇する。これにより、出力トランジスタM1の電流は減少し、出力端子Voutからの出力電圧は低下する。
【0038】
逆に、出力端子Voutからの出力電圧が低下するとNMOSトランジスタM6のゲートに印加される帰還電圧が低下し、NMOSトランジスタM6の電流が減少する。NMOSトランジスタM6の電流が減少することで、切替えスイッチ1の切替え端子2を介してPMOSトランジスタM2及びM3のゲートに印加される電圧は上昇する。PMOSトランジスタM2に印加される電圧が上昇するとPMOSトランジスタM2の電流が減少し、出力トランジスタM1のゲートに印加される電圧が低下する。これにより、出力トランジスタM1の電流は増加し、出力端子Voutからの出力電圧は上昇する。
【0039】
この実施例の定電圧回路における誤差増幅回路は、切替えスイッチSW1〜SW6の切替えにより、高速動作モード時には高速動作用増幅回路を構成し、低消費電流モード時には低消費電流用増幅回路を構成することができ、それぞれの増幅回路で共通の差動増幅回路4を使用するようになっているので、それぞれのモードで別々の差動増幅回路を使用するよりも素子面積を小さくできる。そして、モードが切り替わっても差動増幅回路は共通であるので、差動対のNMOSトランジスタM5とNMOSトランジスタM6のオフセット電圧は変わらず、オフセット電圧が変動して出力電圧が変化してしまうことがなくなる。したがって、出力電圧検出抵抗を2組備えて微調整を行なう必要がないため、回路面積を縮小でき、調整工程を簡素化できる。
【0040】
また、高速動作用増幅回路は差動増幅回路4からの出力を増幅回路6を介して出力トランジスタM1に印加するようになっているのに対し、低消費電流用増幅回路は差動増幅回路4からの出力を増幅回路6を介することなく出力トランジスタM1に印加するようになっているので、高速動作モード時には増幅回路6によって高速での動作が可能になり、低消費電流モード時には増幅回路6を差動させない分だけ消費電流を低減することができる。
【0041】
低消費電流用増幅回路では、NMOSトランジスタM8及びM9のゲートは切替え手段SW6を介して接地されるので、NMOSトランジスタM8及びM9の電流はなくなり、余分なバイアス電流が消費されなくなる。これにより、消費電流をさらに低減することができる。
【0042】
ここで、NMOSトランジスタM8としてNMOSトランジスタM7よりも電流の大きいものを用いれば、高速動作用増幅回路の差動増幅回路4のバイアス電流がより多く流れるようになるので、高速動作モード時における差動増幅回路4の応答速度が改善され、さらなる高速動作が可能になる。
【産業上の利用可能性】
【0043】
本発明の定電圧回路は高速動作モードと低消費電流モードが存在する機器へ電力を供給する電源装置に用いることができる。高速動作モードと低消費電流モードが存在する機器として、例えば携帯電話などの携帯機器を挙げることができる。
【図面の簡単な説明】
【0044】
【図1】一実施例の定電圧回路を示す高速動作モード時の回路図である。
【図2】同実施例の定電圧回路を示す低消費電流モード時の回路図である。
【図3】高速動作用増幅回路と低消費電流用増幅回路を備えた定電圧回路の一例を示す回路図である。
【図4】誤差増幅回路の構成を示す回路図であり、(A)は高速動作用増幅回路の誤差増幅回路、(B)は低消費電流用増幅回路の誤差増幅回路である。
【符号の説明】
【0045】
2 基準電圧発生回路
4 差動増幅回路
6 増幅回路
M1〜M9 トランジスタ
R1,R2 抵抗
SW1〜SW6 切替えスイッチ
【出願人】 【識別番号】000006747
【氏名又は名称】株式会社リコー
【出願日】 平成18年7月20日(2006.7.20)
【代理人】 【識別番号】100085464
【弁理士】
【氏名又は名称】野口 繁雄


【公開番号】 特開2008−27141(P2008−27141A)
【公開日】 平成20年2月7日(2008.2.7)
【出願番号】 特願2006−198402(P2006−198402)