トップ :: G 物理学 :: G05 制御;調整

【発明の名称】 ボルテージレギュレータ
【発明者】 【氏名】樋口 隆

【要約】 【課題】入力電圧範囲の広いボルテージレギュレータを提供する。

【構成】エミッタe1が電圧入力端子11に接続され、コレクタc1が電圧出力端子12に接続された第1トランジスタQ1と、一方の入力端子が分圧回路13に接続され、他方の入力端子が基準電圧源14に接続され、出力端子が第1トランジスタQ1のベースb1に接続された第1差動増幅器15と、エミッタe2とベースb2が第1トランジスタQ1に並列接続され、コレクタc2が第1抵抗R1を介して接地された第2トランジスタQ2と、一方の入力端子が電圧出力端子12に接続され、他方の入力端子が第1抵抗R1に接続され、出力端子が第1トランジスタQ1のベースb1に接続された第2差動増幅器16と、一端が電圧入力端子11に接続され、他端が第1抵抗R1に接続され、入力電圧Vinに応じた電流I3を第1抵抗R1に供給する電流供給手段17とを具備する。
【特許請求の範囲】
【請求項1】
第1電極が電圧入力端子に接続され、第2電極が電圧出力端子に接続された第1トランジスタと、
一端が前記電圧出力端子に接続され、他端が基準電位に接続され、前記電圧出力端子の出力電圧を分圧する分圧回路と、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続され、出力端子が前記第1トランジスタの制御電極に接続された第1差動増幅器と、
第1電極および制御電極が前記第1トランジスタに並列接続され、第2電極が第1抵抗を介して基準電位に接続された第2トランジスタと、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が前記第1抵抗に接続され、出力端子が前記第1トランジスタの制御電極に接続された第2差動増幅器と、
一端が前記電圧入力端子に接続され、他端が前記第1抵抗に接続され、前記電圧入力端子の入力電圧に応じた電流を前記第1抵抗に供給する電流供給手段と、
を具備することを特徴とするボルテージレギュレータ。
【請求項2】
前記電流供給手段が、第2抵抗であることを特徴とする請求項1に記載のボルテージレギュレータ。
【請求項3】
前記電流供給手段が、第2抵抗と非線形素子との直列回路であることを特徴とする請求項1に記載のボルテージレギュレータ。
【請求項4】
前記電流供給手段が、前記入力電圧と前記出力電圧との両方に応じた電流を前記第1抵抗に供給することを特徴とする請求項1に記載のボルテージレギュレータ。
【請求項5】
前記電流供給手段が、第2抵抗と制御電極とが前記電圧出力端子に接続された第3トランジスタの直列回路であることを特徴とする請求項4に記載のボルテージレギュレータ。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、ボルテージレギュレータに関する。
【背景技術】
【0002】
ボルテージレギュレータは、電源と負荷との間に出力電圧調整用のブーストトランジスタを直列に接続し、ブーストトランジスタの導通を制御することにより、一定の出力電圧を負荷に供給している。
従来、出力端子が短絡するなどの過負荷に対して、ブーストトランジスタの電力損失が許容値を超えて破壊されるのを防ぐために、過負荷時に出力量を低減させる低減型(所謂、フの字型)の保護回路が知られている(例えば、特許文献1参照。)。
【0003】
特許文献1に開示されたボルテージレギュレータは、ブーストトランジスタであるMOSトランジスタと、出力電流を制限する第1電流制限回路と、出力電圧の減少を検出し、出力電流を制限するための第2電流制限回路とを具備している。
これにより、最大出力電流を増大させるとともに、短絡電流が小さくなるようにして、最大出力電流と短絡電流の比を可変させている。
【0004】
然しながら、特許文献1に開示されたボルテージレギュレータは、入力電圧によらず出力電流と出力電圧との関係は一定なので、ボルテージレギュレータに供給される入力電圧が高いほど、ブーストトランジスタの電力損失が増加し、許容値を超えてブーストトランジスタが破壊される恐れがある。
【0005】
そのため、ブーストトランジスタの電力損失が許容値を超えないように、入力電圧に上限が設けられるので、ボルテージレギュレータに供給可能な入力電圧の範囲が狭められるという問題がある。
【0006】
従って、入力電圧仕様が異なる複数のボルテージレギュレータを用いる電子機器では、入力電圧の供給を1つの電源で賄うことができず、入力電圧仕様に合せて複数の電源を用意しなければならない場合が生じる。そのため、電子機器の設計、製造が複雑になるという問題がある。
【0007】
また、誤接続などにより、一時的にでもボルテージレギュレータに過大な入力電圧が印加された場合に、ブーストトランジスタの電力損失が許容値を超えて、ブーストトランジスタが破壊される恐れがある。
【特許文献1】米国特許第6720754B2号明細書
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、入力電圧範囲の広いボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様のボルテージレギュレータは、第1電極が電圧入力端子に接続され、第2電極が電圧出力端子に接続された第1トランジスタと、一端が前記電圧出力端子に接続され、他端が基準電位に接続され、前記電圧出力端子の出力電圧を分圧する分圧回路と、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続され、出力端子が前記第1トランジスタの制御電極に接続された第1差動増幅器と、第1電極および制御電極が前記第1トランジスタに並列接続され、第2電極が第1抵抗を介して基準電位に接続された第2トランジスタと、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が前記第1抵抗に接続され、出力端子が前記第1トランジスタの制御電極に接続された第2差動増幅器と、一端が前記電圧入力端子に接続され、他端が前記第1抵抗に接続され、前記電圧入力端子の入力電圧に応じた電流を前記第1抵抗に供給する電流供給手段と、を具備することを特徴としている。
【発明の効果】
【0010】
本発明によれば、入力電圧範囲の広いボルテージレギュレータが得られる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0012】
本発明の実施例1に係るボルテージレギュレータについて図1乃至図3を用いて説明する。図1はボルテージギュレータを示す回路図、図2はボルテージレギュレータの出力電流と出力電圧の関係を示す図、図3はボルテージレギュレータの入力電圧と短絡電流および電力損失との関係を示す図である。
【0013】
図1に示すように、本実施例のボルテージレギュレータ10は、エミッタe1(第1電極)が電圧入力端子11に接続され、コレクタc1(第2電極)が電圧出力端子12に接続されたpnp型第1バイポーラトランジスタQ1(第1トランジスタ)と、一端が電圧出力端子12に接続され、他端が基準電位GNDに接続され、出力電圧Voutを分圧する分圧回路13と、一方の入力端子が分圧回路13の出力端に接続され、他方の入力端子が基準電圧源14に接続され、出力端子が第1トランジスタQ1のベースb1(制御電極)に接続された第1差動増幅器15とを具備している。
【0014】
更に、エミッタe2(第1電極)およびベースb2(制御電極)が第1トランジスタQ1に並列接続され、コレクタc2(第2電極)が第1抵抗R1を介して基準電位GNDに接続されたpnp型第2バイポーラトランジスタQ2(第2トランジスタ)と、一方の入力端子が分圧回路13の出力端に接続され、他方の入力端子が第1抵抗R1に接続され、出力端子が第1トランジスタQ1のベースb1(制御電極)に接続された第2差動増幅器16とを具備している。
【0015】
更に、一端が電圧入力端子11に接続され、他端が第1抵抗R1に接続され、第1抵抗R1に入力電圧Vinに応じた電流を供給する電流供給手段17を具備している。
【0016】
電圧入力端子11には、電源18、例えば電圧Vinが12Vの車載用バッテリーが接続されている。
電圧出力端子12には、負荷19、例えば動作電圧が5Vのマイクロコンピュータを用いた電子機器が接続されている。
更に、電圧出力端子12には、ボルテージレギュレータ10の発振を防止するための位相補償用キャパシタンス20が接続されている。
基準電圧源14は基準電圧として、例えば出力電圧が1.25Vのバンドギャップ電圧Vbgを出力するバンドギャップ電圧源である。
第1トランジスタQ1と、分圧回路13と、第1差動増幅器15とにより、出力電圧Voutを分圧した電圧Vsが基準電圧Vbgに等しくなるように第1トランジスタQ1のベース電流を制御して、出力電圧Voutを所定の値に制御している。
【0017】
第1トランジスタQ1および第2トランジスタQ2は、例えば同一半導体チップに隣接して形成され、共通のコレクタc1、c2とベースb1、b2を有し、エミッタe1、e2の面積が異なるトランジスタユニットである。
【0018】
第1トランジスタQ1のエミッタ面積は、第2トランジスタQ2のエミッタ面積より十分大きく、例えば面積比で1000:1に設定されており、第1トランジスタQ1と第2トランジスタQ2とには、エミッタ面積比に応じた電流が流れる。
【0019】
例えば、第1トランジスタQ1を流れる電流が1Aのとき、第2トランジスタQ2には1mAの電流が流れるので、第2トランジスタQ2は第1トランジスタQ1を流れる電流I1に応じた電流I2を第1抵抗R1に供給する。
即ち、第2トランジスタQ2は第1トランジスタQ1の電流検出トランジスタであり、第1抵抗R1は電流電圧変換抵抗である。
【0020】
電流供給手段17は、第2抵抗R2を具備している。第2差動増幅器16の入力インピーダンスは第1抵抗R1に比べて十分大きいので、電流供給手段17は入力電圧Vinに応じた電流I3を第1抵抗R1に供給する。
【0021】
従って、第1抵抗R1には、第1トランジスタQ1を流れる電流I1に応じて第2トランジスタQ2を流れる電流I2と、入力電圧Vinに応じて第2抵抗R2に流れる電流I3の和の電流I4=I2+I3が流れるので、第1抵抗R1の電圧降下VrとしてR1×I4=R1×(I2+I3)が得られる。
【0022】
第2トランジスタQ2と、第1抵抗R1と、電流供給手段17と、第2差動増幅器16とにより、第1抵抗R1の電圧降下Vrと出力電圧Voutを分圧した電圧Vsとが等しくなるように第1トランジスタQ1のベース電流を制御し、出力電流Ioutが規定値を超えたときに、出力電流Ioutを低減させるとともに出力電圧Voutを低減している。
【0023】
始めに、ボルテージレギュレータ10の出力電圧の制御動作について説明する。例えば、電源18の電圧Vin=12Vを出力電圧Vout=5Vに降圧して、負荷19に出力電流Ioutを供給する場合、初期状態において出力電圧Voutは0Vである。
【0024】
分圧回路13は、出力電圧Voutを抵抗で分圧して分圧電圧Vsを出力する。
差動増幅器15は、分圧電圧Vsとバンドギャップ電圧Vbgを比較する。初期状態においては分圧電圧Vsよりバンドギャップ電圧Vbgが高いので、差動増幅器15の出力電圧は下降する。
【0025】
その結果、第1トランジスタQ1のベースb1の電位が低くなり、コレクタ電流が増加し、出力電圧Voutが上昇する。
出力電圧Voutの上昇が続き、その分圧電圧Vsがバンドギャップ電圧Vbgより高くなると、差動増幅器15の出力は反転し上昇する。
【0026】
その結果、第1トランジスタQ1のコレクタ電流が減少し、出力電圧Voutの上昇が停止する。
これにより、出力電圧Voutは分圧電圧Vsとバンドギャップ電圧Vbgが等しくなったところで安定する。
【0027】
基準電圧としているバンドギャップ電圧Vbgは非常に安定した電圧であるので、出力電圧Voutも同様に安定した電圧となる。従って、負荷19に安定化された電圧が供給され、出力電流Ioutが流れる。
【0028】
次に、ボルテージレギュレータ10の過負荷時における過電流の保護動作について説明する。
図2は、ボルテージレギュレータ10の出力電流Ioutと出力電圧Voutとの関係を、電流供給手段17を有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【0029】
図2に示すように、比較例では、出力電流Ioutが許容値Im2を超えたものとすると、第1抵抗R1の電圧降下Vr=R1×I2の増加によって、第2差動増幅器16の出力電圧が増加し、第1トランジスタQ1のベース電圧が増加し、第1トランジスタQ1のコレクタ電流が減少して出力電流Ioutを拘束すると同時に、出力電圧Voutが低下する。
【0030】
電圧出力端子12が短絡した場合は、出力電圧Voutがゼロまで低下するとともに、出力電流Ioutは短絡電流Is2まで減少する。
【0031】
これに対して、本実施例では、第2抵抗R2により、入力電圧Vinに応じた電流I3が付加されて、第1抵抗R1の電圧降下VrがR1×(I2+I3)になるので、出力電流Ioutが許容値Im2に達する前に、出力電流Ioutが許容値Im2に達したとして過電流の保護動作を開始させることが可能である。
【0032】
即ち、電流供給手段17を有しない比較例では、出力電流Ioutは許容値Im2を超えると破線22に沿って変化する。
一方、本実施例では、電流I3の効果により、許容値ImがIm2からIm1にシフトし、短絡電流IsがIs2からIs1にシフトするので、出力電流Ioutは許容値Im1を超えると実線23に沿って変化する。
【0033】
シフト量ΔIは、I3/(I2+I3)に比例するので、例えばI3=I2となるように第2抵抗R2を定めることにより、Im1をIm2の1/2に、Is1をIs2の1/2にそれぞれ設定することができる。なお、短絡電流Isは通常、許容値Imの数分の一程度に設定される。
【0034】
図3は、ボルテージレギュレータ10の入力電圧Vinと、許容値Im、短絡電流Isおよび第1トランジスタQ1の電力損失Pdとの関係を、電流供給手段17を有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【0035】
ボルテージレギュレータ10は、入力電圧Vinが出力電圧Voutと第1トランジスタQ1のコレクタ・エミッタ電圧Vce1との和の入力電圧Vin1=Vout+Vce1以上になると動作する。
【0036】
図3(a)に示すように、比較例では、入力電圧Vinにかかわらず、許容値Imおよび短絡電流Isはそれぞれ一定である。
一方、本実施例では、入力電圧Vinに応じて電流I3が流れ、入力電圧Vinが高くなるほどシフト量ΔIが大きくなるので、許容値Imおよび短絡電流Isは入力電圧Vinに応じて減少する特性を示す。
【0037】
図3(b)に示すように、比較例では、入力電圧Vinにかかわらず、出力電流Ioutは一定なので、第1トランジスタQ1の損失Pdは入力電圧Vinに応じて増大する。入力電圧VinがVin2のときに、第1トランジスタQ1の損失Pdが許容損失Pdmを超えるとすると、ボルテージレギュレータ10に供給できる入力電圧Vinの範囲はVin1〜Vin2の間に制限される。
【0038】
一方、本実施例では、入力電圧Vinに応じて出力電流Ioutが減少するので、第1トランジスタQ1の損失Pdは入力電圧Vinにかかわらず略一定である。
入力電圧VinがVin3のときに、短絡電流Is1がゼロになるとすると、ボルテージレギュレータ10に供給できる入力電圧Vinの範囲はVin1〜Vin3まで拡大することが可能である。
【0039】
図4はパッケージ内に収納された第1トランジスタQ1および第2トランジスタQ2が外付けされたボルテージレギュレータの構成を示す図である。
【0040】
図4に示すように、ボルテージレギュレータ30は、第1抵抗R1と、第2抵抗R2と、分圧回路13と、基準電圧源14と、第1差動増幅器15と、第2差動増幅器16とが同一半導体チップ31上にモノリシックに集積して形成され、ディスクリートの第1および第2トランジスタQ1、Q2が半導体チップ31に外付けされている。
【0041】
半導体チップ31上には、第1および第2トランジスタQ1、Q2を外付けするためのボンディングパッド32a〜32dが形成されている。
電圧入力端子11はワイヤ33aを介してボンディングパッド32aに接続され、電圧出力端子12はワイヤ33dを介してボンディングパッド32dに接続されている。
第1トランジスタQ1のベースb1は、ワイヤ33bを介してボンディングパッド32bに接続されている。
第2トランジスタQ2のコレクタc2は、ワイヤ33cを介してボンディングパッド32cに接続されている。
また、半導体チップ31のボンディングパッド32eは、基準電位GNDに接続されている。
【0042】
以上説明したように、本実施例のボルテージレギュレータ10は、入力電圧Vinに応じた電流I3を第1抵抗R1に供給する電流供給手段17として、第2抵抗R2を具備している。
【0043】
その結果、入力電圧Vinに応じて、出力電流Ioutの許容値Imおよび短絡電流Isが低減するので、入力電圧が高い場合でも、第1トランジスタQ1の損失pdを許容値Pdm以下に保つことができる。従って、入力電圧範囲が広いボルテージレギュレータ10が得られる。
【0044】
ここでは、第1および第2トランジスタQ1、Q2がバイポーラトランジスタである場合について説明したが、絶縁ゲート電界効果トランジスタ(MOSトランジスタ)としても良い。
第1および第2トランジスタQ1、Q2がMOSトランジスタの場合は、トランジスタの消費電力を少なくすることができる利点がある。
【0045】
また、分圧回路13が半導体チップ31にモノリシックに形成された場合について説明したが、外付けとしても構わない。
分圧回路13が外付けの場合には、分圧比により出力電圧Voutが可変できる利点がある。
【0046】
更に、第1および第2差動増幅器15、16の一方の入力端子に、分圧回路13により出力電圧Voutを分圧した電圧Vsをそれぞれ供給する場合について説明したが、異なる電圧をそれぞれ供給しても構わない。
即ち、第1差動増幅器15の一方の入力端子に、分圧回路13により出力電圧Voutを分圧した電圧Vsを供給し、第2差動増幅器16の一方の入力端子に、別の分圧回路により出力電圧Voutを分圧した電圧を供給しても良い。
これによれば、出力電圧Voutの設定と、電流I3の設定がそれぞれ独立に行え、回路設計の自由度が増加する利点がある。
【実施例2】
【0047】
本発明の実施例2に係るボルテージレギュレータについて、図5および図6を用いて説明する。図5はボルテージレギュレータの要部を示す回路図、図6は出力電流Ioutと入力電圧Voutの関係を示す図である。
【0048】
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、第2抵抗R2に非線形素子が直列接続されていることにある。
【0049】
即ち、図5に示すように、本実施例のボルテージレギュレータ40は、電流供給手段17として、第2抵抗R2と、順方向に直列接続されたシリコンpn接合ダイオード41a、41b(非線形素子)とを具備している。
【0050】
シリコンpn接合ダイオード41a、41bにより、入力電圧VinがVin1とVin1+2Vfの間にある場合は、第2抵抗R2は第1抵抗R1に電流I3を供給しない。入力電圧VinがVin1+2Vfを越えると、第2抵抗R2は入力電圧Vinに応じた電流I3を第1抵抗R1に供給する。ここで、Vfはシリコンpn接合ダイオード41a、41bの順方向電圧である。
【0051】
図6は出力電流Ioutと入力電圧Voutの関係を、ダイオード41a、41bを有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【0052】
図6に示すように、本実施例では、入力電圧VinがVin1とVin4=Vin1+2Vfの間にある場合は、許容値ImはIm2を示し、入力電圧VinがV4を越えると、許容値ImはIm2からIm1にシフトし、入力電圧Vinに応じて減少する。
【0053】
同様に、入力電圧VinがVin1とVin4の間にある場合は、短絡電流IsはIs2を示し、入力電圧VinがV4を越えると、短絡電流IsはIs2からIs1にシフトし、入力電圧Vinに応じて減少する。
【0054】
一方、比較例では、許容値Imおよび短絡電流Isは入力電圧VinがVin1から直ちに入力電圧Vinに応じて減少する。
【0055】
これにより、出力電流Ioutと入力電圧Voutの関係に2Vfの不感帯が生じるので、入力電圧Vinの範囲をVin3からVin5=Vin3+2Vfに広げることが可能である。
【0056】
以上説明したように、本実施例のボルテージレギュレータ40は、電流供給手段17として、第2抵抗R2と、順方向に直列接続されたダイオード41a、41bを具備している。
【0057】
その結果、出力電流Ioutと入力電圧Voutの関係に2Vfの不感帯が生じるので、入力電圧Vinの範囲を更に2Vfだけ広げることができる利点がある。
【実施例3】
【0058】
図7は本発明の実施例3に係るボルテージレギュレータの要部を示す回路図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、第2抵抗R2に非線形素子として、ダイオード接続されたトランジスタを直列接続し、カレントミラー回路を介して第1抵抗R1に電流I3を供給するようにしたことにある。
【0059】
即ち、図7に示すように、本実施例のボルテージレギュレータ50は、電流供給手段17として、一端が電圧入力端11接続されたカレントミラー回路51と、第2抵抗R2と、ベースとコレクタが接続されたpnp型第3および第4バイポーラトランジスタQ3、Q4(第3、第4トランジスタ)との直列回路を具備している。
【0060】
カレントミラー回路51は、pnp型第5バイポーラトランジスタQ5(第5トランジスタ)と、pnp型第6バイポーラトランジスタQ6(第6トランジスタ)とを具備している。
第5トランジスタQ5は、エミッタが電圧入力端11接続され、ベースとコレクタが接続され、コレクタが第2抵抗R2に接続されている。
第6トランジスタQ6は、エミッタが電圧入力端11接続され、ベースが第5トランジスタQ5のベースに接続され、コレクタが第1抵抗R1に接続されている。
第6トランジスタQ6は、第2抵抗R2を流れる電流I3と等しい電流を第1抵抗R1に供給する。
【0061】
入力電圧VinがVin1+Vbe3+Vbe4+Vbe5を越えると、第2抵抗R2に入力電圧Vinに応じた電流I3が流れる。
ここで、Vbe3、Vbe4、Vbe5は、それぞれ第3乃至第5トランジスタQ3、Q4、Q5のベース・エミッタ間電圧である。
【0062】
第3電流I3は、(Vin−(Vbe3+Vbe4+Vbe5))/R2で表されるので、第3電流I3を第1抵抗R1の電圧降下Vrに影響されずに設定することが可能である。
【0063】
以上説明したように、本実施例のボルテージレギュレータ50は、電流供給手段17として、カレントミラー回路51と、第2抵抗R2と、ダイオード接続された第3、第4トランジスタとの直列回路を具備し、カレントミラー回路51を介して、第2抵抗R2流れる電流I3を第1抵抗R1に供給している。
【0064】
その結果、第1抵抗R1の電圧降下Vrに影響されずに、入力電圧Vinに応じた電流I3を精度よく供給できる利点がある。
【0065】
ここでは、電流供給手段17がダイオード接続された第3および第4トランジスタQ3、Q4を有する場合について説明したが、カレントミラー回路51が第5トランジスタを有しているので、第3および第4トランジスタQ3、Q4のどちらかだけでもよく、あるいは両方無くても構わない。
【0066】
第3乃至第6トランジスタQ3〜Q6がバイポーラトランジスタである場合について説明したが、MOSトランジスタで構成してもよい。
第3および第4トランジスタQ3、Q4がMOSトランジスタの場合には、その寄生ダイオードを非線形素子として利用することもできる。
【実施例4】
【0067】
本発明の実施例4に係るボルテージレギュレータについて、図8および図9を用いて説明する。図8はボルテージレギュレータの要部を示す回路図、図9は出力電流Ioutと入力電圧Voutの関係を示す図である。
【0068】
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、入力電圧Vinと出力電圧Voutとの両方に応じた電流を第1抵抗R1に供給するようにしたことにある。
【0069】
即ち、図8に示すように、本実施例のボルテージレギュレータ60は、電流供給手段17として、一端が電圧入力端11接続されたカレントミラー回路51と、第2抵抗R2と、pnp型第7バイポーラトランジスタQ7(第7トランジスタ)との直列回路を具備している。
【0070】
第7トランジスタQ7は、エミッタe7が第2抵抗R2に接続され、ベースb7が電圧出力端12に接続され、コレクタc7が基準電位GNDに接続されている。
【0071】
第7トランジスタQ7は、出力電圧Voutにより、その導通が制御され、出力電圧Voutが増加するとコレクタ電流は減少するので、第7トランジスタQ7の導通抵抗Rq7が増加する。
【0072】
これにより、入力電圧VinがVin1+Vbe5+Vce7を越えると、第2抵抗R2と導通抵抗Rq7の直列回路に、入力電圧Vinに応じて増加し、出力電圧Voutに応じて減少する電流I3が流れる。ここで、Vce7は第7トランジスタQ7のコレクタ・エミッタ間電圧である。
【0073】
入力電圧Vinが一定で、出力電流Ioutが許容値Imを超えたものとすると、第1抵抗R1の電圧降下Vr=R1×(I2+I3)の増加によって、第2差動増幅器16の出力電圧が増加し、第1トランジスタQ1のベースb1の電圧が増加し、出力電流Ioutを拘束すると同時に、出力電圧Voutが低下する。
出力電圧Voutが低下すると、第7トランジスタQ7のベース電位が低下し、コレクタ電流が増加し、導通抵抗Rq7が減少し、第3電流I3が増加する。
第3電流I3が増加すると、第1抵抗R1の電圧降下Vr=R1×(I2+I3)が増加し、出力電流Ioutが更に絞られる。
【0074】
即ち、図9に示すように、本実施例では許容値ImがIm1とIm2の間のIm3にシフトし、出力電流Ioutが許容値Im3を超えると一点鎖線24に沿って変化し、短絡電流IsがIs1とIs2の間のIs3にシフトする。
【0075】
例えば、出力電圧Vout=5Vのとき、第7トランジスタQ7の導通抵抗Rq7が第2抵抗R2に対して十分大きくなるように設定すると、許容値Im3を許容値Im2に漸近させることができる。
導通抵抗Rq7が第2抵抗R2と等しい場合には、許容値Im3として、(Im1+Im2)/2が得られる。
【0076】
出力電圧Vout=0Vのとき、第7トランジスタQ7の導通抵抗Rq7が第2抵抗R2に対して十分小さくなるように設定すると、短絡電流Is3を短絡電流Is1に漸近させることができる。
【0077】
これにより、許容値Imを大きく設定し、短絡電流Isを小さく設定し、許容値Imと短絡電流Isの比を可変することが可能である。
【0078】
以上説明したように、本実施例のボルテージレギュレータ60は、電流供給手段17として、出力電圧Voutにより、その導通が制御される第7トランジスタQ7を具備している。
【0079】
その結果、入力電圧Vinに応じて増加し、出力電圧Voutに応じて減少する電流を、第1抵抗R1に供給することができるので、出力電流Ioutの許容値Imを大きく設定し、短絡電流Isを小さく設定し、許容値Imと短絡電流Isの比を可変するこすることができる利点がある。
【図面の簡単な説明】
【0080】
【図1】本発明の実施例1に係るボルテージギュレータを示す回路図。
【図2】本発明の実施例1に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【図3】本発明の実施例1に係るボルテージレギュレータの入力電圧と短絡電流および電力損失との関係を示す図。
【図4】本発明の実施例1に係る第1および第2トランジスタが外付けされたボルテージレギュレータを示す図。
【図5】本発明の実施例2に係るボルテージレギュレータの要部を示す回路図。
【図6】本発明の実施例2に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【図7】本発明の実施例3に係るボルテージレギュレータの要部を示す回路図。
【図8】本発明の実施例4に係るボルテージレギュレータの要部を示す回路図。
【図9】本発明の実施例4に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【符号の説明】
【0081】
10、30、50、60 ボルテージレギュレータ
11 電圧入力端子
12 電圧出力端子
13 分圧回路
14 基準電源
15 第1差動増幅器
16 第2差動増幅器
17 電流供給手段
18 電源
19 負荷
20 キャパシタンス
31 半導体チップ
32a、32b、32c、32d、32e ボンディングパッド
33a、33b、33c、33e ワイヤ
41a、41b ダイオード
51 カレントミラー回路
Q1 pnp型第1バイポーラトランジスタ
Q2 pnp型第2バイポーラトランジスタ
Q3 pnp型第3バイポーラトランジスタ
Q4 pnp型第4バイポーラトランジスタ
Q5 pnp型第5バイポーラトランジスタ
Q6 pnp型第6バイポーラトランジスタ
Q7 pnp型第7バイポーラトランジスタ
R1 第1抵抗
R2 第2抵抗
【出願人】 【識別番号】000003078
【氏名又は名称】株式会社東芝
【出願日】 平成18年7月14日(2006.7.14)
【代理人】 【識別番号】100109900
【弁理士】
【氏名又は名称】堀口 浩


【公開番号】 特開2008−21206(P2008−21206A)
【公開日】 平成20年1月31日(2008.1.31)
【出願番号】 特願2006−193782(P2006−193782)