トップ :: G 物理学 :: G05 制御;調整

【発明の名称】 シリーズレギュレータ
【発明者】 【氏名】中川原 智賢

【要約】 【課題】消費電流の少ないシリーズレギュレータを提供する。

【構成】エミッタe1が電圧入力端子11に接続され、コレクタc1が電圧出力端子12に接続された第1バイポーラトランジスタQ1と、一端が第1バイポーラトランジスタQ1のベースb1に接続された第4抵抗R4と、アノードが電圧入力端子11に接続され、カソードが第4抵抗R4の他端に接続されたダイオードD4とを具備する。第4抵抗R4により第1バイポーラトランジスタQ1のベース・エミッタ間のインピーダンスを下げてベース蓄積電荷の減少を早めるとともに、第1バイポーラトランジスタQ1のベース・エミッタ間電圧Vbe1をダイオードD4の順方向電圧Vf4により打ち消して第4抵抗R4に流れる電流Ir4を減らし、消費電流Iccを低減する。
【特許請求の範囲】
【請求項1】
エミッタが電圧入力端子に接続され、コレクタが電圧出力端子に接続された第1バイポーラトランジスタと、
第1抵抗と第2抵抗との直列回路を有し、一端が前記電圧出力端子に接続され、他端が基準電位に接続された分圧回路と、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続された差動増幅器と、
制御電極が前記差動増幅器の出力端子に接続され、第1電極が前記基準電位に接地された第2トランジスタと、
第1電極が前記第1バイポーラトランジスタのベースに接続され、第2電極が前記第2トランジスタの第2電極に接続され、制御電極に所定のバイアスが印加された第3トランジスタと、
一端が前記第1バイポーラトランジスタのベースに接続された第4抵抗と、
アノードが前記電圧入力端子に接続され、カソードが前記第4抵抗の他端に接続されたダイオードと、
を具備することを特徴とするシリーズレギュレータ。
【請求項2】
前記ダイオードに、第5抵抗が並列接続さていることを特徴とする請求項1に記載のシリーズレギュレータ。
【請求項3】
前記ダイオードが、pn接合ダイオードまたはダイオード接続された第4トランジスタであることを特徴とする請求項1に記載のシリーズレギュレータ。
【請求項4】
前記第2および第3トランジスタが、バイポーラトランジスタまたは絶縁ゲート電界効果トランジスタであることを特徴とする請求項1に記載のシリーズレギュレータ。
【請求項5】
前記分圧回路と、前記差動増幅器と、前記基準電圧源と、前記第2および第3トランジスタと、前記第4抵抗と、前記ダイオードとが、同一半導体チップ上に集積して形成され、前記第1バイポーラトランジスタが前記半導体チップに配線を介して外付けされていることを特徴とする請求項1に記載のシリーズレギュレータ。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、シリーズレギュレータに関する。
【背景技術】
【0002】
シリーズレギュレータは、電源と負荷との間に出力電圧調整用のブーストトランジスタを直列に接続し、ブーストトランジスタの導通を制御することにより、一定の出力電圧を負荷に供給している(例えば、特許文献1参照。)。
【0003】
特許文献1に開示されたシリーズレギュレータは、ブーストトランジスタであるバイポーラトランジスタと、出力電圧を分圧する分圧回路と、分圧して得た電圧と所定の基準電圧とを比較するコンパレータと、ブーストトランジスタの導通をフィードバック制御するためのトランジスタと、制御用トランジスタの動作点を定めるバイアス回路とを具備している。
【0004】
然しながら、特許文献1に開示されたシリーズレギュレータは、負荷電流が急激に減少したときに、ブーストトランジスタのベース蓄積電荷の減少が遅いので、ブーストトランジスタがオフするまでの時間が長いという問題がある。
その結果、出力電圧にオーバーシュートが発生し、マイクロコンピュータなどの電子回路を有する負荷にダメージを与える恐れがある。
【0005】
これに対して、負荷電流が急激に減少したときに、出力電圧にオーバーシュートが発生するのを抑制したシリーズレギュレータが知られている(例えば、非特許文献1参照。)。
【0006】
非特許文献1に開示されたシリーズレギュレータは、ブーストトランジスタのベース・エミッタ間に抵抗を接続してベース・エミッタ間のインピーダンス下げることにより、ブーストトランジスタのベース蓄積電荷の減少を早め、ブーストトランジスタがオフするまでの時間を短縮している。その結果、出力電圧に発生するオーバーシュートを小さくしている。
【0007】
然しながら、非特許文献1に開示されたシリーズレギュレータは、ブーストトランジスタのベース・エミッタ間に接続された抵抗により、ブーストトランジスタをオンさせるために必要な電流が増えるので、消費電流が増加するという問題がある。
そのため、電源が、例えば車載用のバッテリーの場合に、車を長期間放置しておくとバッテリー上がりが生じる恐れがある。
【特許文献1】特開2003−108242号公報
【非特許文献1】東芝半導体製品データシートTB9000F、2005年11月7日、[2006年4月24検索]、インターネット< URL :http://www.semicon.toshiba.co.jp/openb2b/websearch/productDetails.jsp?partKey=TB9000F>
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、消費電流の少ないシリーズレギュレータを提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様のシリーズレギュレータは、エミッタが電圧入力端子に接続され、コレクタが電圧出力端子に接続された第1バイポーラトランジスタと、第1抵抗と第2抵抗との直列回路を有し、一端が前記電圧出力端子に接続され、他端が基準電位に接続された分圧回路と、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続された差動増幅器と、制御電極が前記差動増幅器の出力端子に接続され、第1電極が前記基準電位に接地された第2トランジスタと、第1電極が前記第1バイポーラトランジスタのベースに接続され、第2電極が前記第2トランジスタの第2電極に接続され、制御電極に所定のバイアスが印加された第3トランジスタと、一端が前記第1バイポーラトランジスタのベースに接続された第4抵抗と、アノードが前記電圧入力端子に接続され、カソードが前記第4抵抗の他端に接続されたダイオードと、を具備することを特徴としている。
【発明の効果】
【0010】
本発明によれば、消費電流の少ないシリーズレギュレータが得られる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0012】
本発明の実施例1に係るシリーズレギュレータについて図1および図2を用いて説明する。図1はシリーズレギュレータを示す回路図、図2はシリーズレギュレータの効果を示す図である。
【0013】
図1に示すように、本実施例のシリーズレギュレータ10は、エミッタe1が電圧入力端子11に接続され、コレクタc1が電圧出力端子12に接続されたpnp型第1バイポーラトランジスタQ1と、第1および第2抵抗R1、R2の直列回路を有し、一端が電圧出力端子12に接続され、他端が基準電位GNDに接続された分圧回路13と具備している。
【0014】
更に、一方の入力端子が分圧回路13の出力端に接続され、他方の入力端子が基準電圧源14に接続された差動増幅器15と、ベースb2(制御電極)が差動増幅器15の出力端子に接続され、コレクタc2(第1電極)が基準電位GNDに接続されたpnp型第2バイポーラトランジスタQ2(第2トランジスタ)と、コレクタc3(第1電極)が第1バイポーラトランジスタQ1のベースb1に接続され、エミッタe3(第2電極)が第2バイポーラトランジスタQ2のエミッタe2(第2電極)に接続されたnpn型第3バイポーラトランジスタQ3(第3トランジスタ)と、を具備している。
【0015】
更に、一端が電圧入力端子11に接続され、他端が第3バイポーラトランジスタQ3のベースb3(制御電極)に接続された第3抵抗R3と、アノード側が第3抵抗R3の他端に接続され、カソード側が基準電位GNDに接続されたダイオードD1〜D3の直列回路とを有するバイアス回路16を具備している。
【0016】
更に、一端が第1バイポーラトランジスタQ1のベースb1に接続された第4抵抗R4と、アノードが電圧入力端子11に接続され、カソードが第4抵抗R4の他端に接続されたダイオードD4とを具備している。
【0017】
電圧入力端子11には、電源17、例えば出力電圧Vaが12Vの車載用バッテリーが接続されている。
電圧出力端子12には、負荷19、例えば動作電圧が5Vのマイクロコンピュータを用いた電子機器が接続されている。
更に、電圧出力端子12には、シリーズレギュレータ10の発振を防止するための位相補償用キャパシタンス20が接続されている。
【0018】
基準電圧源14は、例えば出力電圧が1.25Vのバンドギャップ電圧Vbgを出力するバンドギャップ電圧源である。
バイアス回路16のダイオードD1〜D3およびダイオードD4は、ダイオード接続されたバイポーラトランジスタである。
【0019】
シリーズレギュレータ10が、電源17の電圧Va=12Vを出力電圧Vcc=5Vに降圧して、負荷19に供給する動作について説明する。初期状態において、出力電圧Vccは0Vである。
【0020】
分圧回路13は、出力電圧Vccを第1および第2抵抗R1、R2で分圧して分圧電圧Vsを出力する。
差動増幅器15は、分圧電圧Vsとバンドギャップ電圧Vbgを比較する。初期状態においては分圧電圧Vsよりバンドギャップ電圧Vbgが高いので、差動増幅器15の出力電圧は下降する。
【0021】
その結果、第2バイポーラトランジスタQ2のベースb2の電位が低くなり、コレクタ電流Ic2は増加する。コレクタ電流Ic2は、第3バイポーラトランジスタQ3のエミッタe3とコレクタc3を介して第1バイポーラトランジスタQ1のベース電流Ib1となる。
これにより、第1バイポーラトランジスタQ1のコレクタ電流Ic1が増加し、出力電圧Vccが上昇する。
【0022】
出力電圧Vccの上昇が続き、その分圧電圧Vsがバンドギャップ電圧Vbgより高くなると、差動増幅器15の出力は反転し上昇する。
【0023】
その結果、第2バイポーラトランジスタQ2のコレクタ電流Ic2は減少し、第1バイポーラトランジスタQ1のコレクタ電流Ic1が減少し、出力電圧Vccの上昇が停止する。
【0024】
これにより、出力電圧Vccは分圧電圧Vsとバンドギャップ電圧Vbgが等しくなったところで安定する。
基準電圧としているバンドギャップ電圧Vbgは非常に安定した電圧であるので、出力電圧Vccも同様に安定した電圧となる。従って、負荷19に安定化された電圧が供給され、負荷電流ILが流れる。
【0025】
次に、負荷電流ILが急減(IL→0)すると、第4抵抗R4により第1バイポーラトランジスタQ1のベース・エミッタ間のインピーダンスが低く設定されているので、ベース蓄積電荷の減少が早まり、出力電圧Vccに発生するオーバーシュートが抑制されてシリーズレギュレータ10は低負荷電流状態になる。
【0026】
低負荷電流状態において、シリーズレギュレータ10は、出力電圧Vccを所定の電圧に維持するために、第1バイポーラトランジスタQ1のベース電流Ib1と、第4抵抗R4を流れる電流Ir4と、分圧回路13およびバイアス回路16に流れる電流とを消費している。
【0027】
第4抵抗R4を流れる電流Ir4は、第4抵抗R4にダイオードD4が直列接続されているので、Ir4=(Vbe1−Vf4)/R4で表される。
ここで、Vbe1は第1バイポーラトランジスタQ1のベース・エミッタ間電圧、Vf4はダイオードD4の順方向電圧である。
【0028】
第1バイポーラトランジスタQ1のベース・エミッタ間電圧Vbe1、ダイオードD4の順方向電圧Vf4は、ぞれぞれのトランジスタの飽和電流およびエミッタ面積によって決まるので、Vbe1≒Vf4となるように設定することにより、第4抵抗R4を流れる電流Ir4を小さくすることができる。その結果、シリーズレギュレータ10の消費電流Iccを低減することが可能である。
【0029】
オーバーシュートの抑制効果は、第4抵抗R4が小さいほど大きくなる。従来例では、第4抵抗R4を小さくするほど第4抵抗R4を流れる電流Ir4が増加し、シリーズレギュレータの消費電流Iccも増加していた。
【0030】
本実施例では、第4抵抗R4を小さくしても、ダイオードD4により第4抵抗R4を流れる電流Ir4の増加が抑えられるので、シリーズレギュレータ10の消費電流Iccの増加を抑えることができる。
【0031】
図2に示すように、実験によれば、第4抵抗R4が、例えば70kΩのときに、ダイオードD4を有しない場合、第4抵抗R4を流れる電流Ir4は10μA程度であるのに対して、ダイオードD4を有する場合、第4抵抗R4を流れる電流Ir4は2μA程度に低減される(矢印a)。
【0032】
また、第4抵抗R4が、例えば30kΩのときに、ダイオードD4を有しない場合、第4抵抗R4を流れる電流Ir4は第4抵抗R4が70kΩのときの2倍以上であるのに対して、ダイオードD4を有する場合、第4抵抗R4を流れる電流Ir4は数μAに低減される(矢印b)。
【0033】
一方、出力電圧Vccのオーバーシュートは、第4抵抗R4が小さいほど改善されるので、オーバーシュートを改善するために第4抵抗R4を小さくしても第4抵抗R4を流れる電流Ir4の増加が抑えられる。
【0034】
第4抵抗R4を、例えば70kΩから30kΩに小さくしても、ダイオードD4を有する場合、第4抵抗R4を流れる電流Ir4は2μA程度から数μA程度の増加にとどまる(矢印c)のに対して、ダイオードD4を有しない場合、第4抵抗R4を流れる電流Ir4は10μA程度から2倍以上増加する(矢印d)。
【0035】
図3は第1バイポーラトランジスタQ1が外付けされたシリーズレギュレータ10の構成を示す図である。
【0036】
図3に示すように、シリーズレギュレータ30は、分圧回路13と、基準電圧源14と、差動増幅器15と、第1および第2バイポーラトランジスタQ2、Q3と、バイアス回路16と、第4抵抗R4と、ダイオードD4とが同一半導体チップ31上にモノリシックに集積して形成され、ディスクリートの第1バイポーラトランジスタQ1が半導体チップ31に外付けされている。
【0037】
半導体チップ31上には、第1バイポーラトランジスタQ1を外付けするためのボンディングパッド32a〜32cが形成されている。
電圧入力端子11はワイヤ33aを介してボンディングパッド32aに接続され、第1バイポーラトランジスタQ1のベースb1はワイヤ33bを介してボンディングパッド32bに接続され、電圧出力端子12はワイヤ33cを介してボンディングパッド32cに接続されている。
【0038】
図4はダイオードD4であるダイオード接続された第4トランジスタを示す図で、図4(a)はその平面図、図4(b)は図4(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。
【0039】
図4に示すように、p型シリコン基板40に形成されたn型埋め込み領域41内にコレクタ層、ベース層およびエミッタ層を有するnpn型第4バイポーラトランジスタQ4(第4トランジスタ)が形成されている。
第4バイポーラトランジスタQ4は、n型埋め込み領域41によりp型シリコン基板40と絶縁分離されている。
【0040】
配線42を介して、ベースb4とコレクタc4が接続され、コレクタc4がアノードとして電圧入力端子11へ接続されている。また、エミッタe4はカソードとして第4抵抗R4の他端に接続されている。
【0041】
以上説明したように、本実施例のシリーズレギュレータ10は、第1バイポーラトラトンジスタQ1のベースb1とエミッタe1間に第4抵抗R4とダイオードD4が直列に接続されている。
【0042】
その結果、第4抵抗R4により第1バイポーラトラトンジスタQ1のベースb1とエミッタe1間のインピーダンスを小さくして、出力電圧Vccのオーバーシュートを抑えるとともに、ダイオードD4により第1バイポーラトラトンジスタQ1のベースb1とエミッタe1間電圧Vbe1をダイオードD4の順方向電圧Vf4で打ち消して、第4抵抗R4に流れる電流Ir4を低減することができる。従って、消費電流Iccの少ないシリーズレギュレータ10が得られる。
【0043】
ここでは、ダイオードD4がダイオード接続されたバイポーラトランジスタである場合について説明したが、シリコンpn接合ダイオードであっても構わない。また、ダイオード接続された絶縁ゲート電界効果トランジスタ(MOSトランジスタ)やその寄生ダイオードで構成することもできる。
【実施例2】
【0044】
図5は本発明の実施例2に係るシリーズレギュレータを示す回路図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、ダイオードD4に抵抗が並列接続されていることにある。
【0045】
即ち、図5に示すように、本実施例のシリーズレギュレータ50は、ダイオードD4に並列に接続された第5抵抗R5を具備している。
【0046】
これにより、ダイオードD4である第4バイポーラトランジスタQ4のベース・エミッタ間のインピーダンスが小さくなるので、第4バイポーラトランジスタQ4の蓄積電荷の減少を早めることができる。
【0047】
以上説明したように、本実施例のシリーズレギュレータ50は、ダイオードD4に並列接続された第5抵抗R5を具備している。その結果、第4バイポーラトランジスタQ4の蓄積電荷の減少を早め、出力電圧Vccのオーバーシュートを更に抑制することができる利点がある。
【実施例3】
【0048】
図6は本発明の実施例3に係るシリーズレギュレータを示す回路図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、第2および第3バイポーラトランジスタQ2、Q3を絶縁ゲート電界効果トランジスタ(MOSトランジスタ)に置き換えたことにある。
【0049】
即ち、図6に示すように、本実施例のシリーズレギュレータ60は、ゲートG1が差動増幅器15の出力端に接続され、ソースS1が基準電位GNDに接続されたn型第1MOSトランジスタM1(第2トランジスタ)と、ドレインD2が第1バイポーラトランジスタQ1のベースb1に接続され、ソースS2が第1MOSトランジスタM1のドレインD1に接続されたn型第2MOSトランジスタM2(第3トランジスタ)とを具備している。第2MOSトランジスタM2のゲートG2は、第3抵抗R3の他端に接続されている。
【0050】
以上説明したように、本実施例のシリーズレギュレータ60は、第2および第3バイポーラトランジスタQ2、Q3を第1および第2MOSトランジスタM1、M2に置き換えたので、第2および第3トランジスタを駆動する電流が減少し、更に消費電流Iccを低減できる利点がある。
なお、第1MOSトランジスタM1はp型でも良く、その場合には差動増幅器15の極性を反転する必要があることは言うまでも無い。
【図面の簡単な説明】
【0051】
【図1】本発明の実施例1に係るシリーズレギュレータを示す回路図。
【図2】本発明の実施例1に係るシリーズレギュレータの効果を示す図。
【図3】本発明の実施例1に係る第1バイポーラトランジスタが外付けされたシリーズレギュレータを示す図。
【図4】本発明の実施例1に係るダイオード接続された第4バイポーラトランジスタを示す図で、図4(a)はその平面図、図4(b)は図4(a)のA−A線に沿って切断し矢印方向に眺めた断面図。
【図5】本発明の実施例2に係るシリーズレギュレータを示す回路図。
【図6】本発明の実施例3に係るシリーズレギュレータを示す回路図。
【符号の説明】
【0052】
10、30、50、60 シリーズレギュレータ
11 電圧入力端子
12 電圧出力端子
13 分圧回路
14 基準電源
15 差動増幅器
16 バイアス回路
17 電源
19 負荷
20 キャパシタンス
31 半導体チップ
32a、32b、32c、32d ボンディングパッド
33a、33b、33c ワイヤ
40 p型シリコン基板
41 n型埋め込み領域
42 配線
Q1 pnp型第1バイポーラトランジスタ
Q2 npn型第2バイポーラトランジスタ
Q3 pnp型第3バイポーラトランジスタ
Q4 npn型第4バイポーラトランジスタ
R1、R2、R3、R4、R5 第1〜第5抵抗
D1、D2、D3、D4 ダイオード
M1 n型第1MOSトランジスタ
M2 n型第2MOSトランジスタ
【出願人】 【識別番号】000003078
【氏名又は名称】株式会社東芝
【出願日】 平成18年7月5日(2006.7.5)
【代理人】 【識別番号】100109900
【弁理士】
【氏名又は名称】堀口 浩


【公開番号】 特開2008−15764(P2008−15764A)
【公開日】 平成20年1月24日(2008.1.24)
【出願番号】 特願2006−185781(P2006−185781)