トップ :: G 物理学 :: G04 時計

【発明の名称】 タイマー回路
【発明者】 【氏名】葛西 圭

【要約】 【課題】小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を実現する。

【解決手段】本発明のタイマー回路は、周期的にオン/オフを繰り返すスイッチ制御信号Voscに基づいて断続的に一定値の電流Iref2を生成し出力する定電流源11と、一端が定電流源11の出力に接続され、他端がVssに接続され、定電流源11からの出力電流Iref2の電荷を蓄積するコンデンサC2と、コンデンサC2の両端の電圧Vc2を入力回路しきい値と比較するインバータINV1を有する。
【特許請求の範囲】
【請求項1】
周期的にオン/オフを繰り返すスイッチ制御信号に基づいて断続的に一定値の電流を生成し出力する定電流源と、
一端が前記定電流源の出力に接続され、他端が第1の基準電位に接続され、前記定電流源からの前記出力電流の電荷を蓄積するコンデンサと、
前記コンデンサの両端の電圧を所定の参照電位と比較する比較手段を有することを特徴とするタイマー回路。
【請求項2】
前記定電流源は、
ドレイン端子が第2の基準電位に接続され、ゲート端子がソース端子に接続された第1のMOSトランジスタと、
ドレイン端子が前記第2の基準電位に接続され、ゲート端子が前記第1のMOSトランジスタの前記ゲート端子に接続された第2のMOSトランジスタと、
前記第1のMOSトランジスタの前記ソース端子に一端が接続され、他端が前記第1の基準電位に接続された電流源と、
電流路の一端が前記第2のMOSトランジスタのソース端子に接続され、前記電流路の他端が出力として前記コンデンサの一端に接続され、制御端子に前記スイッチ制御信号が入力されるスイッチ素子を有することを特徴とする請求項1に記載のタイマー回路。
【請求項3】
前記定電流源は、
ドレイン端子が第2の基準電位に接続され、ゲート端子がソース端子に接続された第1のMOSトランジスタと、
ドレイン端子が前記第2の基準電位に接続され、ゲート端子が前記第1のMOSトランジスタの前記ゲート端子に接続され、ソース端子が出力として前記コンデンサの一端に接続された第2のMOSトランジスタと、
前記第1のMOSトランジスタの前記ソース端子に一端が接続され、他端が前記第1の基準電位に接続された電流源と、
ドレイン端子が前記第2の基準電位に接続され、ソース端子が前記第1のMOSトランジスタの前記ソース端子に接続され、ゲート端子に前記スイッチ制御信号が入力される第3のMOSトランジスタを有することを特徴とする請求項1に記載のタイマー回路。
【請求項4】
前記比較手段は、入力段の回路閾値が前記参照電位となるよう設定されたインバータ回路であることを特徴とする請求項1に記載のタイマー回路。
【請求項5】
前記比較手段は、第1の入力に前記コンデンサの一端が接続され、第2の入力に前記参照電位が接続された差動増幅回路であることを特徴とする請求項1に記載のタイマー回路。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、コンデンサへの充放電時間を利用して時間設定を行うタイマー回路に係わり、特に、長い時間設定を必要とするタイマー回路に関する。
【背景技術】
【0002】
従来のタイマー回路は、例えば、「特許文献1」および「特許文献2」にみられるように、コンデンサへの充放電電流によるコンデンサ端子間の電位変化を利用して時間設定を行っていた。
【0003】
図7は、一般的な従来のタイマー回路の一例を示す回路図であり、図8は、その動作波形である。従来のタイマー回路は、定電流源71、コンデンサC2、および電圧比較のための回路(INV1)を備えており、入力信号Viに“H”が入力されると、Iref2でコンデンサC2を充電し、充電電圧Vc2がインバータ(INV1)の回路しきい値を越えるまでの時間をタイマー時間T1として設定する。T1は、INV1の入力段の回路しきい値を1/2・Vccとして、
【数1】


となる。
【0004】
したがって、従来のタイマー回路では、長い時間設定を行う場合には、コンデンサC2の容量を大きくするか、充電する電流Iref2を小さくする必要があった。
【0005】
ところで、このような従来のタイマー回路をワンチップマイコンなどの半導体装置に搭載する場合、半導体装置特有の制約により、必ずしも所望の時間設定ができるとは限らないという問題があった。すなわち、例えば、T1を1msに設定する場合を考える。Vcc=5V、Iref2=100nAとすると、コンデンサC2の容量は、(1)式から、40pFとする必要がある。しかしながら、プロセスによって若干異なるものの、40pFのコンデンサのレイアウトサイズは通常のMOSトランジスタに比べ非常に大きく、チップサイズがそのまま製造コストに跳ね返る半導体装置においては、タイマー回路のためにこのように巨大なコンデンサを搭載することはコストの面で大きな問題となっていた。
【0006】
さらに、今後、ICの低電圧化が進み、Vccが3V、2V,・・・と低下すると、C2はさらに大きくする必要があり、タイマー回路における長時間設定はますます困難になると予見される。
【0007】
一方、Iref2を100nAより小さい値に設定する場合、Iref2が高温時におけるMOSトランジスタのリーク電流の影響を受けやすくなるという問題があった。時間精度を要求される応用では、このリーク電流によるIref2への影響が特に厳しく、Iref2を小さくすることはできないという問題があった。
【特許文献1】特開平8−116245号公報
【特許文献2】特開2000−241565号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を提供する。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、周期的にオン/オフを繰り返すスイッチ制御信号に基づいて断続的に一定値の電流を生成し出力する定電流源と、一端が前記定電流源の出力に接続され、他端が第1の基準電位に接続され、前記定電流源からの前記出力電流の電荷を蓄積するコンデンサと、前記コンデンサの両端の電圧を所定の参照電位と比較する比較手段を有することを特徴とするタイマー回路が提供される。
【発明の効果】
【0010】
本発明によれば、小さなコンデンサ容量で精度良く長いタイマー時間を設定することができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例1】
【0012】
図1は、本発明の実施例1に係わるタイマー回路を示す回路ブロック図である。
本発明の実施例1に係わるタイマー回路は、定電流源11、コンデンサC2、および制御回路12を備えている。
【0013】
定電流源11の入力にはスイッチ制御信号Voscが入力され、定電流源11の出力はコンデンサC2の一端および制御回路12の第1の入力に接続されている。コンデンサC2の他端は接地電位(以下、「Vss」という。)に接続され、制御回路12の第2の入力には入力信号Viが入力され、制御回路12の出力はタイマー回路の出力信号Voとして所定の回路(図示していない。)へ供給されている。
【0014】
定電流源11は、図1に示したように、電流源13、2つのp型MOSトランジスタ(以下、「M1およびM2」という。)、およびスイッチ素子14で構成され、周期的にオン/オフするスイッチ制御信号Voscに応じて、定電流Iref2を断続的に出力する。
【0015】
M1およびM2はカレントミラー回路を構成し、M1のドレイン端子は電源電位(以下、「Vcc」という。)に接続され、ゲート端子はソース端子に接続されている。M2のドレイン端子はVccに接続され、ゲート端子はM1のゲート端子に接続されている。電流源13の一端はM1のソース端子に接続され、電流源13の他端はVssに接続され、電流源13は定常的にIref1の電流をM1に供給している。
【0016】
スイッチ素子14の電流路の一端はM2のソース端子に接続され、スイッチ素子14の電流路の他端は定電流源11の出力としてコンデンサC2の一端に接続され、スイッチ素子14の制御入力にはスイッチ制御信号Voscが入力されている。
【0017】
スイッチ素子14は、スイッチ制御信号Voscに基づいて電流路をオン/オフし、断続的な定電流Iref2をコンデンサC2へ供給する。スイッチ制御信号Voscは発振回路(図示していない。)によって生成され、オンデューティー(周期に対するオン時間の比率。)が所望の値に設定されている。
【0018】
スイッチ素子14としては、例えば、図2に示したようなp型MOSトランジスタを用いることができる。すなわち、ドレイン端子がM2のソース端子に接続され、ソース端子が定電流源11の出力としてコンデンサC2の一端に接続され、ゲート端子にスイッチ制御信号Voscが入力されるよう構成すればよい。
【0019】
このような構成では、スイッチ制御信号Voscが“L”の時スイッチ素子14はオンし、“H”の時スイッチ素子14はオフする。なお、図2においては、スイッチ素子14以外の構成部分は図1と同様であるので、図1と同じ符号を使用し説明は省略する。
【0020】
コンデンサC2は、定電流源11からのIref2を蓄積し、蓄積された電荷に応じた電圧Vc2を制御回路12の第1の入力へ供給する。
【0021】
制御回路12は、図1に示したように、n型MOSトランジスタ(以下、「M3」という。)、2つのインバータ(以下、「INV1およびINV2」という。)、およびAND回路(以下、「AND1」という。)で構成されている。
【0022】
M3のドレイン端子には制御回路12の第1の入力(Vc2)が接続され、M3のソース端子はVssに接続されている。INV1の入力には制御回路12の第1の入力(Vc2)が接続され、INV1の出力はAND1の第1の入力に接続されている。INV2の入力には制御回路12の第2の入力(Vi)が接続され、INV2の出力はM3のゲート端子に接続されている。AND1の第2の入力には制御回路12の第2の入力(Vi)が接続され、AND1の出力は制御回路12の出力(Vo)として所定の回路(図示していない。)へ供給されている。
【0023】
次に、上述した構成を持つタイマー回路の動作について説明する。
図3は、本発明の実施例1に係わるタイマー回路の動作を示す波形図である。
【0024】
入力信号Viは、タイマー回路のスタートを指示する信号で、Viの立ち上がりからタイマー時間T1が計測される。
【0025】
スイッチ制御信号Voscは、スイッチ素子14のオン/オフを制御する周期的な信号で、ここでは、一例として、オンデューティーが周期の1/2の波形を示した。
【0026】
定電流源11の出力であるIref2は、Voscに応じて断続的に流れる定電流で、この場合、平均電流はVoscのオンデューティーに応じて1/2・Iref2となっている。
【0027】
コンデンサC2の端子間電圧Vc2は、図3に示したように、Iref2の電荷がコンデンサC2に蓄積されるに従って上昇する。
【0028】
INV1出力は、Viが“L”である間は入力がM3によってVssに固定されているので、“H”となっている。そして、Viが“H”となりタイマー回路がスタートすると、INV1出力は、Vc2がINV1の入力回路しきい値を超えた時点で反転し”L”となる。
【0029】
出力信号Voは、INV1の出力および入力信号Viの論理積(AND)であり、Viが“H”になってからINV出力が“L”になるまでの間“H”となる。
【0030】
このようにして、制御回路12は、Iref2、C2、およびINV2の入力回路しきい値で決まるタイマー時間T1を入力信号Viの立ち上がりから計測し、タイマー回路の出力として出力信号Voを生成する。すなわち、T1は、INV1の入力回路しきい値を1/2・Vcc、スイッチ制御信号Voscのオンデューティーをn、として、
【数2】


となる。
【0031】
したがって、従来と同様のタイマー時間T1を得ようとした場合、n値に従ってC2の値を小さくすることができる。例えば、図3に示したように、n=0.5とした場合は、充電電流の平均値はIref2の半分になるため、C2を半分にすることができる。
【0032】
また、逆に、従来と同様のコンデンサ容量C2を用いれば、n値に従ってより長いタイマー時間T1を得ることができる。
【0033】
上記実施例1によれば、定電流Iref2をM1およびM2などのMOSトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量C2で精度良く長いタイマー時間T1を設定できるタイマー回路を実現することができる。
【0034】
上述の実施例1では、Vc2をINV1で受け、INV1の入力回路しきい値でタイマー時間T1を決定するとしたが、本発明はこれに限られるものではなく、Vc2の信号取り出し方法は、別の回路構成であっても特に問題ない。
【実施例2】
【0035】
図4は、本発明の実施例2に係わるタイマー回路を示す回路ブロック図である。
本発明の実施例2に係わるタイマー回路は、定電流源41、コンデンサC2、および制御回路42を備えている。ここで、コンデンサC2および制御回路42の構成、機能、および動作は実施例1と同様であるので、詳しい説明は省略する。
【0036】
定電流源41の入力にはスイッチ制御信号Voscが入力され、定電流源41の出力はコンデンサC2の一端および制御回路42の第1の入力に接続されている。コンデンサC2の他端は接地電位(以下、「Vss」という。)に接続され、制御回路42の第2の入力には入力信号Viが入力され、制御回路42の出力はタイマー回路の出力信号Voとして所定の回路(図示していない。)へ供給されている。
【0037】
定電流源41は、図4に示したように、電流源43、2つのp型MOSトランジスタ(以下、「M1およびM2」という。)、およびスイッチ素子44であるp型MOSトランジスタで構成され、周期的にオン/オフするスイッチ制御信号Voscに応じて、定電流Iref2を断続的に出力する。
【0038】
M1およびM2はカレントミラー回路を構成し、M1のドレイン端子は電源電位(以下、「Vcc」という。)に接続され、ゲート端子はソース端子に接続されている。M2のドレイン端子はVccに接続され、ゲート端子はM1のゲート端子に接続され、ソース端子は定電流源41の出力としてコンデンサC2の一端に接続されている。電流源43の一端はM1のソース端子に接続され、電流源43の他端はVssに接続され、電流源43は定常的にIref1の電流をM1に供給している。
【0039】
スイッチ素子44のドレイン端子はVccに接続され、スイッチ素子44のソース端子はM1のゲート端子に接続され、スイッチ素子44のゲート端子にはスイッチ制御信号Voscが入力されている。
【0040】
スイッチ素子44は、スイッチ制御信号Voscに基づいてM1およびM2からなるカレントミラー回路をオン/オフし、定電流源41が定電流Iref2を断続的にコンデンサC2へ供給するよう動作する。スイッチ制御信号Voscは発振回路(図示していない。)によって生成され、オンデューティー(周期に対するオン時間の比率。)が所望の値に設定されている。
【0041】
上述した構成を持つタイマー回路の動作については、スイッチ素子44の動作を除いて実施例1と同様であるので、詳しい説明は省略する。実施例1との違いは、スイッチ制御信号Voscが“H”である時に、定電流源41が定電流Iref2をコンデンサC2へ供給することである。
【0042】
上記実施例2によれば、定電流Iref2をM1およびM2などのMOSトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量C2で精度良く長いタイマー時間T1を設定できるタイマー回路を実現することができる。
【実施例3】
【0043】
図5は、本発明の実施例3に係わるタイマー回路を示す回路ブロック図である。
本発明の実施例3に係わるタイマー回路は、定電流源51、コンデンサC2、および制御回路52を備えている。ここでは、コンデンサC2の充電波形を利用したスイッチングレギュレータ等のソフトスタート回路の一例を示した。
【0044】
定電流源51の入力にはスイッチ制御信号Voscが入力され、定電流源51の出力はコンデンサC2の一端および制御回路52の第1の入力に接続されている。コンデンサC2の他端は接地電位(以下、「Vss」という。)に接続され、制御回路52の第2の入力には入力信号Viが入力され、制御回路52の第3の入力には出力電流検出信号Vsが入力され、制御回路52の出力はタイマー回路の出力信号Voとしてスイッチングレギュレータ等の制御回路(図示していない。)へ供給されている。
【0045】
定電流源51は、図5に示したように、電流源53、2つのp型MOSトランジスタ(以下、「M1およびM2」という。)、およびスイッチ素子54で構成され、周期的にオン/オフするスイッチ制御信号Voscに応じて、定電流Iref2を断続的に出力する。
【0046】
M1およびM2はカレントミラー回路を構成し、M1のドレイン端子は電源電位(以下、「Vcc」という。)に接続され、ゲート端子はソース端子に接続されている。M2のドレイン端子はVccに接続され、ゲート端子はM1のゲート端子に接続されている。電流源53の一端はM1のソース端子に接続され、電流源53の他端はVssに接続され、電流源53は定常的にIref1の電流をM1に供給している。
【0047】
スイッチ素子54の電流路の一端はM2のソース端子に接続され、スイッチ素子54の電流路の他端は定電流源51の出力としてコンデンサC2の一端に接続され、スイッチ素子54の制御入力にはスイッチ制御信号Voscが入力されている。
【0048】
スイッチ素子54は、スイッチ制御信号Voscに基づいて電流路をオン/オフし、断続的な定電流Iref2をコンデンサC2へ供給する。スイッチ制御信号Voscは発振回路(図示していない。)によって生成され、オンデューティー(周期に対するオン時間の比率。)が所望の値に設定されている。
【0049】
スイッチ素子54としては、実施例1と同様に、例えば、図2に示したようなp型MOSトランジスタを用いることができる。
【0050】
コンデンサC2は、定電流源51からのIref2を蓄積し、蓄積された電荷に応じた電圧Vc2を制御回路52の第1の入力へ供給する。
【0051】
制御回路52は、図5に示したように、n型MOSトランジスタ(以下、「M3」という。)、インバータ(以下、「INV2」という。)、および差動増幅回路(以下、「ER−AMP」という。)で構成されている。
【0052】
M3のドレイン端子には制御回路52の第1の入力(Vc2)が接続され、M3のソース端子はVssに接続されている。INV2の入力には制御回路52の第2の入力(Vi)が接続され、INV2の出力はM3のゲート端子に接続されている。
【0053】
ER−AMPの第1の入力には制御回路52の第1の入力(Vc2)が接続され、ER−AMPの第2の入力には基準電圧VREFが接続され、ER−AMPの第3の入力には制御回路52の第3の入力(VFB)が接続され、ER−AMPの出力は制御回路52の出力(Vo)としてスイッチングレギュレータ等の制御回路(図示していない。)へ供給されている。
【0054】
次に、上述した構成を持つタイマー回路の動作について説明する。
図6は、本発明の実施例3に係わるタイマー回路を用いたスイッチングレギュレータのソフトスタート動作を示す波形図である。
【0055】
入力信号Viは、タイマー回路のスタートを指示する信号で、Viの立ち上がりからタイマー時間T1が計測される。
【0056】
スイッチ制御信号Voscは、スイッチ素子54のオン/オフを制御する周期的な信号で、ここでは、一例として、オンデューティーが周期の1/2の波形を示した。
【0057】
コンデンサC2の端子間電圧Vc2は、図6に示したように、Iref2の電荷がコンデンサC2に蓄積されるに従って上昇する。
【0058】
Vc2<VREFの間、ER−AMPの基準電圧はVc2となり、Vc2と出力電圧信号VFBの誤差信号が制御回路52の出力(Vo)としてスイッチングレギュレータ等の制御回路に供給され、VFB=Vc2となるよう制御される。
【0059】
Vc2はT1の期間徐々に上昇するため、VFBも同様に徐々に上昇し、ソフトスタートとなる。ソフトスタートの期間(T1)は、Vc2=VREFとなる時間として設定される。
【0060】
このようなタイマー回路を用いることで、スイッチングレギュレータ等のソフトスタートで必要となる秒単位の長時間設定をオンチップに形成された非常に小さなコンデンサC2で精度良く実現することができる。
【0061】
上記実施例3によれば、定電流Iref2をM1およびM2などのMOSトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量C2で精度良く長いタイマー時間T1を設定できるタイマー回路を実現することができる。
【0062】
上述の実施例1〜3では、説明を容易にするため、スイッチ制御信号Voscの周期を比較的長く設定したが、本発明はこれに限られるものではなく、実際にはT1に比べ十分高い周波数でVoscを設定することができる。また、同様に、Voscのオンデューティーは1/2であるとしたが、本発明はこれに限られるものではなく、(2)式にしたがって所望のオンデューティーを設定することができる。
【0063】
さらに、上述の実施例1〜3では、スイッチ素子は一例としてMOSトランジスタであるとしたが、本発明はこれに限られるものではない。
【図面の簡単な説明】
【0064】
【図1】本発明の実施例1に係わるタイマー回路を示す回路ブロック図。
【図2】本発明の実施例1に係わる別のタイマー回路を示す回路ブロック図。
【図3】本発明の実施例1に係わるタイマー回路の動作を示す波形図。
【図4】本発明の実施例2に係わるタイマー回路を示す回路ブロック図。
【図5】本発明の実施例3に係わるタイマー回路を示す回路ブロック図。
【図6】本発明の実施例3に係わるタイマー回路を用いたスイッチングレギュレータのソフトスタート動作を示す波形図。
【図7】従来のタイマー回路を示す回路ブロック図。
【図8】従来のタイマー回路の動作を示す波形図。
【符号の説明】
【0065】
11、41、51 定電流源
12、42、52 制御回路
13、43、53 電流源
14、44、54 スイッチ素子
C2 コンデンサ
M1〜M3 MOSトランジスタ
INV1、INV2 インバータ
AND1 AND回路
ER−AMP 差動増幅回路
【出願人】 【識別番号】000003078
【氏名又は名称】株式会社東芝
【識別番号】504136878
【氏名又は名称】東芝ディスクリートテクノロジー株式会社
【出願日】 平成19年2月20日(2007.2.20)
【代理人】 【識別番号】100109900
【弁理士】
【氏名又は名称】堀口 浩


【公開番号】 特開2008−203098(P2008−203098A)
【公開日】 平成20年9月4日(2008.9.4)
【出願番号】 特願2007−39731(P2007−39731)