トップ :: G 物理学 :: G01 測定;試験

【発明の名称】 半導体装置の製造方法および半導体装置
【発明者】 【氏名】榎本 裕之

【氏名】早野 勝也

【氏名】町田 俊太郎

【要約】 【課題】半導体装置のセンサの性能を向上させる。

【構成】半導体チップ1の主面には、超音波センサを形成する複数の振動子3が配置されている。この半導体チップ1の最上層には振動子3を保護するネガ型の感光性絶縁膜が堆積されている。この感光性絶縁膜に開口部を形成するための露光の際には、半導体チップ1を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する。この際、互いに隣接する露光領域の連結部における繋ぎ露光領域SRの幅方向の中心CLが、繋ぎ露光領域SRの上下の各々の振動子3の中心C0と中心C0とを結ぶ線上の中央に位置するように繋ぎ露光領域SRを配置する。
【特許請求の範囲】
【請求項1】
(a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を持つ半導体基板を用意する工程と、
(b)前記半導体基板の前記第1主面の複数のチップ領域の各々に複数のセンサセルを形成する工程と、
(c)前記半導体基板の前記第1主面上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程と、
(d)前記複数のチップ領域の各々のチップ領域において、前記ネガ型の感光性絶縁膜に対して露光処理を施すことにより、前記ネガ型の感光性絶縁膜に所望のパターンを転写する工程と、
(e)前記ネガ型の感光性絶縁膜に対して現像処理を施すことにより、前記ネガ型の感光性絶縁膜に前記所望のパターンを形成する工程とを有し、
前記複数のセンサセルの各々は、
前記半導体基板の前記第1主面上に形成された第1電極と、
前記第1電極に対向するように設けられた第2電極と、
前記第1電極および前記第2電極の間に設けられた空洞部とを有しており、
前記(d)工程は、
前記各々のチップ領域において、1つのチップ領域を複数の露光領域に分けて露光する工程を有しており、
前記複数の露光領域の露光処理においては、
前記複数の露光領域の互いに隣接する露光領域の連結部に、前記互いに隣接する露光領域の一部が互いに重なり合う繋ぎ露光領域が形成されるように露光処理を行っており、
前記繋ぎ露光領域は、その短方向の中心が、前記繋ぎ露光領域を挟むように互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、
前記(b)工程は、
前記半導体基板の前記第1主面上に前記第1電極を形成する第1配線を形成する工程と、
前記半導体基板の前記第1主面上に前記第1配線を覆うように第1絶縁膜を形成する工程と、
前記第1配線の前記第1電極上に前記第1絶縁膜を介して前記空洞部を形成するための犠牲パターンを形成する工程と、
前記半導体基板の前記第1主面上に、前記犠牲パターンを覆うように第2絶縁膜を形成する工程と、
前記第2絶縁膜上に前記第2電極を形成する第2配線を形成する工程と、
前記半導体基板の前記第1主面上に前記第2配線を覆うように第3絶縁膜を形成する工程と、
前記第2絶縁膜と前記第3絶縁膜の一部に前記犠牲パターンの一部が露出するような孔を形成する工程と、
前記孔を通じて、前記犠牲パターンを選択的にエッチングすることにより、前記第1電極と前記第2電極との対向面間に前記空洞部を形成する工程と、
前記半導体基板の前記第1主面上に前記第3絶縁膜を覆うように第4絶縁膜を堆積する工程と、
前記第4絶縁膜に対してエッチング処理を施すことにより、前記第1配線および前記第2配線の一部が露出する第1開口部を形成する工程とを有し、
前記(e)工程の所望のパターンは、
前記ネガ型の感光性絶縁膜から前記第1開口部の内部の前記第1配線および前記第2配線の一部が露出するような第2開口部のパターンであることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの隣接間を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項4】
請求項3記載の半導体装置の製造方法において、前記複数のセンサセルの隣接間には、前記半導体基板に接合された柱状体が配置されており、
前記繋ぎ露光領域の短方向の中心が、前記柱状体の領域内を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項5】
請求項3記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の寸法は、前記互いに隣接するセンサセルの隣接間の寸法以下であることを特徴とする半導体装置の製造方法。
【請求項6】
請求項1記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの前記空洞部上を通らないように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置の製造方法。
【請求項9】
厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を持つ半導体チップと、
前記半導体チップの前記第1主面上に形成された複数のセンサセルと、
前記半導体チップの前記第1主面上に前記複数のセンサセルを覆うように形成されたネガ型の感光性絶縁膜とを有し、
前記複数のセンサセルの各々は、
前記半導体チップの前記第1主面上に形成された第1電極と、
前記第1電極に対向するように設けられた第2電極と、
前記第1電極および前記第2電極の間に設けられた空洞部とを有しており、
前記ネガ型の感光性絶縁膜の上面には突起部が形成されており、
前記突起部は、その頂上が、前記突起部を挟み込む位置に互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されていることを特徴とする半導体装置。
【請求項10】
請求項9記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの隣接間に位置するように形成されていることを特徴とする半導体装置。
【請求項11】
請求項10記載の半導体装置において、前記複数のセンサセルの隣接間には、前記半導体チップに接合された柱状体が配置されており、
前記突起部は、その頂上が、前記柱状体の領域内を通るように形成されていることを特徴とする半導体装置。
【請求項12】
請求項9記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの前記空洞部に重ならないように形成されていることを特徴とする半導体装置。
【請求項13】
請求項9記載の半導体装置において、前記突起部は、前記半導体チップの相対的に短い辺に沿って延在するように形成されていることを特徴とする半導体装置。
【請求項14】
請求項9記載の半導体装置において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されていることを特徴とする半導体装置。
【請求項15】
請求項9記載の半導体装置において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、MEMS(Micro Electro Mechanical System)技術により製造される超音波センサの製造方法に適用して有効な技術に関するものである。
【背景技術】
【0002】
超音波センサは、例えば医療用の超音波エコー診断装置や非破壊検査の超音波探傷装置をはじめ様々な装置に実用化されている。
【0003】
これまでの超音波センサは、圧電体の振動を利用したものが主流であるが、近年のMEMS技術の進歩により、MEMS技術を用いた容量検出型の超音波センサの開発が進められている。
【0004】
この容量検出型の超音波センサは、互いに対向する電極間に空洞部を持つような構成の振動子を半導体基板上に形成したもので、各電極に直流および交流の電圧を重畳印加することにより、メンブレンが共振周波数付近で振動し、超音波を発生するようになっている。この原理を応用し、上記電極の構造を工夫することで、短軸可変フォーカス対応の1.5次元アレイやリアルタイム3D撮像対応の二次元アレイの研究開発が行われている。
【0005】
このような超音波センサに係る技術については、例えば米国特許第6320239B1号明細書(特許文献1)に記載があり、シリコン基板を下部電極に用いた容量検出型の超音波トランスデューサが開示されている。
【0006】
また、例えば米国特許第6271620B1号明細書(特許文献2)および「2003 アイ・イー・イー・イー ウルトラソニックス シンポジウム(IEEE ULTRASONICS SYMPOSIUM)、(USA)、2003年、P577−p580」(非特許文献1)には、パターニングされた下部電極上に形成した構造の容量検出型の超音波トランスデューサが開示されている。
【0007】
また、例えば米国特許第6571445B2号明細書(特許文献3)および米国特許第6562650B2号明細書(特許文献4)には、シリコン基板上に形成した信号処理回路の上層に容量検出型の超音波トランスデューサを形成する技術が開示されている。
【0008】
また、例えば特許第2902506号明細書(特許文献5)または特開2004−071767号公報(特許文献6)には、縮小投影露光処理において、1回で露光可能な領域以上の領域を複数の露光領域に分けて露光する場合に、その分けられた露光領域の連結部では重複露光をする技術が開示されている。これら特許文献5,6には、上記重複露光部分におけるレジストパターンの幅が所望の寸法から変動(シフト)するのを抑制することについては開示されている。しかし、上記重複露光部分におけるレジストパターンの厚さ方向の制御については何ら開示されていない。その理由は、レジストパターンは、ドライエッチング処理に耐えうるのに必要な膜厚が確保されれば良く、その後、アッシング等で除去され半導体チップ上には残らないからである。
【特許文献1】米国特許第6320239B1号明細書
【特許文献2】米国特許第6271620B1号明細書
【特許文献3】米国特許第6571445B2号明細書
【特許文献4】米国特許第6562650B2号明細書
【特許文献5】特許第2902506号明細書
【特許文献6】特開2004−071767号公報
【非特許文献1】「2003 アイ・イー・イー・イー ウルトラソニックス シンポジウム(IEEE ULTRASONICS SYMPOSIUM)」、(USA)、2003年、p577−p580
【発明の開示】
【発明が解決しようとする課題】
【0009】
ここで、本発明者が検討した超音波センサは、MEMS技術を用いた容量検出型の超音波センサである。この超音波センサを構成する半導体チップの主面上には、複数の超音波センサセル(振動子)がハニカム状に密集状態で配置されている。
【0010】
各超音波センサセルは、半導体チップの主面上に形成された第1電極と、その第1電極上に空洞部を介して対向するように配置された第2電極とを有する容量検出型のセル構成とされている。
【0011】
さらに、超音波センサを構成する半導体チップの主面上には、上記半導体チップを半導体ウエハから切り出すダイシング工程の際に、半導体チップのセンサ表面を保護する観点等から、上記複数の超音波センサセルを覆うように、例えばネガ型の感光性ポリイミド膜等のような感光性絶縁膜が堆積されている。
【0012】
ところで、上記ネガ型の感光性絶縁膜に、電極形成用の開口部を露光処理によって形成する場合、半導体チップの全体面積が大きく1回の露光では全体を露光することができない。そこで、上記特許文献5,6のように、半導体チップの主面内を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する(以下、繋ぎ露光という)ことが行われている。
【0013】
しかし、本発明者は、上記超音波センサにおいて、上記繋ぎ露光を行う場合、以下の課題があることを初めて見出した。
【0014】
すなわち、上記ネガ型の感光性絶縁膜に対して繋ぎ露光を行うと、露光領域と露光領域との連結部の二重露光が施される繋ぎ露光領域に現像後に突起部が形成され、その部分の膜厚が、露光領域が重ならない他の領域の膜厚に比べて厚くなる。しかし、その突起部が、上記複数の超音波センサセルの各々の空洞部に平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。
【0015】
そこで、本発明の目的は、半導体装置のセンサの性能を向上させることのできる技術を提供することにある。
【0016】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0017】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0018】
すなわち、本発明は、半導体基板上に空洞部を有する複数のセンサセルを形成する工程と、前記半導体基板上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程とを有し、前記ネガ型の感光性絶縁膜に対する露光処理においては、複数の露光領域に分けて露光する工程を有しており、前記複数の露光領域の連結部では、露光領域の一部が重複露光される繋ぎ露光領域が配置されており、前記繋ぎ露光領域は、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置されるものである。
【発明の効果】
【0019】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0020】
すなわち、上記繋ぎ露光領域を、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置したことにより、半導体装置のセンサの性能を向上させることができる。
【発明を実施するための最良の形態】
【0021】
以下の実施の形態においては、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではない。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明はできる限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0022】
(実施の形態1)
本実施の形態1の半導体装置は、例えばMEMS技術を用いて製造された超音波送受信センサである。
【0023】
図1は本実施の形態1の半導体装置を構成する半導体チップ1の全体平面図を示している。半導体チップ1は、厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有している。半導体チップ1の平面形状は、例えば長方形状に形成されている。半導体チップ1の長手方向(第2方向Y)の長さは、例えば4cm、半導体チップ1の短方向(第1方向X)の長さは、例えば1cmである。
【0024】
ただし、半導体チップ1の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向(第2方向Y)の長さが8cm、短方向(第1方向X)の長さが1.5cm等、大小様々なセンサがある。
【0025】
この半導体チップ1の第1主面には、センサセルアレイSAと、複数のボンディングパッド(以下、パッドという)BP1,BP2とが配置されている。
【0026】
センサセルアレイSAには、複数の下部電極配線(第1配線)M0と、これに直交する複数の上部電極配線(第2配線)M1と、複数の振動子(センサセル)とが配置されている。
【0027】
上記下部電極配線M0は、半導体チップ1の長手方向(第2方向Y)に沿って延在するように形成されており、半導体チップ1の短方向(第1方向X)に沿って、例えば16チャネル(channel:以下、chとも記す)並んで配置されている。
【0028】
この下部電極配線M0は、上記パッドBP1に電気的に接続されている。パッドBP1は、センサセルアレイSAの外周であって、半導体チップ1の長手方向(第2方向Y)の両端近傍に、下部電極配線M0に対応するように、半導体チップ1の短辺に沿って複数並んで配置されている。
【0029】
上記上部電極配線M1は、半導体チップ1の短方向(第1方向X)に沿って延在するように形成されており、半導体チップ1の長手方向(第2方向Y)に沿って、例えば192ch並んで配置されている。
【0030】
この上部電極配線M1は、上記パッドBP2に電気的に接続されている。パッドBP2は、センサセルアレイSAの外周であって、半導体チップ1の短方向(第1方向X)の両端近傍に、上部電極配線M1に対応するように、半導体チップ1の長辺に沿って複数並んで配置されている。
【0031】
上記振動子は、例えば静電型可変容量構成とされており、上記下部電極配線M0と、上記上部電極配線M1との交点に配置されている。すなわち、振動子は、センサセルアレイSA内にマトリクス(行列)状に規則的に並んで配置されている。センサセルアレイSA内においては、下部電極配線M0と上部電極配線M1との交点には、例えば50個の振動子が並列に配置されている。
【0032】
次に、図2は上記半導体チップ1の要部拡大平面図、図3は図2のX1−X1線の断面図を示している。なお、図2は下部電極配線M0と上部電極配線M1との交点に1個の振動子を配置した場合の平面図を示している。
【0033】
半導体チップ1を構成する半導体基板1Sは、例えばシリコン(Si)単結晶からなり、厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有している。半導体基板1Sの第1主面上には、例えば酸化シリコン(SiO等)からなる絶縁膜2を介して上記複数の振動子3が配置されている。
【0034】
この複数の振動子3は、その各々が、例えば平面六角形状に形成されており、例えばハニカム状に配置されている。これにより、複数の振動子3を高密度に配置することができるので、センサ性能を向上させることができる。
【0035】
また、各振動子3は、下部電極(第1電極)M0Eと、下部電極M0Eに対向するように設けられた上部電極(第2電極)M1Eと、これら電極間に介在された空洞部VRとを有している。
【0036】
上記下部電極M0Eは、上記下部電極配線M0において上記上部電極配線M1が平面的に重なる部分に形成されている。下部電極M0Eおよび下部電極配線M0は、例えば窒化チタン(TiN)膜、アルミニウム(Al)膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン(W)膜を用いても良い。
【0037】
この下部電極M0Eおよび下部電極配線M0の側面には、下部電極M0Eおよび下部電極配線M0の厚さによる段差を軽減する観点等から、例えば酸化シリコンからなるサイドウォールSWが形成されている。下部電極M0E、下部電極配線M0および絶縁膜2の表面は、例えば酸化シリコンからなる絶縁膜4によって覆われている。
【0038】
この絶縁膜4上には、例えば酸化シリコン膜からなる絶縁膜5が堆積されている。この絶縁膜5上には、上記上部電極M1Eが下部電極M0Eに対向するように設けられている。上部電極M1Eは、上記上部電極配線M1において上記下部電極配線M0が平面的に重なる部分に形成されている。上部電極M1Eの平面形状は略六角形状に形成されており、上部電極配線M1よりも幅広のパターンで形成されている。上部電極M1Eおよび上部電極配線M1は、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン膜を用いても良い。
【0039】
このような下部電極M0Eと上部電極M1Eとの間(絶縁膜4,5の間)には、上記空洞部VRが形成されている。空洞部VRの平面形状は、例えば六角形状に形成されている。また、空洞部VRの平面寸法は、上記上部電極M1Eの平面寸法よりも大きい。
【0040】
上記絶縁膜5上には、上記上部電極M1Eおよび上部電極配線M1を覆うように、例えば窒化シリコン(Si等)膜からなる絶縁膜8が堆積されている。絶縁膜4,5,8において、上記空洞部VRの六角部の近傍には、空洞部VRに達する孔9が形成されている。この孔9は、後述のように空洞部VRを形成するための孔である。
【0041】
上記絶縁膜8上には、例えば窒化シリコン膜からなる絶縁膜10が堆積されている。この絶縁膜10の一部は、上記孔9内に入り込んでおり、これにより孔9は塞がれている。
【0042】
上記絶縁膜4,5,8,10には、上記下部電極配線M0の一部に達する開口部13aが形成されている。この開口部13aから露出する下部電極配線M0の一部が上記パッドBP1になっている。また、上記絶縁膜8,10には、上記上部電極配線M1の一部に達する開口部13bが形成されている。この開口部13bから露出する上部電極配線M1の一部が上記パッドBP2になっている。
【0043】
さらに、上記絶縁膜10上には、ネガ型の感光性絶縁膜15が堆積されている。このネガ型の感光性絶縁膜15は、例えばネガ型の感光性ポリイミド膜等のようなネガ型の有機系の感光性絶縁膜からなる。
【0044】
この感光性絶縁膜15には、上記下部電極配線M0の一部が達する開口部16aが形成されている。この開口部16aは、上記開口部13aを内包する位置および平面寸法で形成されている。この開口部16aから露出する下部電極配線M0の一部が上記パッドBP1になっている。
【0045】
また、上記感光性絶縁膜15には、上記上部電極配線M1の一部に達する開口部16bが形成されている。この開口部16bは、上記開口部13bを内包する位置および平面寸法で形成されている。この開口部16bから露出する上部電極配線M1の一部が上記パッドBP2になっている。なお、パッドBP1,BP2には、ボンディングワイヤが電気的に接続される。
【0046】
このような感光性絶縁膜15は、半導体ウエハから半導体チップ1を切り出すためのダイシング工程等において、半導体チップ1の第1主面上の複数の振動子3を保護する保護膜としての機能を有している。
【0047】
したがって、感光性絶縁膜15は保護機能の観点から厚膜であることが望ましい。感光性絶縁膜15をネガ型としたのは、ポジ型に比べて露光に負担をかけずに厚膜化し易いからである。すなわち、ポジ型の場合は、現像により除去する領域(以下、現像領域という)の厚さ方向の全てを露光しなければならないので、厚膜になると露光が難しいのに対して、ネガ型の場合は、パターンとして残す側の表層部を露光すれば現像液に対する耐性が得られるので、厚膜になっても露光が難しくならないからである。
【0048】
また、感光性としたのは、微細加工を考慮したものである。すなわち、保護膜として非感光性ポリイミド膜を用い、上記レジスト膜を用いたリソグラフィ法およびエッチング法によりパターンを形成する方法もあるが、このエッチングに際してはアルカリ現像液によるウエットエッチングを用いる必要があり、寸法精度が感光性ポリイミド膜に比べて数倍以上低下する問題があるからである。しかも、上記のように保護膜は厚膜が望ましいが、非感光性ポリイミド膜を厚くすればするほど、上記アルカリ現像液の量やエッチング時間が増すので、さらに寸法精度が低下し、実用上不利になるからである。
【0049】
このような複数の振動子3(互いに隣接する空洞部VR)の隣接間には、互いに隣接する振動子3(互いに隣接する空洞部VR)同士を区切るように、柱状体20が配置されている。この柱状体20の幅(短方向の寸法;具体的には空洞部VRの隣接間隔)d1は、例えば2μm程度である。柱状体20は、平面で見ると、例えば平面六角格子状(枠状)に形成されている。また、柱状体20は、断面で見ると、サイドウォールSWおよび絶縁膜4,5の一部が積み重ねられることで形成されている。すなわち、柱状体20は、半導体基板1Sに接合され固定されている。
【0050】
このような超音波送受信センサにおいては、上記下部電極配線M0(下部電極M0E)および上部電極配線M1(上部電極M1E)に直流および交流の電圧を重畳印加することにより、メンブレン(空洞部VRの形成面上)が共振周波数付近で半導体基板1の第1主面に交差する方向に振動し、数MHzの超音波パルスを発生するようになっている。また、反射波による下部電極M0Eと上部電極M1Eとの間隔の変位を静電容量の変化として検出するようになっている。
【0051】
次に、本実施の形態1の半導体装置の製造方法の一例を図4〜図14により説明する。なお、図4〜図14は、本実施の形態1の半導体装置の製造工程中における半導体基板1Sの上記図2のX1−X1線に相当する箇所の断面図である。
【0052】
まず、図4に示すように、半導体基板(この段階では半導体ウエハと称する平面略円形状の半導体薄板)1Sを用意する。半導体基板1Sは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有している。
【0053】
続いて、この半導体基板1Sの第1主面の全面に、例えば酸化シリコン(SiO等)膜からなる絶縁膜2を厚さ400nm程度堆積した後、その上に、下部電極配線(下部電極)形成用の導体膜Mを堆積する。この導体膜Mは、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜を下層から順に積層することで形成されている。導体膜Mの総厚は、例えば750nm程度である。上記窒化チタン膜に代えてタングステン膜を用いても良い。
【0054】
その後、この導体膜Mをリソグラフィ法およびドライエッチング法によりパターニングすることにより、図5に示すように、半導体基板1Sの第1主面の複数のチップ形成領域の各々に、上記下部電極配線M0(下部電極M0E)を形成する。この下部電極配線M0の隣接間距離は、例えば2μm程度である。
【0055】
なお、上記リソグラフィ法は、レジスト膜の塗布、露光および現像の一連の工程によりレジスト膜を所望のパターン(レジストパターン)にパターニングする方法である。
【0056】
次いで、図6に示すように、半導体基板1S(半導体ウエハ)の第1主面上の全面に、上記下部電極配線M0の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜21をプラズマCVD(Chemical Vapor Deposition)法により堆積する。この絶縁膜21の厚さは、上記下部電極配線M0の隣接間距離の半分以下であり、例えば600nm程度である。
【0057】
続いて、この絶縁膜21を、上記下部電極配線M0の上面(最上層の窒化チタン膜の上面)が露出する程度まで、異方性のドライエッチング法によりエッチバックすることにより、図7に示すように、下部電極配線M0(下部電極M0E)の側面にサイドウォールSWを形成する。
【0058】
次いで、図8に示すように、半導体基板1Sの第1主面上の全面に、上記下部電極配線M0(下部電極M0E)の表面およびサイドウォールSWの表面を覆うように、例えば酸化シリコン膜からなる絶縁膜4をCVD法により堆積する。この絶縁膜4の厚さは、例えば200nm程度である。
【0059】
続いて、半導体基板1Sの第1主面の絶縁膜4上の全面に、例えば多結晶シリコン膜からなる犠牲膜をCVD法により厚さ100nm程度堆積した後、この犠牲膜をリソグラフィ法およびドライエッチング法によりパターニングすることにより、犠牲パターン25を形成する。この犠牲パターン25は、上記空洞部VRを形成するためのパターンであり、犠牲パターン25の平面形状は、空洞部VRと同じ平面形状に形成されている。
【0060】
次いで、図9に示すように、半導体基板1S(半導体ウエハ)の第1主面上の全面に、上記犠牲パターン25の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜5をCVD法により厚さ200nm程度堆積する。
【0061】
続いて、絶縁膜5上に、上部電極配線(上部電極)形成用の導体膜を堆積した後、その導体膜を上記下部電極配線M0と同様にパターニングすることにより、上部電極配線M1および上部電極M1Eを形成する。
【0062】
上部電極配線形成用の導体膜は、上記下部電極配線M0形成用の導体膜Mと同じ構成とされている。この上部電極配線形成用の導体膜の総厚は、上記下部電極配線形成用の導体膜Mの総厚よりも薄く、例えば400nm程度である。
【0063】
その後、図10に示すように、半導体基板1Sの第1主面上の全面に、例えば窒化シリコン(Si等)膜からなる絶縁膜8をCVD法により厚さ500nm程度堆積した後、リソグラフィ法およびドライエッチング法によって絶縁膜8,5に、上記犠牲パターン25に到達する孔9を形成する。
【0064】
次いで、その孔9を通じて、犠牲パターン25を、例えば水酸化カリウム溶液により選択的にウエットエッチングする。これにより、図11に示すように、下部電極配線M0(下部電極M0E)と上部電極配線M1(上部電極M1E)との対向面間(上記犠牲パターン25の除去領域)に空洞部VRを形成する。
【0065】
なお、下部電極配線M0において、空洞部VRを介して上部電極配線M1と対向する部分が下部電極M0Eであり、上部電極配線M1において、空洞部VRを介して下部電極配線M0と対向する部分が上部電極M1Eである。
【0066】
続いて、図12に示すように、半導体基板1Sの第1主面上の全面に、例えば窒化シリコン膜からなる絶縁膜10をプラズマCVD法により厚さ800nm程度堆積する。これにより、絶縁膜10の一部を孔9内に埋め込み、孔9を塞ぐ。
【0067】
その後、図13に示すように、絶縁膜10,8,5,4に下部電極配線M0の一部が露出する開口部13aを、また、絶縁膜10,8に上部電極配線M1の一部が露出するような開口部13bをリソグラフィ法およびドライエッチング法により形成する。これにより、静電型可変容量構成の振動子3を形成する。
【0068】
次いで、図14に示すように、半導体基板1S(半導体ウエハ)の第1主面上の全面に、例えばネガ型の感光性ポリイミド膜のような感光性絶縁膜15を厚さが9μm程度になるように回転塗布法等により塗布する。
【0069】
続いて、このネガ型の感光性絶縁膜15に対して露光および現像処理を施すことにより、図2および図3に示したように、感光性絶縁膜15に下部電極配線M0および上部電極配線M1の一部が露出するような開口部16a,16bを形成する。この露光に際しては、後述のブライトフィールドパターン(Bright Field Pattern)タイプのレチクルを用いた。露光光は、例えば波長が365nmのi線を用いた。現像処理後の感光性絶縁膜15の厚さは、例えば3.5μm程度である。開口部16a,16bは、それぞれ上記開口部13a,13bを内包する位置および平面寸法で形成されている。この開口部16a,16bから露出する下部電極配線M0および上部電極配線M1の一部が上記パッドBP1,BP2になっている。
【0070】
その後、半導体基板1S(半導体ウエハ)から個々のチップ領域を、ダイシング処理により切り出すことにより上記半導体チップ1を製造する。
【0071】
次に、上記ネガ型の感光性絶縁膜15に対する露光処理について説明する。
【0072】
上記ネガ型の感光性絶縁膜15の露光処理で用いた光学式縮小投影型露光装置の1回で露光可能な露光領域は、通常、20〜30mm程度である。このため、上記した半導体チップ1のように大面積のものの場合、1回の露光では全体を露光することができない。そこで、この場合は、1つのチップ領域を複数の露光領域に分割し、その露光領域毎に繰り返し露光を行い、分割された露光領域の連結部でパターンを繋ぎ合わせる必要がある。
【0073】
図15は、その露光処理時の半導体チップ1(この段階では上記半導体ウエハ上でのチップ領域)の複数の露光領域EX1〜EX4の様子の一例を示している。
【0074】
上記のように本実施の形態1においては、例えば半導体チップ1の長手方向(第2方向Y)の長さが4cm、短方向(第1方向X)の長さが1cmなので、半導体チップ1の長手方向に計4回の露光を繰り返し、半導体チップ1内で3箇所の繋ぎ露光領域SRを有する方法を採用した。
【0075】
露光領域EX1は1回目の露光領域、露光領域EX2は2回目の露光領域、露光領域EX3は3回目の露光領域、露光領域EX4は4回目の露光領域を示している。2回目と3回目との露光領域EX2,EX3は同じレチクル(マスク)を用いた。
【0076】
この分割された複数の露光領域EX1〜EX4において、互いに隣接する露光領域(EX1とEX2、EX2とEX3、EX3とEX4)の連結部では、その互いに隣接する露光領域(EX1とEX2、EX2とEX3、EX3とEX4)の一部が重なり合い二重露光が行われている。この二重露光が行われている領域が、上記繋ぎ露光領域SRである。
【0077】
ここで、図16は本発明者が検討した半導体チップ1の上記繋ぎ露光領域SRとその周辺領域とを示した一例の要部拡大平面図、図17は図16のY1−Y1線の断面図を示している。なお、図16では図面を見易くするため上記下部電極配線M0および下部電極M0Eの図示を省略している。
【0078】
上記繋ぎ露光領域SRでは、1回目の露光領域EX1の一部と、2回目の露光領域EX2の一部とが重なり二重露光が施される。すなわち、繋ぎ露光領域SRには、他の領域よりも多く露光光が照射される。このため、現像後のネガ型の感光性絶縁膜15の上面において繋ぎ露光領域SRには突起部15aが形成される。突起部15aは、ネガ型の感光性絶縁膜15の上面から弧を描くように部分的に突出するもので、半導体チップ1の短方向(第1方向X)に沿って連続的に延在している。したがって、現像後のネガ型の感光性絶縁膜15の繋ぎ露光領域SRは、それ以外の領域よりも膜厚が厚くなっている。本発明者の検討によれば、上記繋ぎ露光領域SRの感光性絶縁膜15の厚さは、例えば4.4μm程度になり、他の領域に比べて25%程度厚くなることが確認されている。また、突起部15aの幅(短方向寸法)は、例えば3〜4μm程度である。
【0079】
ところで、上記図16に示した例では、繋ぎ露光領域SRが、第1方向Xに隣接する複数の振動子3の空洞部VRに平面的に大きく重なって配置されている(ここでは、繋ぎ露光領域SRが空洞部VRのみならず上部電極M1Eにも平面的に大きく重なっている)。すなわち、上記突起部15aが、複数の振動子3の空洞部VRに平面的に大きく重なっている(ここでは、突起部15aが空洞部VRのみならず上部電極M1Eにも平面的に大きく重なっている)。
【0080】
しかし、本発明者は、上記のような繋ぎ露光領域の配置の場合、以下の課題が生じることを初めて見出した。すなわち、上記突起部15aが、上記複数の振動子3の各々の空洞部VRに平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜15中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。したがって、本発明者は、超音波センサ(静電気容量型のセンサ)において、半導体チップ1の上層に上記感光性絶縁膜15を設ける場合、感光性絶縁膜15の膜厚制御が必要になることを初めて見出した。
【0081】
ところで、上記開口部16a,16bのパターンは、ネガ型の感光性絶縁膜15に代えて、ポジ型の感光性絶縁膜を用いた場合でも、露光時にダークフィールドパターン(Dark Field Pattern)タイプのレチクルを用いれば形成できる。以下、レチクルの種類とポジ型およびネガ型の感光性絶縁膜との関係について説明する。
【0082】
図18および図19は、それぞれブライトフィールドパターンタイプのレチクルBR1,BR2およびダークフィールドパターンタイプのレチクルDR1,DR2の一例の平面図を示している。
【0083】
図18のレチクルBR1,BR2と、図19のレチクルDR1,DR2とは、感光性絶縁膜に同じ形状の所望のパターンを形成(転写)するものが示されている。ここでは、図面を見易くするため、露光光が遮光される遮光領域をハッチングで示し、露光光が透過する透光領域を白抜きで示した。ブライトフィールドパターンタイプは、ダークフィールドパターンタイプに比べて透光領域の面積が大きく、遮光領域の面積が小さい。
【0084】
図18では、同じ感光性絶縁膜に対して、左右の2枚のレチクルBR1,BR2を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域SR1は、2枚のレチクルBR1,BR2の露光領域が重なる領域である。
【0085】
図19では、同じ感光性絶縁膜に対して、左右の2枚のレチクルDR1,DR2を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域SR2は、2枚のレチクルDR1,DR2の露光領域が重なる領域である。
【0086】
図20は、図18のブライトフィールドパターンタイプのレチクルBR1,BR2を用いて、ポジ型の感光性絶縁膜(感光性ポリイミド膜等)に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン28を示している。図20(a)は平面図、(b)は斜視図を示している。ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域SR1部分も除去され、現像後に突起部が残らない。
【0087】
図21は、図18のブライトフィールドパターンタイプのレチクルBR1,BR2を用いて、ネガ型の感光性絶縁膜(感光性ポリイミド膜等)に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン29を示している。図21(a)は平面図、(b)は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域SR1部分に現像後に突起部29aが形成される。
【0088】
図22は、図19のダークフィールドパターンタイプのレチクルDR1,DR2を用いて、ポジ型の感光性絶縁膜(感光性ポリイミド膜等)に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン30を示している。図22(a)は平面図、(b)は斜視図を示している。この場合、図21と同様のパターンが形成されるが、ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域SR2部分も除去され、図21のネガ型の場合と異なり、現像後に突起部が残らない。
【0089】
図23は、図19のダークフィールドパターンタイプのレチクルDR1,DR2を用いて、ネガ型の感光性絶縁膜(感光性ポリイミド膜等)に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン31を示している。図23(a)は平面図、(b)は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域SR2部分に現像後に突起部31aが形成される。
【0090】
このように、ネガ型を用いた場合、ブライトフィールドパターンおよびダークフィールドパターンに依らず、繋ぎ露光領域に突起部が形成されることが分かる。また、上記開口部16a,16bのパターンを形成するには、図21および図22の場合がある。すなわち、ブライトフィールドパターンタイプのレチクルでネガ型、または、ダークフィールドパターンタイプのレチクルでポジ型とする場合である。
【0091】
したがって、上記繋ぎ露光領域の弊害を考慮した場合、繋ぎ露光領域に突起部が形成されないポジ型の感光性絶縁膜を用いることが好ましいようにも考えられる。しかし、上記のように、ポジ型の場合、上記現像領域の厚さ方向の全てを露光しなければならないので、感光性絶縁膜15が厚くなると露光時の負担が大きくなる問題がある。
【0092】
これに対してネガ型の場合は、パターンとして残す側の表層部を現像液に対する耐性が得られるように露光すれば良いので、感光性絶縁膜15が厚膜になっても露光が難しくならない。したがって、保護膜としての観点からは、感光性絶縁膜15として、露光に負担をかけずに厚膜化し易いネガ型を用いることが好ましいが、上記繋ぎ露光領域の弊害を解決する必要がある。
【0093】
そこで、本実施の形態1においては、複数の振動子3(空洞部VR)をネガ型の感光性絶縁膜15により覆う構成を有する半導体装置を製造する場合において、複数の振動子3(空洞部VR)を避けるように、繋ぎ露光領域SR(突起部15a)を配置した。
【0094】
図24は本実施の形態1の半導体チップ1の上記繋ぎ露光領域SRとその周辺領域とを示した一例の要部拡大平面図、図25は図24のY2−Y2線の断面図を示している。なお、図24では図面を見易くするため上記下部電極配線M0および下部電極M0Eの図示を省略している。また、繋ぎ露光領域SRに梨地のハッチングを付した。
【0095】
本実施の形態1において、上記繋ぎ露光領域SR(突起部15a)は、繋ぎ露光領域SRの幅(短方向寸法)の中心CL(突起部15aの頂上)が、その繋ぎ露光領域SR(突起部15a)の上下(第2方向Y)の互いに隣接する振動子3の空洞部VR上を通らないように配置されている。
【0096】
すなわち、繋ぎ露光領域SR(突起部15a)は、繋ぎ露光領域SRの幅(短方向寸法)の中心CL(突起部15aの頂上)が、その上下(第2方向Y)に隣接する振動子3の隣接間を通るように配置されている。
【0097】
したがって、繋ぎ露光領域SR(突起部15a)は、繋ぎ露光領域SRの幅(短方向寸法)の中心CL(突起部15aの頂上)が、上記柱状体20の領域内を通るように配置されている。柱状体20は、半導体基板1に接合され固定されている。すなわち、柱状体20部分は、振動に寄与しない部分であり、柱状体20上に突起部15aが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながらない。
【0098】
この繋ぎ露光領域SRの幅(短方向寸法)は、その上下(第2方向Y)に隣接する振動子3の隣接間の寸法(柱状体20の幅)以下である。また、繋ぎ露光領域SR(突起部15a)は、半導体チップ1の短方向(第1方向X)に沿って連続的に延在しているが、その平面形状は直線状ではなく、半導体チップ1の短方向(第1方向X)に隣接する複数の振動子3の外周一部に沿って鋸の歯のような形状となっている。
【0099】
ここで、実際の場合、マスク(レチクル)の合わせずれ分があるので、繋ぎ露光領域(突起部15a)が、上記振動子3の隣接間に入るようにしても若干のずれは生じてしまう。このため、繋ぎ露光領域SRは、上記振動子3の隣接間の範囲内に完全に入る場合もあるし、一部が振動子3(空洞部VR)に若干重なる場合もある。本実施の形態1では、上記のように、振動子3の隣接間が2μm程度であるのに対して、突起部15aの幅が3〜4μm程度なので、突起部15aの頂上が振動子3の隣接間の中心に位置した場合でも突起部15aの裾の部分(頂上に比べて相対的に低い部分)が振動子3(空洞部VR)の一部に重なる。
【0100】
上記のようなマスク(レチクル)の合わせずれによる誤差はあるものの、振動子3(空洞部VR)を避けるように、繋ぎ露光領域(突起部15a)を配置するには、繋ぎ露光領域の幅(短方向寸法)の中心CL(突起部15aの頂上)が、その繋ぎ露光領域SR(突起部15a)の上下(第2方向Y)の互いに隣接する振動子3(繋ぎ露光領域SRを挟むように配置された振動子3)の中心C0と中心C0とを結んだ線上の中央に位置するように繋ぎ露光領域SRを配置する。
【0101】
このように本実施の形態1によれば、繋ぎ露光領域SR(突起部15a)が、振動子3(空洞部VR)を避け、半導体基板1に固定され振動に寄与しない柱状体20上に配置されるようにしたことにより、上記突起部15aに起因する上記ネガ型の感光性絶縁膜15中での超音波の透過減衰量の変化を抑制または防止することができるので、超音波の送受信感度のばらつきを低減または無くすことができる。すなわち、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【0102】
次に、本実施の形態1の半導体装置を、例えば超音波エコー診断装置に適用した場合について説明する。
【0103】
超音波エコー診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を越えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波エコー診断装置のプローブ(探触子)を図26に示す。
【0104】
プローブ35は、超音波の送受信部である。プローブ35を形成するプローブケース35aの先端面には上記半導体チップ1がその第1主面(複数の振動子3の形成面)を外部に向けた状態で取り付けられている。さらに、この半導体チップ1の第1主面側には、音響レンズ35bが取り付けられている。音響レンズ35bは、半導体チップ1の短方向に沿って湾曲している。
【0105】
超音波診断に際しては、上記プローブ35の先端(音響レンズ35b側)を体表に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ35から生体内に数MHzの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波(反響またはエコー)を受波する。これにより、生体組織の断層像を得て、対象に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。
【0106】
このような超音波エコー診断装置のプローブ35に本実施の形態1の半導体チップ1を用いることにより、プローブ35のセンサ性能を向上させることができるので、診断画像のムラを低減することができる。
【0107】
(実施の形態2)
図27は本実施の形態2の半導体チップ1の上記繋ぎ露光領域SRとその周辺領域とを示した一例の要部拡大平面図、図28は図27のY3−Y3線の断面図を示している。なお、図27では図面を見易くするため上記下部電極配線M0および下部電極M0Eの図示を省略している。
【0108】
本実施の形態2においても、繋ぎ露光領域SR(突起部15a)が、可能な限り振動子3(空洞部VR)を避けるように配置されている。すなわち、本実施の形態2においても、繋ぎ露光領域の幅(短方向寸法)の中心CL(突起部15aの頂上)が、その上下(第2方向Y)に隣接する振動子3の中心C0と中心C0とを結んだ線上の中央に位置するように繋ぎ露光領域SRを配置する。
【0109】
ただし、本実施の形態2においては、繋ぎ露光領域SR(突起部15a)が、半導体チップ1の短方向(第1方向X)に沿ってほぼ直線状に延びており、繋ぎ露光領域SRの幅(短方向寸法)の中心CL(突起部15aの頂上)が、その上下(第2方向Y)に隣接する振動子3の空洞部VRに若干重なっている。
【0110】
ここでは、繋ぎ露光領域SR(突起部15a)が、その上下(第2方向Y)の振動子3の上部電極M1Eに平面的に重ならないように、その上下の各々の上部電極M1Eの間に配置されている場合が例示されている。なお、本実施の形態2においても、繋ぎ露光領域SRの幅(短方向寸法)は、その上下(第2方向Y)に隣接する振動子3の隣接間の寸法(柱状体20の幅)以下である。
【0111】
また、繋ぎ露光領域SR(突起部15a)は、半導体チップ1の短方向(第1方向X)に沿って配置された複数の孔9またはその近傍上を通過するように配置されている。孔9は、空洞部VRの形成領域内に配置されているものの、孔9の内部に絶縁膜10が埋め込まれており固定されている。すなわち、孔9部分は、振動に寄与しない部分であり、孔9またはその近傍上に突起部15aが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながり難い。
【0112】
したがって、繋ぎ露光領域SR(突起部15a)を、半導体チップ1の短方向(第1方向X)に沿って配置された複数の孔9上を通過するように配置することにより、上記突起部15aに起因する上記ネガ型の感光性絶縁膜15中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。
【0113】
このように本実施の形態2によれば、繋ぎ露光領域SR(突起部15a)が、その上下(第2方向Y)に隣接する振動子3の空洞部VRに若干重なっているものの、その重なり量を図16および図17で示した構成よりも小さくすることができる。また、繋ぎ露光領域SR(突起部15a)が、振動に寄与しない複数の孔9上を通過するように配置されている。これらにより、図16および図17で示した構成に比べて、上記突起部15aに起因する上記ネガ型の感光性絶縁膜15中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。したがって、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【0114】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0115】
前記実施の形態1,2では、振動子3毎に孔9を配置した場合について説明したが、これに限定されるものではなく、例えば複数の振動子3に共通に孔9を配置しても良い。すなわち、複数の振動子3の角部が向かい合う柱状体の位置に、その複数の振動子3の犠牲パターン25を除去可能な通路となる共通の孔9を配置しても良い。
【0116】
また、前記実施の形態1,2では、ネガ型の感光性絶縁膜として感光性ポリイミド膜を例示したが、これに限定されるものではなく、例えばネガ型の感光性SOG(Spin On Glass)膜等のような酸化シリコンからなるネガ型の無機系の感光性絶縁膜を用いても良い。
【0117】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である超音波センサを有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば圧力センサやマイクロフォン等のような電極間に空洞部を持つ他のセンサを有する半導体装置の製造方法にも適用できる。
【産業上の利用可能性】
【0118】
本発明は、MEMS技術を用いたセンサを有する半導体装置の製造業に適用できる。
【図面の簡単な説明】
【0119】
【図1】図1は本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図2】図1の半導体チップの要部拡大平面図である。
【図3】図2のX1−X1線の断面図である。
【図4】本発明の一実施の形態である半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図5】図4に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図6】図5に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図7】図6に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図8】図7に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図9】図8に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図10】図9に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図11】図10に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図12】図11に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図13】図12に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図14】図13に続く半導体装置の製造工程中における図2のX1−X1線に相当する箇所の半導体基板の断面図である。
【図15】本発明の一実施の形態である半導体装置の製造工程の露光処理時の半導体チップチップ領域の複数の露光領域の様子の一例を示した平面図である。
【図16】本発明者が検討したセンサセルを有する半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図17】図16のY1−Y1線の断面図である。
【図18】ブライトフィールドパターンタイプのレチクルの一例の平面図である。
【図19】ダークフィールドパターンタイプのレチクルの一例の平面図である。
【図20】(a)は、図18のブライトフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、(b)は、そのポジ型の感光性絶縁膜パターンの斜視図である。
【図21】(a)は図18のブライトフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、(b)はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図22】(a)は図19のダークフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、(b)はそのポジ型の感光性絶縁膜パターンの斜視図である。
【図23】(a)は図19のダークフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、(b)はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図24】本発明の一実施の形態である半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図25】図24のY2−Y2線の断面図である。
【図26】本発明の一実施の形態である半導体装置を適用した超音波エコー診断装置のプローブの説明図である。
【図27】本発明の他の実施の形態である半導体装置を構成する半導体チップの繋ぎ露光領域とその周辺領域との一例の要部拡大平面図である。
【図28】図27のY3−Y3線の断面図である。
【符号の説明】
【0120】
1 半導体チップ
1S 半導体基板
2 絶縁膜
3 振動子(センサセル)
4 絶縁膜
5 絶縁膜
8 絶縁膜
9 孔
10 絶縁膜
13a,13b 開口部
15 感光性絶縁膜
15a 突起部
16a,16b 開口部
20 柱状体
21 絶縁膜
25 犠牲パターン
28,30 ポジ型の感光性絶縁膜パターン
29,31 ネガ型の感光性絶縁膜パターン
29a,31a 突起部
35 プローブ
35a プローブケース
35b 音響レンズ
SA センサセルアレイ
BP1,BP2 ボンディングパッド
M 導体膜
M0 下部電極配線(第1配線)
M0E 下部電極(第1電極)
M1 上部電極配線(第2配線)
M1E 上部電極(第2電極)
VR 空洞部
EX1〜EX4 露光領域
SR 繋ぎ露光領域
SR1,SR2 繋ぎ露光領域
BR1,BR2,DR1,DR2 レチクル
C0 中心
CL 中心
【出願人】 【識別番号】000005108
【氏名又は名称】株式会社日立製作所
【出願日】 平成18年6月29日(2006.6.29)
【代理人】 【識別番号】100080001
【弁理士】
【氏名又は名称】筒井 大和


【公開番号】 特開2008−8729(P2008−8729A)
【公開日】 平成20年1月17日(2008.1.17)
【出願番号】 特願2006−178969(P2006−178969)