トップ :: G 物理学 :: G01 測定;試験

【発明の名称】 多光軸光電センサ
【発明者】 【氏名】市村 悟

【要約】 【課題】結合コンデンサに起因するオーバーシュートやアンダーシュートを抑えることが可能な多光軸光電センサを提供する。

【構成】自己バイアスエミッタ接地増幅回路42において、トランジスタQ2のコレクタ−ベース間に、第2コンデンサC2とダイオードD1とが直列接続されている。具体的には、トランジスタQ2のベースにダイオードD1のカソードが接続され、そのダイオードD1のアノードが第2コンデンサC2を介してトランジスタQ2のコレクタに接続されている。更に、ダイオードD1と第2コンデンサC2との接続点には、抵抗R3の一端が接続され、この他端に所定の基準電圧Vbiasを印加して、抵抗R3を介して上記接続点に直流のバイアス電流Ibを流すようにしている。
【特許請求の範囲】
【請求項1】
投光動作を順次行う複数の投光素子それぞれに対向配置される複数の受光素子を備えるとともに、前記各受光素子から出力される受光信号を結合コンデンサを通して入力して増幅するためのコンデンサ入力形の交流増幅回路を備える多光軸光電センサにおいて、
前記交流増幅回路は、
前記結合コンデンサとしての第1コンデンサと、
当該第1コンデンサの後段に設けられた増幅回路と、
前記増幅回路の出力側に一端側が接続される第2コンデンサと、
前記第2コンデンサの他端側と前記増幅回路の入力側との間に設けられ、前記受光信号の入力終了後、前記増幅回路の出力レベルが前記受光信号の入力時のレベルから基準電位側に戻るときに当該増幅回路の入出力間に流れる電流方向を順方向とするダイオード素子と、を備えることを特徴とする多光軸光電センサ。
【請求項2】
前記ダイオード素子の順方向に所定の直流電流を流すバイアス回路を備える請求項1に記載の多光軸光電センサ。
【請求項3】
前記第1コンデンサの入力側に、第1バッファ回路が設けられている請求項1または請求項2に記載の多光軸光電センサ。
【請求項4】
前記交流増幅回路の出力側に、第2バッファ回路が設けられている請求項1から請求項3のいずれかに記載の多光軸光電センサ。
【発明の詳細な説明】【技術分野】
【0001】
本発明は、多光軸光電センサに関し、特に、受光器の交流増幅回路に関する。
【背景技術】
【0002】
例えば、物体が検出エリア内に侵入したことを検出する多光軸光電センサが知られている(特許文献1参照。)。この多光軸光電センサは、複数の投光素子が備えられた投光器と、各投光素子と対をなす複数の受光素子を備えた受光器とが対向して配置されており、それぞれの投光素子と受光素子とが光軸を構成している。この多光軸光電センサは、各受光素子が正対する投光素子以外の投光素子からの光を受けないようにするため、上記複数の投光素子に所定の順番で順次投光動作をさせつつ、各投光素子の投光タイミングに同期してこれに正対する受光素子からの受光信号のみを取り込み、所定の閾値との比較に基づき検出エリア内への侵入物体を検出するようにしている。
【特許文献1】特許第2911369号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、上記多光軸光電センサでは、各受光素子からの受光信号が微小レベルであるため、これを増幅する必要があるとともに、多光軸光電センサの設置場所における外乱光(例えば、太陽光、電灯など)による影響を排除する必要がある。そこで、各受光素子からの受光信号を増幅する手段として、入力に結合コンデンサを備えたコンデンサ入力形の交流増幅回路を利用するのが一般的である。
【0004】
ところが、結合コンデンサは上記外乱光による直流成分を除去するために交流増幅回路としては必要不可欠なものではあるが、受光信号が入力された後、その終了時に蓄積された電荷を放電することになるため、受光信号の立ち下がり或いは立ち上がり後に交流増幅回路の出力信号に立上りではオバーシュート、立下りではアンダーシュートを誘発する。特に、増幅度を高めるために増幅回路を多段接続したものでは、その最終出力においてこのオバーシュートやアンダーシュートが相当に大きくなる。このため、オバーシュートやアンダーシュートが残留するうちに次の投光素子の投光動作が行われるような投光周期に設定してあると、上記オバーシュートやアンダーシュートの影響により増幅回路からの出力信号に誤差が生じて誤検出の原因となる。このことは、オバーシュートやアンダーシュートが減衰するまで次の投光素子の投光動作を待つことが必要で、多光軸光電センサにおいては高速で物体の検出ができなくなることを意味する。
【0005】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、結合コンデンサに起因するオーバーシュートやアンダーシュートを抑えることが可能な多光軸光電センサを提供するところにある。
【課題を解決するための手段】
【0006】
上記の目的を達成するための手段として、請求項1の発明に係る多光軸光電センサは、投光動作を順次行う複数の投光素子それぞれに対向配置される複数の受光素子を備えるとともに、前記各受光素子から出力される受光信号を結合コンデンサを通して入力して増幅するためのコンデンサ入力形の交流増幅回路を備える多光軸光電センサにおいて、前記交流増幅回路は、前記結合コンデンサとしての第1コンデンサと、当該第1コンデンサの後段に設けられた増幅回路と、前記増幅回路の出力側に一端側が接続される第2コンデンサと、前記第2コンデンサの他端側と前記増幅回路の入力側との間に設けられ、前記受光信号の入力終了後、前記増幅回路の出力レベルが前記受光信号の入力時のレベルから基準電位側に戻るときに当該増幅回路の入出力間に流れる電流方向を順方向とするダイオード素子と、を備えることを特徴とする。
【0007】
請求項2の発明は、請求項1に記載の多光軸光電センサにおいて、前記ダイオード素子の順方向に所定の直流電流を流すバイアス回路を備える。
【0008】
請求項3の発明は、請求項1または請求項2に記載の多光軸光電センサにおいて、前記第1コンデンサの入力側に、自己の前段回路よりも出力インピーダンスが低い第1低出力インピーダンス回路が設けられている。
【0009】
請求項4の発明は、請求項1から請求項3のいずれかに記載の多光軸光電センサにおいて、前記交流増幅回路には、前記増幅回路の出力側に、当該増幅回路よりも出力インピーダンスが低い第2低出力インピーダンス回路が設けられている。
【発明の効果】
【0010】
<請求項1の発明>
本構成によれば、受光信号の入力時(増幅回路の出力レベルが基準電位から離れる方向に推移する時)には、ダイオード素子に流れる電流量が低下し、これに伴ってダイオード素子のインピーダンスが増加し、増幅回路の増幅度が大きくなる。一方、受光信号の入力終了時には、ダイオード素子に上記直流電流に加えて増幅回路の出力側からフィードバックされた電流が流れるため、ダイオード素子に流れる電流量が増加し、これに伴ってダイオード素子のインピーダンスが減少し、増幅回路の増幅度が小さくなる。
このように、受光信号の入力時は増幅回路の増幅度は比較的に大きくなり十分な増幅作用を発揮する一方で、受光信号の入力終了時には、増幅回路の増幅度が比較的に小さくなり基準電位(受光信号の入力前における増幅回路の出力レベル)に対するオーバーシュートやアンダーシュートを抑制することができる。
<請求項2の発明>
本構成によれば、受光信号の非入力時には、ダイオード素子の順方向に直流電流(バイアス電流)のみが流れるようにすることで、例えば電源が片側電源(プラス電源、或いは、マイナス電源)であっても本発明を適用することができる。
【0011】
<請求項3の発明>
本構成によれば、結合コンデンサの入力側に第1バッファ回路を設けて、その第1バッファ回路の前段の回路(例えば交流増幅回路よりも前段側に設けられる他の増幅回路など)よりも低い出力インピーダンスで上記第1バッファ回路から受光信号を結合コンデンサに与えることにより、オーバーシュートやアンダーシュートを更に抑制することができる。
【0012】
<請求項4の発明>
多光軸光電センサは、一列状に並んだ複数の受光素子からの受光信号を増幅して、所定箇所に配された信号処理回路(例えば比較回路等)に伝送されるため、各交流増幅回路から信号処理回路までの配線が長くなる。このため、交流増幅回路の出力段に、その交流増幅回路よりも出力インピーダンスが低い第2バッファ回路を設けることが望ましい。
【発明を実施するための最良の形態】
【0013】
<実施形態1>
本発明の実施形態1を図1〜図4を参照しつつ説明する。
1.多光軸光電センサの全体構成
本実施形態の多光軸光電センサ1は、図1に図示するように、投光器10が、所定の検出エリアを挟んで受光器30と対向して配置されている。投光器10には、例えば10個の投光素子T(T1〜T10、例えば発光ダイオード)が一列に配列されている。
【0014】
受光器30には、図示するように、10個の投光素子Tのそれぞれと対向する10個の受光素子J(J1〜J10、例えばフォトダイオード)が配列されている。
【0015】
各投光素子Tはそれぞれ駆動回路11に接続され、この駆動回路11は、AND回路12及び投光側シフトレジスタ13を介して投光側CPU14に接続されている。投光側CPU14は、受光器30が備える受光側CPU34が出力する同期信号Dを受信し、投光信号E(図1参照。)をAND回路12に送信すると共に、駆動回路制御信号を投光側シフトレジスタ13に送信する。
【0016】
投光信号E(例えばパルス幅1〜2μs、パルス間隔10〜20μsのパルス波形)は、各投光素子Tを所定の投光周期Uで投光させるための信号である。駆動回路制御信号は、各投光素子Tの投光タイミングを決定するための信号である。投光側シフトレジスタ13は、駆動回路制御信号を受信すると、カウンタの値に対応させて選択信号を各AND回路12に送信する。
【0017】
各AND回路12は、投光信号E及び選択信号を受信すると、各駆動回路11に信号を出力する。各駆動回路11は、各AND回路12からの信号を受信すると、各投光素子Tに駆動電流を供給する。各投光素子Tは、駆動電流が供給されることにより投光する。この多光軸光電センサ1は、投光信号E、駆動回路制御信号及び選択信号よって、10個の投光素子T1〜T10を所定の投光周期Uで順次投光させる投光スキャン動作を繰り返して行う。本実施形態では、上述したように、投光スキャン動作が、駆動回路11、AND回路12、投光側シフトレジスタ13 、投光側CPU14、受光側CPU34によって行われる。従って、駆動回路11、AND回路12、投光側シフトレジスタ13 、投光側CPU14、受光側CPU34は、投光制御手段を構成する。
【0018】
各受光素子Jは、それぞれ受光アンプ31に接続されると共に、各スイッチ素子32を介してA/D変換器33に接続されている。受光側CPU34は、A/D変換器33から出力される信号を受信し、この信号に基づいて受光があったか否かを検出する。受光アンプ31については後述する。
【0019】
受光側CPU34は、メモリ(図示せず。)に記憶されたプログラムによって、各投光素子Tに対する前記投光信号Eと周期及び位相を一致させた遮光検出タイミングで各スイッチ素子32をON状態にするゲート制御信号を、受光側シフトレジスタ35に送信する。受光側シフトレジスタ35は、前記投光側シフトレジスタ13と同様に、選択信号を順次各スイッチ素子32に送信する。これにより、各受光素子Jからの受光信号が、A/D変換器33を介して受光側CPU34に送信される。
【0020】
受光側CPU34は、遮光検出タイミングにおいては、各投光素子Tが投光動作を行っており、A/D変換器33から送信された受光信号(受光量)が物体検出用閾値を超過した否かを判断して遮光判定を行う。この遮光判定は、受光アンプ31、スイッチ素子32、A/D変換器33、受光側CPU34、受光側シフトレジスタ35を用いて行われる。従って、受光アンプ31、スイッチ素子32、A/D変換器33、受光側CPU34、受光側シフトレジスタ35は、遮光判定手段を構成する。なお、受光側CPU34は、受光信号が物体検出用閾値を超過したと判断した場合には、検出エリア内に物体が存在するとして検出信号を出力回路36を介して外部に出力する。
【0021】
2.受光アンプの構成
図2には、各受光アンプ31を構成するコンデンサ入力形の交流増幅回路40の回路図が示されている。各受光素子Jからの受光信号S1は、微小なレベルであるため、受光アンプ31によって増幅した後にA/D変換器33に送信する必要がある。また、多光軸光電センサ1が使用される場所には、直流外乱光(例えば太陽光、白熱電球からの光)や、50Hzまたは60Hzの外乱光(例えば蛍光灯や水銀灯からの光)が照射されていることが多々ある。従って、これらの外乱光が各受光素子Jが入光すると、各投光素子Tからの光の受光による本来の受光信号のレベル変化を検知できなくなるおそれがある。
【0022】
そこで、各受光アンプ31には、入力に結合コンデンサとしての第1コンデンサC1を備える交流増幅回路40が内蔵し、上記第1コンデンサC1によって所定レベル以下の低周波数成分を排除するようにしている。具体的には、各受光アンプ31は、図2に示すように、受光素子Jからの受光信号S1を増幅する第1増幅回路41と、この第1増幅回路41の後段に設けられた第2増幅回路としての上記交流増幅回路40とを備える。
【0023】
第1増幅回路40は、自己バイアスエミッタ接地増幅回路である。具体的には受光素子Jからの受光信号S1をベースに受けるトランジスタ(バイポーラトランジスタ)Q1のエミッタがグランドラインに接地され、コレクタが抵抗RL1を介して電源(Vcc)ラインに接続されると共に、コレクタ−ベース間にバイアス抵抗R1が接続された構成となっている。なお、本実施形態では、各素子の回路定数は、例えば、バイアス抵抗R1=33kΩ、抵抗RL1=1kΩ、トランジスタQ1の出力短絡電流増幅率(hfe)=180に設定されている。これにより、コレクタ電流が例えば3.5mAのとき、トランジスタQ1の出力短絡入力インピーダンス(hie)が約1.34kΩであり、出力インピーダンスZO1は約159Ωである。なお、受光素子Jの出力インピーダンスは無限大であると想定している。
【0024】
次に、交流増幅回路40は、その入力側に一端が上記第1増幅回路41の出力(トランジスタQ1のコレクタ)に接続された第1コンデンサC1を備えると共に、この後段に自己バイアスエミッタ接地増幅回路42(「第1コンデンサの後段に設けられた増幅回路」の一例)を備えた構成となっている。具体的には、この自己バイアスエミッタ接地増幅回路42は、第1増幅回路41からの出力信号S2を第1コンデンサC1を介してベースに受けるトランジスタ(バイポーラトランジスタ)Q2のエミッタが電源ラインに接続され、コレクタが抵抗RL2を介してグランドラインに接続されると共に、コレクタ−ベース間にバイアス抵抗R2が接続された構成となっている。
【0025】
なお、本実施形態では、各素子の回路定数は、例えば、バイアス抵抗R2=100kΩ、抵抗RL2=10kΩ、トランジスタQ2の出力短絡電流増幅率(hfe)=180、第1コンデンサC1=0.0022μFに設定されている。これにより、後述するダイオードD1や第2コンデンサC2等を設けない構成において、コレクタ電流が例えば0.5mAのとき、トランジスタQ2の出力短絡入力インピーダンス(hie)が約9.36kΩであり、自己バイアスエミッタ接地増幅回路42の入力インピーダンスZI2が約536Ωであり、出力インピーダンスZO2は約570Ωである。また、電圧ゲインG2は、約−175であり、上記第1増幅回路41の出力インピーダンスZO1を加味したゲイG2’は、約137である。また、投光パルス幅が1μsとすると、基本波の周波数fは約500Hz、そのときの第1コンデンサC1のインピーダンスZC1は約147Ωである。
【0026】
さて、本実施形態では、上記自己バイアスエミッタ接地増幅回路42において、トランジスタQ2のコレクタ−ベース間に、第2コンデンサC2とダイオードD1(「ダイオード素子」の一例)とが直列接続されている。具体的には、トランジスタQ2のベースにダイオードD1のカソードが接続され、そのダイオードD1のアノードが第2コンデンサC2を介してトランジスタQ2のコレクタに接続されている。更に、ダイオードD1と第2コンデンサC2との接続点には、抵抗R3の一端が接続され、この他端に所定の基準電圧Vbiasを印加して、抵抗R3を介して上記接続点に直流のバイアス電流Ib(「所定の直流電流」の一例)を流すようにしている。上記基準電圧Vbiasは、図1に示すように、受光側CPU34から共通のD/A変換器37を介して各受光アンプ31に与えられるようになっている。なお、本実施形態では、基準電圧Vbias=5.2V、抵抗R3=1MΩに設定されており、バイアス電流Ib=約380nAとされている。
【0027】
また、ダイオードD1のインピーダンスZdは、Zd=0.026/Id(Id:ダイオードD1に流れる電流)で表される。従って、ダイオードD1のインピーダンスZdは、例えば、電流Id=1mAのとき26Ω、電流Id=100μAのとき260Ω、電流Id=1μAのとき26kΩ、電流Id=380nAのとき68kΩとなる。即ち、ダイオード素子D1は、流れる電流量が大きくなるほどインピーダンスが小さくなる素子である。
【0028】
3.本実施形態の作用効果
各受光アンプ31に連なる各受光素子Jに、それと対をなす各投光素子Tからの光を受けると、受光素子Jからの受光信号S1は、図2に示す波形1のようになり、第1増幅回路41にて増幅された受光信号S2は、図2に示す波形2のようになる。
【0029】
ここで、まず、仮に、上記自己バイアスエミッタ接地増幅回路42が上記ダイオードD1、第2コンデンサC2及び抵抗R3を備えていない場合について説明する。この場合、図3に示すように、自己バイアスエミッタ接地増幅回路42にて増幅された受光信号S3は、受光素子Jからの受光信号S1の入力(正対する投光素子Tの投光タイミングの開始)により基準電位(正対する投光素子Tの非投光タイミング時の受光信号S3レベル)から立下る。その後、上記受光信号S3は、受光信号S1の入力終了(正対する投光素子Tの投光タイミングの終了)により、基準電位に向かって立ち上がるが、更にその基準電位を超えて大きくオーバーシュートしてから収束していく。ここで特に問題なのは、比較的高いレベルに達する最初のオーバーシュートである。これは、受光信号S1の入力終了により第1増幅回路41から出力信号S1がなくなると、第1コンデンサC1に蓄積された電荷が徐々に放電されていくためである。しかし、上述したように、外乱光による影響を除去するために第1コンデンサC1は必要不可欠である。
【0030】
そこで、本実施形態では、上記ダイオードD1、第2コンデンサC2及び抵抗R3を備えてなるバイアス回路43が設けられている。受光信号S1が入力される前(正対する投光素子が非投光タイミングにあるとき)では、ダイオードD1には、上記バイアス電流Ib(約380nA)だけが流れる。このとき、ダイオードD1のインピーダンスZdは、68kΩであり、この抵抗値を有する抵抗がバイアス抵抗R2に並列接続された構成と等価になり、両者の合成抵抗は約40kΩであり、自己バイアスエミッタ接地増幅回路42の入力インピーダンスZI2が約252Ωであり、電圧ゲインG2は約−154である。実際のゲインG2’は第1増幅回路41の出力インピーダンスZO1(約159Ω)で分圧されるから、約−94.4である。
【0031】
一方、受光信号S1の入力時には、トランジスタQ2の出力から第2コンデンサC2を介してフィードバックされる電流が、上記バイアス電流Ibに加算される。このため、自己バイアスエミッタ接地増幅回路42の出力電圧(コレクタ電圧)がプラス方向(立上り方向)に振れると、それに応じてダイオードD1に大きな電流が流れ、マイナス方向(立下り方向)に振れると、ダイオードD1には僅かな電流が流れる。受光信号S2のレベルによってはダイオードD1に流れる電流量がゼロとなる。自己バイアスエミッタ接地増幅回路42の出力電圧がプラス方向に振れて、ダイオードD1に例えば100μAの大電流が流れたとすると、ダイオードのインピーダンスZdは260Ωとなり、抵抗R2との合成抵抗は約259Ωに減少する。これにより、自己バイアスエミッタ接地増幅回路42の入力インピーダンスZI2が約52.8Ωとなり、電圧ゲインG2が約−3.9となり、実際のゲインG2’が1.0となる。
【0032】
以上のように、本実施形態では、自己バイアスエミッタ接地増幅回路42に上記バイアス回路43を設けて、予めダイオードD1に所定のバイアス電流Ibを流しておくことで、トランジスタQ2の出力電圧がマイナス方向に振れるときのゲインよりも、プラス方向に振れるときのゲインの方が小さくなるようにしている。このプラス方向に振れているときが、まさにオーバーシュートが発生するときであり、これにより、受光信号S1の入力時においては比較的に大きなゲインで受光信号S2を増幅する一方で、受光信号S1の入力終了時においては比較的に小さいゲインで、オーバーシュートの波高値を小さくすることができる。また、プラス方向に振れているときは、自己バイアスエミッタ接地増幅回路42の入力インピーダンスZI2が低くなるため、第1コンデンサC1に蓄積された電荷を高速で放電させて、上記オーバーシュートの波高値をさらに小さくすることができる(図4参照)。従って、バイアス回路43を設けない構成における投光周期U1(図3参照)よりも、短い投光周期U2(<U1)で各投光素子Tの投光動作を順次行うようにして、高速で検出エリアに侵入する物体の検出を行うことができる(図4参照)。また、オーバーシュートを抑える構成として、例えば、第1コンデンサC1の出力側とグランドラインとの間にスイッチ素子を設けて、このスイッチ素子をオンすることで第1コンデンサC1に蓄積した電荷を急速に放電させる構成が考えられる。しかし、この構成では、スイッチ素子のオンオフ制御によるノイズの影響を受け得る。これに対して、本実施形態では、オンオフ制御されるスイッチ素子を備えないから、このオンオフ制御するノイズの影響はない。
【0033】
<実施形態2>
図5は実施形態2を示す。前記実施形態1との相違は、自己バイアスエミッタ接地増幅回路42の後段にエミッタフォロワ回路を設けた点にあり、その他の点は前記実施形態1と同様である。従って、実施形態1と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【0034】
図5に示すように、本実施形態の受光アンプ50には、上記自己バイアスエミッタ接地増幅回路42の出力側にエミッタフォロワ回路51(「第2バッファ回路」の一例)が設けられている。具体的には、上記自己バイアスエミッタ接地増幅回路42からの受光信号S3をベースに受けるトランジスタQ3が設けられ、このコレクタが電源ラインに接続され、エミッタが抵抗RL3を介してグランドラインに接続されている。更に、このエミッタフォロワ回路51の出力(トランジスタQ3のエミッタ)と、自己バイアスエミッタ接地増幅回路42の入力(トランジスタQ2のベース)との間に、前述したダイオードD1及び第2コンデンサC2が直列接続されている。
【0035】
多光軸光電センサ1では、図1に示すように、各受光アンプ31からの受光信号を、共通のA/D変換器33を介して受光側CPU34に送信する。従って、本実施形態のように、受光アンプ31の出力端にエミッタフォロワ回路51を設けて、出力インピーダンスを低下させることで長距離送信できるようにすることが望ましい。
【0036】
<実施形態3>
図6は実施形態3を示す。前記実施形態2との相違は、受光アンプの構成にあり、その他の点は前記実施形態1と同様である。従って、実施形態1と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【0037】
図6に示すように、本実施形態の受光アンプ60には、第1増幅回路41と自己バイアスエミッタ接地増幅回路42との間に、エミッタフォロワ回路61(「第1バッファ回路」の一例)が設けられている。具体的には、第1増幅回路41からの受光信号S2を受けるトランジスタQ4が設けられ、このコレクタがグランドラインに接続され、エミッタが抵抗RL4を介して電源ラインに接続されている。そして、このトランジスタQ4のエミッタと、トランジスタQ2のベースとの間に第1コンデンサC1が接続されている。
【0038】
第1コンデンサC1の放電速度は、この第1コンデンサC1の前段回路の出力インピーダンスと、後段回路の入力インピーダンスによって決まる。従って、本実施形態のように、第1コンデンサC1の前段に低出力インピーダンスの上記エミッタフォロワ回路61を設けることで、第1増幅回路の出力インピーダンスを低下させて、オーバーシュートの波高値をさらに小さくすることができる。
【0039】
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態3において、エミッタフォロワ回路51を除いた構成であってもよい。
【0040】
(2)上記各実施形態において、第1増幅回路41を除いた構成であってもよい。例えば実施形態1に対して図7に示すような受光アンプ70であってもよい。この場合、受光素子Jとグランドラインとの間に、抵抗R1を配し、受光素子Jと抵抗R1との接続点に、第1コンデンサC1を介してトランジスタQ2のベースを接続する。但し、自己バイアスエミッタ接地増幅回路42だけでは十分な増幅効果が得られない場合があり、第1増幅回路41を設ける構成の方が有効である。
【0041】
(3)上記各実施形態では、交流増幅回路は、トランジスタを用いた増幅回路で構成したものとしたが、これに限らず、図8に示すようなオペアンプ81を用いた増幅回路で構成してもよい。具体的には、オペアンプ81の出力と正相入力との間に、上記ダイオードD1と第2コンデンサC2とを直列接続し、両者D1,C2の接続点に抵抗3を介してバイアス電流Ibを流す構成である。このような構成であっても、上記実施形態と同様の効果を得られるが、オペアンプを備える分だけ回路が大型化するとともに、トランジスタ増幅回路に比べて入力インピーダンスが大きいため、上記各実施形態の方が望ましい。
【0042】
(4)上記各実施形態では、ダイオード素子として、ダイオードD1を用いたが、これに限らず、同様の機能を有する素子であれば、例えばダイオード接続された半導体スイッチ素子(FET等)であってもよい。
【0043】
(5)上記各実施形態では、受光信号の入力時に増幅回路の出力レベルが立下り、受光信号の入力終了時に出力レベルが立上って高波形のオーバーシュートが発生する構成であったが、受光信号の入力時に増幅回路の出力レベルが立上り、受光信号の入力終了時に出力レベルが立ち下がって高波形のアンダーシュートが発生する構成では、上記ダイオードD1の順方向を逆にし、基準電圧Vbiasを低いレベルに設定し、バイアス電流を上記各実施形態とは逆向きに流すようにすればよい。このような構成であれば、アンダーシュートを小さくすることができる。
【0044】
(6)上記各実施形態及び変形例では、バイアス回路を設けたが、受光アンプ(交流増幅回路)に電力供給する電源が、両側電源(プラスマイナス電源)であれば、上記バイアス回路を除いた構成であってもよい。
【0045】
(7)上記各実施形態では、基準電圧Vbiasを固定値とした。しかし、受光信号の未入力時にダイオードD1に僅かに流れているバイアス電流Ibによって受光アンプのゲインが若干さがってしまう。また、周囲温度変化によっても、バイアス電流Ibが変動するため、これに伴ってゲインも変動する。投光タイミング時における受光信号レベルと物体検出用閾値との差が大きい場合には、多少ゲインが低下しても、誤検出となる心配はないから、基準電圧Vbiasを変更する必要はない。しかし、投光タイミング時における受光信号レベルと物体検出用閾値との差が微小になると、ある程度バイアス電流Ibの電流量を抑えてゲイン低下を避ける必要がある。そこで、(交流)増幅回路の出力レベルを監視する監視手段と、その監視手段で監視された出力レベルに基づきバイアス回路から流す直流電流(バイアス電流)レベルを変更するバイアス電流変更手段とを備える構成としてもよい。例えば、受光側CPU34が、A/D変換器33の出力に基づきオーバーシュートの波高値を監視し、この波高値が所定値(誤検出を生じない程度の波高値)を維持するように、D/A変換器37を制御して基準電圧Vbias、バイアス電流Ibを調整する。また、受光側CPU34が、A/D変換器33の出力に基づきオーバーシュートの波高値を監視し、この波高値が所定値(誤検出を生じない程度の波高値)よりも小さくなったときには、D/A変換器37を制御して基準電圧Vbiasを下げてバイアス電流Ibを減らすことで交流増幅回路40のゲインの低下を抑える構成であってもよい。更に、受光側CPU34が、A/D変換器33の出力に基づき投光タイミング時の受光信号の最低値(振幅値)を監視し、この最低値が所定値以上になったときに、D/A変換器37を制御して基準電圧Vbiasを下げてバイアス電流Ibを減らすことで交流増幅回路40のゲインの低下を抑える構成であってもよい。
【図面の簡単な説明】
【0046】
【図1】本発明の実施形態1に係る多光軸光電センサの電気的構成図
【図2】コンデンサ入力形の交流増幅回路の回路図
【図3】バイアス回路を設けない場合の受光信号レベルを示した波形図
【図4】バイアス回路を設けた場合の受光信号レベルを示した波形図
【図5】実施形態2のコンデンサ入力形の交流増幅回路の回路図
【図6】実施形態3のコンデンサ入力形の交流増幅回路の回路図
【図7】変形例のコンデンサ入力形の交流増幅回路の回路図(その1)
【図8】変形例のコンデンサ入力形の交流増幅回路の回路図(その2)
【符号の説明】
【0047】
1…多光軸光電センサ
40…交流増幅回路
42…自己バイアスエミッタ接地増幅回路(増幅回路)
51,61…エミッタフォロワ回路(バッファ回路)
C1…第1コンデンサ(結合コンデンサ)
C2…第2コンデンサ
D1…ダイオード(ダイオード素子)
T(T1〜T10)…投光素子
J(J1〜J10)…受光素子
S1〜S3…受光信号
【出願人】 【識別番号】000106221
【氏名又は名称】サンクス株式会社
【出願日】 平成18年6月30日(2006.6.30)
【代理人】 【識別番号】100096840
【弁理士】
【氏名又は名称】後呂 和男

【識別番号】100124187
【弁理士】
【氏名又は名称】村上 二郎

【識別番号】100124198
【弁理士】
【氏名又は名称】水澤 圭子


【公開番号】 特開2008−8833(P2008−8833A)
【公開日】 平成20年1月17日(2008.1.17)
【出願番号】 特願2006−181397(P2006−181397)