トップ :: H 電気 :: H05 他に分類されない電気技術




【発明の名称】 回路接続構造体とその製造方法
【発明者】 【氏名】張 欽崇

【氏名】林 嘉彬

【氏名】荘 光賢

【氏名】李 少謙
【要約】 【課題】導電性膜を電気メッキによって形成する際のボイドまたはバブルの発生を回避する。

【解決手段】回路支持体に取り付ける回路接続構造体が提供される。回路接続構造体は、少なくとも二つの絶縁層、二つの導電層と１個の導電性パッドを含み、対応する絶縁層を貫通して、それぞれの絶縁層の側からバイアホールが形成される。二つの絶縁層の内の一方は、他方の絶縁層の上部に設けられる。導電性パッドは二つの絶縁層の間に設けられ、導電性パッドの二つの表面はそれぞれ２個のバイアホールに接続される。回路接続構造体の同一側に形成されたバイアホール内に、二つの導電層のそれぞれが形成され、導電性パッドに接続される。本発明の回路接続構造体に基づいてバイアホールの深さ／幅の比率が低減されるため、ボイドおよびバブルの発生が効果的に回避され、その製造方法の信頼性が向上する。
【特許請求の範囲】
【請求項１】
第１と第２の回路パターン層を有する回路支持体に装着する回路接続構造体であって：
第１のバイアホールが形成される第１の絶縁層と、
第２のバイアホールが形成される第２の絶縁層を備え、
第２の絶縁層は第１の絶縁層上に形成され、
第１の絶縁層と第２の絶縁層との間に設けられ、二つの表面が第１のバイアホールと第２のバイアホールのそれぞれに接続された導電性パッドと、
第２の絶縁層の表面から遠い側の第１の絶縁層表面の上と第１のバイアホール内とに設けられて、導電性パッドに結合する第１の導電層を有し、該第１の導電層は第１の回路パターン層形成に用いられ、
第１の絶縁層の表面から遠い側の第２の絶縁層表面の上と第２のバイアホール内とに設けられ、導電性パッドに結合する第２の導電層を有し、該第２の導電層は第２の回路パターン層形成に用いられることを特徴とする回路接続構造体。
【請求項２】
前記導電性パッドが、銅からなることを特徴とする請求項１記載の回路接続構造体。
【請求項３】
前記第１の導電層が、銅からなることを特徴とする請求項１記載の回路接続構造体。
【請求項４】
前記第２の導電層が、銅からなることを特徴とする請求項１記載の回路接続構造体。
【請求項５】
第１の絶縁層がエポキシ樹脂からなることを特徴とする請求項１記載の回路接続構造体。
【請求項６】
第２の絶縁層がエポキシ樹脂からなることを特徴とする請求項１記載の回路接続構造体。
【請求項７】
第１と第２の回路パターン層を備えた回路支持体に装着する回路接続構造体の製造方法であって、次のステップを含む：
第１の絶縁層の一つの表面上に導電性パッドを形成し、第１の絶縁層の他の表面上には第１の導電層を形成する；
前記第１の絶縁層の前記表面上に第２の絶縁層を形成して前記導電性パッドを覆い、前記第２の絶縁層の前記第１の絶縁層から遠い側の表面に第２の導電層を形成する；
前記第１の導電層の側から前記第１の絶縁層を貫通する第１のバイアホールを形成して前記導電性パッドを露出せしめると共に、前記第２の導電層の側から前記第２の絶縁層を貫通する第２のバイアホールを形成して前記導電性パッドを露出せしめ；
前記第１のバイアホール内に第３の導電層を形成して前記導電性パッドを前記第１の導電層に接続し、前記第３および第１の導電層を画定して第１の回路パターン層を形成し；
前記第２のバイアホール内に第４の導電層を形成して前記導電性パッドを前記第２の導電層に接続し、前記第４および第２の導電層を画定して第２の回路パターン層を形成する。
【発明の詳細な説明】【技術分野】
【０００１】
この発明は、接続構造に関し、特に接続孔（バイアホール）の深さ／幅の比率が、所定のホール幅において低減された回路接続構造体に関する。
【背景技術】
【０００２】
電子工業の製造技術が発展し急速に進歩するにともなって、プリント回路基板（ＰＣＢ）が従来の接続配線溶接組み立てシステムに取って代っている。ＰＣＢには微細な電子部品を搭載することが可能であるため、工業的に広く採用されている。
集積回路（ＩＣ）とコンピュータシステムが相次いで発明されると共に、回路設計は益々錯綜かつ複雑になってきている。このため単層ＰＣＢは通常の部品配置に使用することが出来ず、この結果として両面基板や多層基板が出現することとなった。ＩＣの実装（パッケージング）分野においては、ＰＣＢは単にコンピュータシステムのマザーボードとしてだけではなく、ＩＣ実装基板としても有用である。基板の限定された大きさの中での回路密度の向上は、少なくとも１個の回路接続構造体を備えた少なくとも２層の回路パターン層を接続することによって実現される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１Ａを参照して、ここに回路接続構造体の摸式断面図が示されている。図１Ａにおいて回路接続構造体１０１は例えば両面回路板であって、このため導電層の数は２である。従来の回路接続構造体は回路支持体（図示しない）に装着され、この回路支持体は少なくとも２層の回路パターン層（図示しない）を含む。回路接続構造体１０１は絶縁層１１０、２枚の導電層１２０、１２２、バイアホール１３０と導電性膜１２４を含み、通常は絶縁層１１０はエポキシ樹脂、また導電層１２０、１２２は銅からなる。導電層１２０、１２２は、それぞれ絶縁層１１０の表面１１２と１１４の上に設けられる。回路接続構造体１０１のバイアホール１３０はエッチングまたは直接レーザ穿孔により形成され、導電層１２０と絶縁層１１０とを貫通している。
【０００４】
図１Ｂを参照して、ここに図１Ａの回路接続構造体の摸式断面図が示されているが、導電性膜はバイアホールの側壁上に不均一に分散している。図１Ｂにおいてバイアホールが導電層１２０、１２２と電気的に結合するように回路接続構造体１０１上に設けられた導電性膜１２４は、電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）またはプラグ電気メッキ（ｐｌｕｇ ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）により形成される。
導電性膜１２４をバイアホール１３０に形成する際には、電荷が導電層１２０とバイアホール１３０との接合する先端領域周辺に集まるため、導電性膜１２４はこの先端領域周辺で厚くなる。対照的にバイアホール１３０の底部周辺では導電性膜１２４は薄くなる。通常バイアホール１３０はレーザ穿孔プロセスにより形成されるので、その幅は一定しているが、深さは過大となる（約１００μｍ以上）のが通例である。こうなると（深さ／幅）の比率としては、バイアホール１３０中に均一に導電性膜１２４を形成するには大きくなり過ぎる。
【０００５】
図１Ｃを参照して、ここに従来の回路接続構造体の摸式断面図を示すが、導電性膜の形成と共に空隙（ボイド）が形成されている。図１Ｃにおいて、導電性膜１２４の厚みを増して行くとバイアホール１３０の頂部周辺の導電性膜１２４は連続したものとなってバイアホール１３０は閉塞される。かくして、ボイド１４０がバイアホール１３０の底部周辺に形成され、この中に空気が集積して気泡（バブル）を形成する。このため回路接続構造体の導電性膜１２４形成についての信頼性が低下する。
【課題を解決するための手段】
【０００６】
本発明の一つの観点によれば、導電性膜を電気メッキによって形成する際のボイドまたはバブルの発生を回避するため、その幅を固定値とした時に、従来よりも比較的幅の浅いバイアホールを形成し、それにより深さ／幅の比率を比較的小さくした回路接続構造体が提供される。
【０００７】
本発明の他の観点によれば、導電性膜を電気メッキによって形成する際のボイドまたはバブルの発生を回避するため、その幅を固定値とした時に、従来よりも比較的幅の浅いバイアホールを形成し、それにより深さ／幅の比率を比較的小さくした回路接続構造体の製造方法が提供される。
【０００８】
本発明によれば回路支持体に装着される回路接続構造体が提供される。ここでは、回路支持体は少なくとも第１と第２の回路パターン層を含む。
回路接続構造体は第１と第２の絶縁層と、導電性パッド、第１と第２の導電層を含み、第１と第２の絶縁層をそれぞれ第１と第２のバイアホールが貫通し、第２の絶縁層は第１の絶縁層上に形成されている。導電性パッドが第１と第２の絶縁層の間に設けられ、導電性パッドの二つの表面はそれぞれ第１と第２のバイアホールに接続されている。第１の導電層は、第１の絶縁層の表面上で第２の絶縁層からは離れた位置にある第１のバイアホール中に形成され、導電性パッドに接続して第１の回路パターン層を形成する。第２の導電層は第２の絶縁層の表面上で第１の絶縁層からは離れた位置にある第２のバイアホール中に形成され、導電性パッドに接続して第２の回路パターン層を形成する。
【０００９】
本発明の回路接続構造体の一つの観点によれば、導電性パッド、第１の導電層および第２の導電層はいずれも銅からなる。
【００１０】
本発明の回路接続構造体の一つの観点によれば、第１の絶縁層と第２の絶縁層はエポキシ樹脂からなる。
【００１１】
本発明の他の観点によれば、回路支持体に装着される回路接続構造体の製造方法が提供される。ここでは、回路支持体は第１と第２の回路パターン層を含む。
回路接続構造体の製造方法は次の製造工程（ステップ）を含む：
最初に第１の絶縁層の表面上に導電性パッドを形成し、この第１の絶縁層の他の表面上に第１の導電層を形成する；
次に第１の絶縁層の表面上に第２の絶縁層を形成して導電性パッドを覆い、第２の絶縁層の他の表面上には第２の導電層を形成する；
この後、第１の導電層側から、第１の絶縁層を貫通する第１のバイアホールを形成して、導電性パッドを露出させると共に、第２の導電層側から、第２の絶縁層を貫通して導電性パッドを露出させる第２のバイアホールを形成する。
最後に第１のバイアホール中に第３の導電層を形成して、導電性パッドと第１の導電層とを接続し、第３の導電層と第１の導電層を画定して第１の回路パターン層を形成すると共に；
第２のバイアホール中に第４の導電層を形成して、この導電層と第２の導電層とを接続し、第４の導電層と第２の導電層を画定して第２の回路パターン層を形成する。
【発明の効果】
【００１２】
上記の記載によれば、所定の導電性パッドを備えた２層の絶縁層の間に接続回路構造体が形成される。そして２層の導電層はそれぞれ、絶縁層上および回路接続構造体の同じ側に設けられたバイアホール上に設けられ、２層の導電層は導電性パッドを介して互いに電子的に接続される。従って、バイアホールの幅を一定にした時、それぞれのバイアホールの深さならびに深さ／幅の比率を減少することができ、これによりバイアホール中の導電層をより均一に形成可能にすることができる。このように本発明の回路接続構造体によればボイドまたはバブルの発生が効果的に回避される。
【発明を実施するための最良の形態】
【００１３】
図２を参照して、図２は本発明の一実施例による回路接続構造体の断面を例示する摸式図である。本発明の回路接続構造体２００が一例として両面基板（ｄｏｕｂｌｅ−ｌａｙｅｒｅｄ ｓｕｂｓｔｒａｔｅ）で具現されている。そして回路接続構造体は回路支持体（図示しない）に装着され、回路支持体は少なくとも２層の回路パターン層（図示しない）を含む。回路接続構造体２００は、２層の絶縁層２１０、２１２、導電性パッド２２０および２層の導電層２３０、２３２を含み、バイアホール２４０が、絶縁層２１０の側から絶縁層２１０を貫通して形成されると共に、絶縁層２１０上に形成された絶縁層２１２の側から、バイアホール２４２が絶縁層２１２を貫通して形成される。２層の絶縁層２１０、２１２の間に導電性パッド２２０が設けられて、その表面２２０ａ、２２０ｂは、それぞれバイアホール２４０、２４２に接続される。導電層２３０は絶縁層２１０の表面２１０ｂの上、ならびにバイアホール２４０の内部に設けられ、導電性パッド２２０と接続される。また導電層２３２は絶縁層２１２の表面２１２ａの上、ならびにバイアホール２４２の内部に設けられ、導電性パッド２２０に接続される。そしてこれらの導電層２３０、２３２はそれぞれ回路パターン層を形成する。絶縁層２１０、２１２の材料はエポキシ樹脂を含む。導電性パッド２２０と導電層２３０、２３２の材料の一例は銅で、２層の導電層２３０、２３２は導電性パッド２２０を介して相互に電気的に接続されている。
【００１４】
図４を参照して、図４は本発明の一実施例による回路接続構造体の製造方法を例示する摸式的なフローチャートである。図３Ａには、絶縁層、導電層および導電性パッドを含む、本発明の一実施例による回路接続構造体の断面を例示する摸式図が示されている。図４と図３Ａを共に参照して、回路接続構造体の製造方法は次の製造工程（ステップ）を含む：
最初に第１の絶縁層２１０、即ちステップ３１０に記載されている第１の絶縁層の表面２１０ａ上に、導電性パッド２２０を形成する。導電性パッド２２０を画定する方法は例えばエッチングを含む。そして導電層２３０、即ちステップ３１０に記載されている第１の導電層を、絶縁層２１０の表面２１０ｂ上に形成する。
【００１５】
図３Ｂには図３Ａに描かれた構造に、さらに絶縁層と導電層が付加された回路接続構造体を例示している。図４と３Ｂを共に参照して、導電性パッド２２０を覆う絶縁層２１０の表面２１０ａ上に、ステップ３２０における第２絶縁層に相当する絶縁層２１２を形成し、絶縁層２１２の表面２１２ａ上に、ステップ３２０における第２導電層に相当する導電層２３２を形成する。付加される絶縁層２１２と導電層２３２の製造方法としては、例えば樹脂被覆された銅の圧縮または樹脂を圧縮した後、銅の膜をメッキすることを含む。
【００１６】
図３Ｃを参照して、図３Ｃは図３Ｂに描かれた回路接続構造体の断面を摸式的に例示する図である。ここで更に２個のバイアホールが形成される。図４と３Ｃを共に参照して、ステップ３３０に記載されている第１のバイアホールに相当するバイアホール２４０を、導電層２３０の側から絶縁層２１０を貫通して形成し、導電性パッド２２０を露出させる。そして、ステップ３３０に記載されている第２のバイアホールに相当するバイアホール２４２を、導電層２３２の側から絶縁層２１２を貫通して形成し、導電性パッド２２０を露出させる。バイアホール２４０、２４２はレーザ穿孔、ドリル加工、プラズマエッチングまたはフォトリソグラフィーのような方法で形成される。
【００１７】
図３Ｄを参照して、図３Ｄは図３Ｃに描かれた構造に、さらに２層の導電層が２個のバイアホールに付加された回路接続構造体を例示した模式断面図である。図４と３Ｄを共に参照して、ステップ３４０に記載されている第３の導電層に相当する導電層２３４をバイアホール２４０内に形成し、導電性パッド２２０を導電層２３０に接続する。そして導電層２３４と導電層２３０とを画定して回路パターン層を形成する。更にステップ３４０に記載されている第４の導電層に相当する導電層２３６をバイアホール２４２内に形成し、導電性パッド２２０および導電層２３２に接続する。そして導電層２３６と導電層２３２とを画定して回路パターン層を形成し、これにより２層の導電層２３０と２３２が、導電性パッド２２０を介して電気的に結合される。バイアホール２４０、２４２内に付加される導電層２３４、２３６は、電気メッキまたはプラグ電気メッキ（ｐｌｕｇ ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）法、金属ペースト充填、導電性ポリマーなどの方法で形成される。また回路画定法としては、例えばフォトリソグラフィーが挙げられる。
【００１８】
この発明は特別な態様を参照して記述されているが、当技術分野における熟達者であれば、本発明の精神を逸脱することなしに記載された実施例の修正をなし得ることは明らかであろう。従って、本発明の権利範囲は上記の詳細な記述によって規定されるのではなく、添付する請求の範囲により定義されるものである。
【産業上の利用可能性】
【００１９】
上述の回路接続構造体とその製造方法によれば、導電性パッドが二つの絶縁層の間に設けられているため、二つの導電層は、導電性パッドを介して相互に電気的に結合される。従って、本発明の一つの態様に基づいて形成されるバイアホールの深さは一例として約６０μｍに低減され、バイアホールの幅が同じであるとすると、その深さ／幅の比率は実質的に低下する。更にバイアホール内に導電層がより均一に分配され、バイアホールの導電層に生じる可能性のあるボイドまたはバブルの発生を回避することができる。本発明の回路接続構造体によれば、バイアホール内に付加的に層形成を行うに際して高い信頼性を得ることができる。
【図面の簡単な説明】
【００２０】
【図１Ａ】従来技術による回路接続構造体の断面を示す摸式図である。
【図１Ｂ】従来技術による回路接続構造体の断面を例示する摸式図で、導電層はバイアホールの側壁に不均一に形成されている。
【図１Ｃ】従来技術による回路接続構造体の断面を例示する摸式図で、（図１Ｂの不均一な）導電層が連結され、これによりボイドが形成されている。
【図２】本発明の一つの態様による回路接続構造体の断面を例示する摸式図である。
【図３Ａ】絶縁層、導電層および導電性パッドを含む、本発明の一つの態様による回路接続構造体の摸式断面図である。
【図３Ｂ】さらに付加された絶縁層と導電層とを含む、本発明の一つの態様による回路接続構造体の断面を例示する摸式図である。
【図３Ｃ】２個のさらに付加されたバイアホールを含む、本発明の一つの態様による回路接続構造体の断面を例示する摸式図である。
【図３Ｄ】２層のさらに付加された導電層を両バイアホールのそれぞれの中に含む、本発明の一つの態様による回路接続構造体の断面を例示する摸式図である。
【図４】本発明の一つの態様による回路接続構造体の製造方法のステップを例示する、摸式的なフローチャートである。
【符号の説明】
【００２１】
１０１ 回路接続構造体
１１０ 絶縁層
１１２ 表面
１２０ 導電層
１２４ 導電性膜
１３０ バイアホール
１４０ ボイド
２００ 回路接続構造体
２１０ 絶縁層
２１０ａ 表面
２１０ｂ 表面
２１２ 絶縁層
２１２ａ 表面
２２０ 導電性パッド
２２０ａ 表面
２３０ 導電層
２３２ 導電層
２３４ 導電層
２３６ 導電層
２４０ バイアホール
２４２ バイアホール
【出願人】 【識別番号】５０４３６６１０９
【氏名又は名称】欣興電子股▲ふん▼有限公司
【出願日】 平成１６年９月２９日（２００４．９．２９）
【代理人】 【識別番号】１０００６４５８４
【弁理士】
【氏名又は名称】江原 省吾

【識別番号】１０００９３９９７
【弁理士】
【氏名又は名称】田中 秀佳

【識別番号】１００１０１６１６
【弁理士】
【氏名又は名称】白石 吉之

【識別番号】１００１０７４２３
【弁理士】
【氏名又は名称】城村 邦彦

【識別番号】１００１２０９４９
【弁理士】
【氏名又は名称】熊野 剛

【識別番号】１００１２１１８６
【弁理士】
【氏名又は名称】山根 広昭
【公開番号】 特開２００５−３１１２８９（Ｐ２００５−３１１２８９Ａ）
【公開日】 平成１７年１１月４日（２００５．１１．４）
【出願番号】 特願２００４−２８４８４５（Ｐ２００４−２８４８４５）