| 【発明の名称】 |
集積回路モジュール |
| 【発明者】 |
【氏名】西 康二
【住所又は居所】神奈川県横浜市栄区田谷町１番地 住友電気工業株式会社横浜製作所内
|
| 【要約】 |
【課題】回路基板の上下両面に設けられたパッド部にビアホールを設けることにより、リード付近の高周波数信号の反射を減少させて特性インピーダンスを改善し、入出力信号の損失を少なくする集積回路モジュールを提供する。
【解決手段】集積回路モジュールは、各種デバイスが実装された回路基板１と、回路基板１の上面及び下面に設けられたパッド部２ａ及び２ｂに接合して回路基板１を挟持するクリップ部１１及びクリップ部１１から延出したリード部１２からなるクリップリード１０とを備えている。回路基板１の上面及び下面に設けられたパッド部２ａ及び２ｂを電気的に接続するためのビアホール３を少なくとも１つ設け、ビアホール３に導電性材料を充填することによりパッド部２ａ及び２ｂを電気的に接続する。 |
【特許請求の範囲】
【請求項１】
電子デバイスが実装された回路基板と、該回路基板の上面及び下面に設けられたパッド部に接合して前記回路基板を挟持するクリップ部及び該クリップ部から延出したリード部からなるエッジクリップリードとを備えた集積回路モジュールであって、前記回路基板の上面及び下面に設けられたパッド部を電気的に接続するビアホールを少なくとも１つ設けたことを特徴とする集積回路モジュール。
【請求項２】
前記ビアホールは、前記パッド部の範囲内で前記回路基板の端から最も離れた位置に設けられていることを特徴とする請求項１に記載の集積回路モジュール。
【請求項３】
前記ビアホールの直径は、前記パッド部の幅の少なくとも１８％以上であることを特徴とする請求項１に記載の集積回路モジュール。
【請求項４】
前記リード部は、前記回路基板の基板面に対して平行方向あるいは斜め下向きに設けられていることを特徴とする請求項１に記載の集積回路モジュール。
|
【発明の詳細な説明】【技術分野】
【０００１】
本発明は、集積回路モジュール、より詳細には、プリント回路基板の信号出力リードの構造に関し、特に、無線通信の信号増幅を行うためのパワーアンプモジュールに適用可能なクリップリード付き集積回路モジュールに関する。
【背景技術】
【０００２】
従来、例えば、携帯電話基地局（２ＧＨｚ付近）や無線ＬＡＮ（５ＧＨｚ付近）で使用されるパワーアンプモジュールは、回路基板にクリップ状のリードを挟み込んだ構造を採用している。このようなクリップリードを備えた集積回路モジュールに関して、例えば、特許文献１及び特許文献２には、クリップ端子と回路基板との接合方法について開示されている。また、特許文献３には、回路基板の周縁にクリップ状に形成されたＬ字型の挟持部を備えたものが開示されている。
【特許文献１】特開２００３−０４５５１６号公報
【特許文献２】特開２００２−１０８２３２号公報
【特許文献３】特開平０９−３０７２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１〜３に記載の発明では、使用する周波数が高くなるに従って、特性インピーダンスの高いリード付近の、信号波長に対する割合が長くなるため、この部分での信号反射が増加し、入出力信号の損失が増加するという問題がある。このリード付近の信号反射は主に、リード部分、リード部分を接合するパッド部分で発生する。この原因について以下に説明する。
【０００４】
通常、パワーアンプモジュールでは、各種デバイスが実装された回路基板下に放熱板が装着されるため、モジュール内の各種デバイスを実装している面と、モジュールを実装する外部基板面との間に段差が生じ、この段差をクリップリードにより繋ぐ構造となっている。また、クリップリード自体にも必要な板厚、寸法（クリップ寸法）などの制限がある。このような構造上の制約によって、リード部分が空中に浮いた状態となるために、ＧＮＤ（接地）との結合を十分に行うことができず、特性インピーダンスの高い線路を形成することになる。そして、この空中に浮いたリード部分の長さの波長に対する割合が、周波数が高くなるに従って大きくなるため、信号の反射が増加する。
【０００５】
また、回路基板をクリップリードで挟み込む構造上、回路基板の上下面にクリップ接合するためのパッド部を設ける必要があり、このパッド部は回路基板の上下面両方にあるため、回路基板内の信号線路に使用するマイクロストリップラインのように、ＧＮＤとの結合を行うことができず、上記と同様に特性インピーダンスの高い線路を形成してしまう。従って、このパッド部についても周波数が低いうちは影響が少ないが、周波数が高くなり波長が短くなると、信号の反射が増加する。
【０００６】
上記のように、パワーアンプモジュール等に用いるクリップリードを備えた集積回路モジュールでは、周波数の低いうちは影響が少ないが、周波数が高くなり波長が短くなると、特性インピーダンスの高いリード付近の、波長に対する割合が増加する。これに伴って、リード付近において信号反射が増加することになる。
【０００７】
本発明は、上述のごとき実情に鑑みてなされたものであり、回路基板の上下両面に設けられたパッド部にビアホールを設けることにより、リード付近の特性インピーダンスを整合させることで高周波数信号の反射を減少させ、入出力信号の損失を少なくする集積回路モジュールの提供を課題とする。
【課題を解決するための手段】
【０００８】
本発明の集積回路モジュールは、電子デバイスが実装された回路基板と、回路基板の上面及び下面に設けられたパッド部に接合して回路基板を挟持するクリップ部及びクリップ部から延出したリード部からなるエッジクリップリードとを備えた集積回路モジュールであって、回路基板の上面及び下面に設けられたパッド部を電気的に接続するビアホールを少なくとも１つ設けたことを特徴としたものである。
【発明の効果】
【０００９】
回路基板の上下両面に設けられたパッド部にビアホールを設けることにより、特性インピーダンスを整合させることでリード付近の高周波数信号の反射を減少させて、入出力信号の損失を少なくすることができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の一実施形態に係る集積回路モジュールの構造の一例を示す図である。図１（Ａ）はクリップリードを接合した状態の集積回路モジュールの正面図で、図１（Ｂ）は図１（Ａ）に示すＡ部のクリップリード接合前における概要を示す部分斜視図である。図中、１は各種デバイスが実装された回路基板、２ａ及び２ｂは回路基板１の上下面に設けられたパッド部、３はパッド部２ａ及び２ｂを電気的に接続するためのビアホール、１０はエッジクリップリードを示す。
【００１１】
エッジクリップリード（以下、単にクリップリードという）１０は、回路基板１の上下面のエッジ部に形成されているパッド部２ａ及び２ｂに接続するもので、回路基板１を挟持するクリップ部１１，クリップ部１１から延出したリード部１２から構成されている。尚、以下の各実施形態においてパワーアンプモジュールを代表例として説明するものとするが、これに限定されるものでなく、本発明はクリップリードを備える集積回路モジュール全般に適用することができる。
【００１２】
図１（Ａ）及び（Ｂ）において、クリップリード１０は、クリップ部１１がパッド部２ａ及び２ｂに接合され、回路基板１を挟持した状態で固定される。この際、リード部１２は、回路基板１の基板面に対して平行方向あるいは斜め下向きに引き出される。このとき、リード部１２の回路基板１の基板面に対する角度は、回路基板１のデバイス実装面と、集積回路モジュールを実装する外部基板面（図示せず）との間に生じる段差に応じて、モジュール毎に適切に決定されるが、本実施形態のパワーアンプモジュールの場合、回路基板１の基板面に対して約０〜５０°の範囲で設定できるものとする。
【００１３】
図２は、図１に示したクリップリード１０付近をモデル化した例を示す概略斜視図である。図２（Ａ）はパッド部２ａ及び２ｂにビアホール３を設けていないクリップリード１０付近の構造を示し、図２（Ｂ）はパッド部２ａ及び２ｂにビアホール３を設けたクリップリード１０付近の構造を示し、図中、４は回路基板１の放熱板、５は回路基板１とクリップリード１０を介して接続される外部基板、６は外部基板５上の回路である。図２（Ａ）及び（Ｂ）に示すクリップリード１０付近のモデルは、図１に示したリードパッド（パッド部２ａ及び２ｂ）部分から外部基板までを含むクリップリード付近の構造を、後述するシミュレーションを行うためにモデル化したものである。
【００１４】
図２（Ｂ）において、回路基板１のパッド部２ａ及び２ｂを電気的に接続するためのビアホール３を設け、ビアホール３は、穴径約０.２０ｍｍとし、パッド部２ａ及び２ｂの範囲（領域）内で回路基板１の端から最も離れた位置（すなわち、ビアホール３のエッジがパッド部２ａ及び２ｂのエッジに重なる位置）に配置されている。
【００１５】
また、パッド部２ａ及び２ｂは、クリップリード１０を半田で接合する部分であるため、半田との接合性を考慮して埋め込み型のビアホールとし、その埋込材（めっき材）をパッド部２ａ及び２ｂと同じ材質（本例ではＣｕ）とする。尚、ビアホール３を用いてパッド部２ａ及び２ｂを電気的に接続する方法として、例えば、ビアホール３への銅めっき充填法や、導電性ペースト充填法などを好適に用いることができる。
【００１６】
図２（Ａ）及び（Ｂ）に示すシミュレーションモデルの具体的な構成例を以下に示す。
回路基板１は、材質：ＢＴ樹脂，比誘電率（εr）：４.１，サイズ：５.０×２.０×０.５４ｍｍ、外部基板５は、材質：ＦＲ-４，比誘電率（εr）：４.６，サイズ：５.０×１.５×０.５ｍｍ、放熱板４は、材質：Ｃｕ，厚み：０.７ｍｍ、パッド部２ａは、材質：Ｃｕ，幅（ライン幅）：１.１ｍｍ、パッド部２ｂ及び回路６は、材質：Ｃｕ、クリップリード１０は、材質：Ｃｕ，厚さ：０.２５ｍｍ、ビアホール３は、埋め込み（めっき）材：Ｃｕ，穴径：０.２０ｍｍ，回路基板１の端から１.３ｍｍの位置（パッド部２ａ及び２ｂの範囲内で回路基板１の端から最も離れた位置）に中心がくるように配置している。尚、本シミュレーションモデルでは記載を省略しているが、パワーアンプモジュールの場合、一般的に発熱が大きいため、後述の図９に示すように、Ａｌ等の金属からなる放熱基板上に実装された状態でシミュレーションを行うものとする。
【００１７】
本実施形態では穴径（０.２０ｍｍ）：パッド部ライン幅（１.１ｍｍ）は約１８％であるが、この比が９０％程度、すなわち径１.０ｍｍ程度まで大きくすることは可能である。１８％より小さい径の場合は寄生インダクタンスの効果が顕著になり、高周波動作上好ましくない。
【００１８】
上記のように構成したシミュレーションモデルに基づいて、図２（Ａ）に示すビアホールを設けない従来のクリップリード付近の電気入力信号の反射特性（Ｓ１１）と、図２（Ｂ）に示すビアホールを設けたクリップリード付近の電気入力信号の反射特性（Ｓ１１）とを、０〜１０ＧＨｚの周波数範囲で測定し、その測定結果を後述の図３に示す。尚、無線ＬＡＮの環境を想定して、５ＧＨｚ付近において−２０ｄＢ以下を目標値とした。また、電気信号の入力と出力は、回路基板１上のパッド部２ａ（回路）から電気信号を入力し、クリップリード１０を介して外部基板５上の回路６に電気信号を出力する。
【００１９】
図３は、図２に示したクリップリード１０付近の反射特性の一例を示す図で、図中、２１は図２（Ａ）に示したビアホール３なしの反射特性、２２は図２（Ｂ）に示したビアホール３有りの反射特性である。
このように、ビアホール３がない場合（反射特性２１）は、５ＧＨｚ付近で約−１７ｄＢの反射レベルであり、ビアホール３がある場合（反射特性２２）は、５ＧＨｚ付近で約−２７ｄＢの反射レベルであることがわかる。従って、パッド部２ａ及び２ｂにビアホール３を設けることにより、約１０ｄＢ程度の信号反射の減少を確認することができた。
【００２０】
更に、上記ビアホール３の影響を調べるために、図２（Ｂ）に示したクリップリード１０付近のシミュレーションモデルに基づいて、ビアホール３の位置，大きさ（穴径），数を変えてシミュレーションを実施した。そのシミュレーションの詳細について以下の図４乃至図８に基づいて説明する。
【００２１】
図４は、図２（Ｂ）に示したクリップリード１０付近のモデルをリード後側から見た部分斜視図で、図中、Ｌは回路基板１の端からビアホール３の中心までの距離、φはビアホール３の穴径で、外部基板５及び回路６の記載は省略している。ここでは距離Ｌ及び穴径φをそれぞれ変えてシミュレーションを行い、その結果を図５及び図６に示す。
【００２２】
（ビアホール３の距離Ｌによる反射特性）
図５は、ビアホール３の距離Ｌを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、３１はビアホールなしの反射特性、３２はＬ＝１.３ｍｍの反射特性、３３はＬ＝１.１ｍｍの反射特性、３４はＬ＝０.９ｍｍの反射特性、３５はＬ＝０.７ｍｍの反射特性、３６はＬ＝０.５ｍｍの反射特性、３７はＬ＝０.３ｍｍの反射特性である。尚、本例では、ビアホール３の穴径を約０.２５ｍｍとし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。また、距離Ｌは、パッド部２ａ及び２ｂの範囲（領域）内で設定されている。
【００２３】
図５に示すように、ビアホール３は、パッド部２ａ及び２ｂの範囲内で回路基板１から最も離れた位置に配置したほうが好ましいことがわかる。すなわち、反射特性３２（Ｌ＝１.３ｍｍ）において反射レベルが最も低く、距離Ｌが短くなる（回路基板１の端とビアホール３との距離が短くなる）につれて反射レベルが高くなっていくことがわかる。
【００２４】
（ビアホール３の穴径φによる反射特性）
図６は、ビアホール３の穴径φを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、４１はφ＝０.２０ｍｍの反射特性、４２はφ＝０.３５ｍｍの反射特性、４３はφ＝０.５０ｍｍの反射特性である。尚、本例では、距離Ｌ＝０.９ｍｍとし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。
【００２５】
図６に示すように、ビアホール３は、パッド部２ａ及び２ｂの範囲内でより大きい穴径としたほうが好ましいことがわかる。すなわち、反射特性４３（φ＝０.５０ｍｍ）において反射レベルが最も低く、穴径φが小さくなるにつれて反射レベルが高くなっていくことがわかる。
【００２６】
（ビアホール３の個数による反射特性）
図７は、図２（Ｂ）に示したクリップリード１０付近の他のモデルの例を示す図である。図７（Ａ）はクリップリード１０付近のモデルをリード後側から見た部分斜視図で、外部基板５及び回路６の記載は省略している。本実施形態では、パッド部２ａ及び２ｂにビアホール３を複数（本例では２個）設け、そのビアホール３のレイアウトを変えてシミュレーションを行った。すなわち、ビアホール３を縦に２個設けた状態（Ｌ1＝０.４ｍｍ，Ｌ2＝０.９ｍｍ）を図７（Ｂ）に、ビアホール３を横に２個設けた状態（Ｌ3＝０.９ｍｍ）を図７（Ｃ）に示す。尚、図７（Ｂ）及び（Ｃ）に示すビアホール３の穴径はいずれも約０.２５ｍｍとし、上記Ｌ1，Ｌ2，Ｌ3は、回路基板１の端からビアホール３の中心までの距離とし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。
【００２７】
図８は、ビアホール３の数を変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、５１はビアホール３を１個設けたときの反射特性、５２は図７（Ｂ）に示したビアホール３を２個縦（約０.５ｍｍピッチ）に設けたときの反射特性、５３は図７（Ｃ）に示したビアホール３を２個横（約０.５ｍｍピッチ）に設けたときの反射特性である。このシミュレーション結果から、ビアホール３の個数を変更しても反射特性に大きな差異はないことがわかる。
【００２８】
以上のシミュレーション結果から、少なくとも１つのビアホール３を、パッド部２ａ及び２ｂの範囲内で回路基板１の端から最も離れた位置に配置することが好ましく、さらに、その穴径もより大きくしたほうが信号反射レベルを低減できることが確認できた。尚、ビアホール３の穴径や配置、個数は上記例に限らず、パッド部２ａ及び２ｂが電気的に接続することができればよく、クリップリード１０、パッド部２ａ及び２ｂの仕様等に応じて任意に設定することが可能である。
【００２９】
図９は、クリップリード１０付近の信号線路部分における電流密度の分布例を示す図である。図９（Ａ）はパッド部２ａ及び２ｂにビアホール３を設けていないクリップリード１０付近の電流分布状態を示し、図９（Ｂ）はパッド部２ａ及び２ｂにビアホール３を設けたクリップリード１０付近の電流分布状態を示し、図中、７はＡｌ等の金属からなる放熱基板、６１〜６３は電流分布である。電気信号の入力と出力は、回路基板１上のパッド部２ａ（回路）から電気信号を入力し、クリップリード１０を介して外部基板５上の回路６に電気信号を出力している。
【００３０】
図９（Ａ）及び（Ｂ）において、通常、パワーアンプモジュールの場合、発熱が大きく、Ａｌ等の放熱基板７に実装されており、クリップリード１０，パッド部２ａ及び２ｂの電流分布６１の部分が最も電流密度が低く（図中、濃いグレーの部分）、電流分布６２，６３の順に電流密度が高くなり、電流分布６３の部分の電流密度が最も高くなる。
【００３１】
ビアホール３がない場合、図９（Ａ）に示す電流分布から、クリップリード１０の上側を経路として電流が流れ、クリップ部の曲げ部分周辺に電流が集中していることがわかる（電流分布６３）。これに対して、ビアホール３を設けた場合、図９（Ｂ）に示す電流分布から、ビアホール３を通ってクリップリード１０の下側に電流が流れ込み、クリップリード１０の下側を経路として電流が流れる（電流分布６３）。このように、ビアホール３の有無によって電流の流れる経路が変化していることがわかる。
【００３２】
図９（Ｂ）において、ビアホール３を設けることにより、電流がクリップリード１０の下側を流れるようになったため、モジュール（回路基板１）を実装する放熱基板７の金属面と、クリップリード１０の下側クリップ部分との電気的な結合が大きくなり、空中に浮いたリード部分の特性インピーダンスが低下して、クリップリード１０付近の信号反射（Ｓ１１）が改善される。
【００３３】
すなわち、特性インピーダンスは、電流が流れるラインのインダクタンスと、キャパシタンスの比で、下記の式（１）で計算される。
【００３４】
【数１】
【００３５】
ここで、クリップリード１０付近における電流経路のキャパシタンスについて考える。
ビアホール３を設けない場合、クリップリード１０の上側を経路として電流が流れ、この場合、クリップ部と、放熱基板７の金属面との電気的結合が小さいため（すなわち、ＧＮＤとの結合が小さいため）、キャパシタンスが小さくなり、その結果、特性インピーダンスが高くなる。
【００３６】
一方、ビアホール３を設けた場合、ビアホール３を通ってクリップリード１０の下側に電流が流れ込み、この場合、クリップ部と、放熱基板７の金属面との電気的結合が大きくなるため（すなわち、ＧＮＤとの結合が大きいため）、キャパシタンスが大きくなり、その結果、特性インピーダンスが低下して、回路基板１の信号ライン（電流経路）が持つ特性インピーダンスの値に近くなり、これにより信号反射（Ｓ１１）が低減される。
【００３７】
本発明によると、クリップリードを接合するパッド部にビアホールを少なくとも１つ設けることにより、特性インピーダンスを整合させて高周波信号の反射を減らし、入出力信号の損失を減少させることができる。
また、ビアホールの追加のみで特性を改善することができるため、配線の混み合ったモジュールでも簡単且つ低コストで実施することができる。
【００３８】
尚、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係る集積回路モジュールの構造の一例を示す図である。
【図２】図１に示したクリップリード付近をモデル化した例を示す概略斜視図である。
【図３】図２に示したクリップリード付近の反射特性の一例を示す図である。
【図４】図２（Ｂ）に示したクリップリード付近のモデルをリード後側から見た部分斜視図である。
【図５】ビアホールの距離Ｌを変えてシミュレーションを行った結果の反射特性の一例を示す図である。
【図６】ビアホールの穴径φを変えてシミュレーションを行った結果の反射特性の一例を示す図である。
【図７】図２（Ｂ）に示したクリップリード付近の他のモデルの例を示す図である。
【図８】ビアホールの数を変えてシミュレーションを行った結果の反射特性の一例を示す図である。
【図９】クリップリード付近の信号線路部分における電流密度の分布例を示す図である。
【符号の説明】
【００４０】
１…回路基板、２ａ，２ｂ…パッド部、３…ビアホール、４…放熱板、５…外部基板、６…回路、７…放熱基板、１０…エッジクリップリード（クリップリード）、１１…クリップ部、１２…リード部、２１,２２,３１,３２，３３，３４，３５，３６，３７，４１，４２，４３，５１，５２，５３…反射特性、６１，６２，６３…電流分布。
|
| 【出願人】 |
【識別番号】０００００２１３０
【氏名又は名称】住友電気工業株式会社
【住所又は居所】大阪府大阪市中央区北浜四丁目５番３３号
|
| 【出願日】 |
平成１６年３月４日（２００４．３．４） |
| 【代理人】 |
【識別番号】１０００９９０６９
【弁理士】
【氏名又は名称】佐野 健一郎
【識別番号】１０００７９８４３
【弁理士】
【氏名又は名称】高野 明近
【識別番号】１００１１２３１３
【弁理士】
【氏名又は名称】岩野 進
|
| 【公開番号】 |
特開２００５−２５２００６（Ｐ２００５−２５２００６Ａ） |
| 【公開日】 |
平成１７年９月１５日（２００５．９．１５） |
| 【出願番号】 |
特願２００４−６０７５３（Ｐ２００４−６０７５３） |
|