トップ :: H 電気 :: H05 他に分類されない電気技術




【発明の名称】 回路基板およびそれを用いた界面抵抗測定方法
【発明者】 【氏名】宮川 知之
【住所又は居所】愛知県刈谷市昭和町１丁目１番地 株式会社デンソー内

【氏名】白土 敏治
【住所又は居所】愛知県刈谷市昭和町１丁目１番地 株式会社デンソー内

【氏名】田之岡 勲
【住所又は居所】愛知県刈谷市昭和町１丁目１番地 株式会社デンソー内

【氏名】杉浦 英明
【住所又は居所】愛知県刈谷市昭和町１丁目１番地 株式会社デンソー内
【要約】 【課題】層間絶縁層を介して、複数の下層導体パターンを上層導体で接続する回路基板であって、上層導体と下層導体パターンの接合部における界面抵抗値を測定することができる回路基板、およびそれを用いた界面抵抗測定方法を提供する。

【解決手段】３個以上の独立した下層導体パターン２０ａ，２０ｂ，２０ｃを有し、層間絶縁層３ａ，３ｂ，３ｃを介して、各下層導体パターン２０ａ，２０ｂ，２０ｃにそれぞれ１個の接合部Ｓａ，Ｓｂ，Ｓｃで接続する１個の独立した上層導体４０を有する回路基板１００であって、各接合部Ｓａ，Ｓｂ，Ｓｃの近くの開口部３ｉａ，３ｉｂ，３ｉｃにおいて下層導体パターン２０ａ，２０ｂ，２０ｃを部分的に露出する、各接合部Ｓａ，Ｓｂ，Ｓｃに対応した抵抗チェックランドが設けられてなる回路基板とする。
【特許請求の範囲】
【請求項１】
３個以上の独立した下層導体パターンを有し、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有する回路基板であって、
前記各接合部の近くにおいて下層導体パターンを部分的に露出する、前記各接合部に対応した抵抗チェックランドが設けられてなることを特徴とする回路基板。
【請求項２】
前記１個の独立した上層導体により接続される独立した下層導体パターンが、４個以上であることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記上層導体が、導電ペースト層により形成されることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
前記回路基板が、
絶縁基材の表面に形成された銅箔からなる前記下層導体パターンと、
当該下層導体パターンを覆って形成され、下層導体パターンを部分的に露出する第１の開口部と第２の開口部を有する前記層間絶縁層と、
当該層間絶縁層上に形成され、前記第１の開口部において露出する下層導体パターンに接続する前記導電ペースト層と、
当該導電ペースト層を覆って形成される保護絶縁層とを有し、
前記抵抗チェックランドが、前記第２の開口部において、前記導電ペースト層が接続されずに、当該回路基板の表面に露出する下層導体パターンであることを特徴とする請求項３に記載の回路基板。
【請求項５】
前記上層導体が、少なくとも２個の前記独立した下層導体パターン同士を接続する、ジャンパー配線であることを特徴とする請求項１乃至４のいずれか一項に記載の回路基板。
【請求項６】
前記３個以上の独立した下層導体パターンと、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体が、前記接合部の界面抵抗を測定するためのテストクーポンであることを特徴とする請求項１乃至４のいずれか一項に記載の回路基板。
【請求項７】
前記回路基板が、切り出されて製品となる製品部と、当該製品部を保持するためのフレーム部とからなり、
前記テストクーポンが、前記フレーム部に形成されてなることを特徴とする請求項６に記載の回路基板。
【請求項８】
３以上のｎ個の独立した下層導体パターンを有し、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有し、
前記各接合部の近くにおいて下層導体パターンを部分的に露出する、前記各接合部に対応する抵抗チェックランドが設けられてなる回路基板を用い、
前記各接合部のうち、上層導体の両端における接合部を除いた中央の（ｎ−２）個の接合部の界面抵抗測定方法であって、
前記接合部のうち、それぞれ連続して隣り合う３個の接合部Ｓａ，Ｓｂ，Ｓｃを１組として、３個の接合部に対応する各抵抗チェックランド間の抵抗値を測定し、
前記１組の接合部における隣り合った抵抗チェックランド間の測定抵抗値をＲｍａｂ，Ｒｍｂｃとし、両端の抵抗チェックランド間の測定抵抗値をＲｍｃａとし、前記中央の接合部における下層導体パターンと上層導体の界面抵抗値をＲｋｂとした時、
（数式１） Ｒｋｂ＝（Ｒｍａｂ＋Ｒｍｂｃ−Ｒｍｃａ）／２
により、Ｒｋｂを求めることを特徴とする界面抵抗測定方法。
【請求項９】
前記上層導体により接続される下層導体パターンが４個以上であり、
前記接合部のうち、それぞれ連続して隣り合う４個の接合部Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇを１組として、
前記１組の接合部における中央の隣り合った抵抗チェックランド間の測定抵抗値をＲｍｅｆとし、前記界面抵抗測定方法により求めた中央の接合部における下層導体パターンと上層導体の界面抵抗値をＲｋｅ，Ｒｋｆとし、前記中央の接合部間における上層導体の母材抵抗値をＲｖｅｆとした時、
（数式２） Ｒｖｅｆ＝Ｒｍｅｆ−Ｒｋｅ−Ｒｋｆ
により、Ｒｖｅｆを同時に求めることを特徴とする請求項８に記載の界面抵抗測定方法。
【発明の詳細な説明】【技術分野】
【０００１】
本発明は、層間絶縁層を介して、複数の下層導体パターンを上層導体で接続する回路基板に関するもので、特に、下層導体パターンと上層導体の接合部における界面抵抗を測定することができる回路基板、およびそれを用いた界面抵抗測定方法に関する。
【背景技術】
【０００２】
絶縁基材表面に形成された下層導体パターンを、導電ペースト層からなる上層導体で接続する回路基板が、例えば、特開平６−１４０７８８号公報（特許文献１）に開示されている。図５に、その代表的な断面構造を模式的に示す。
【０００３】
図５の回路基板９０では、絶縁基材１の表面に銅箔からなる下層導体パターン２ａ，２ｂ，２ｃが形成されており、下層導体パターン２ａ，２ｂ，２ｃを覆って、層間絶縁層３ａ，３ｂ，３ｃが形成されている。層間絶縁層３ａは、ソルダーレジスト層であり、開口部３ａｈにおいて導体パターン２ａ，２ｃが部分的に露出されている。層間絶縁層３ｂ，３ｃは、導体パターン２ｂとの絶縁分離を確実にするための、２層に形成されたアンダーコート層である。層間絶縁層３ａ，３ｂ，３ｃ上には、上層導体である導電ペースト層４が形成されている。導電ペースト層４は、層間絶縁層であるソルダーレジスト層３ａに形成された開口部３ａｈにおいて、露出した導体パターン２ａ，２ｃに接続している。また、導電ペースト層４を覆って、保護絶縁層５が形成されている。保護絶縁層５は、導電ペースト層４のマイグレーション等を防止するための、オーバーコート層である。
【０００４】
上層導体である導電ペースト層４は、図５に示すように、２個の独立した下層導体パターン２ａ，２ｃを接続するジャンパー配線として用いられたり、導体パターン２ｂのシールドとして用いられたりする。
【特許文献１】特開平６−１４０７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５に示す層間絶縁層３ａ，３ｂ，３ｃ、導電ペースト層４および保護絶縁層５は、絶縁基材１の下層導体パターン２ａ，２ｂ，２ｃ上に、印刷によって形成される。上層導体である導電ペースト層４により形成されるジャンパー配線やシールドは、導電ペースト層４の印刷時の厚さばらつき等によって、性能にばらつきがある。しかしながら図５に示すように、導電ペースト層４は層間絶縁層３ａ，３ｂ，３ｃと保護絶縁層５により完全に包まれており、図５の回路基板９０においては、ジャンパー配線やシールドとして用いられている導電ペースト層４の特性評価を行なうことができない。このため、製造された導電ペースト層を有する回路基板の良否も判定することができないという問題がある。
【０００６】
この問題を解決するために、本発明者は、導電ペースト層４の抵抗値、層間絶縁層３ａ，３ｂ，３ｃ、導電ペースト層４および保護絶縁層５の各層厚、導電ペースト層４の下層導体パターン２ａ，２ｃへの密着性、並びに層間絶縁層３ａ，３ｂ，３ｃの絶縁特性を評価することのできる回路基板を発明した。この発明については、すでに特許出願済み（出願番号２００３−３０２９３８）である。
【０００７】
上層導体である導電ペースト層４については、下層導体パターン２ａ，２ｃとの接合部Ｓａ，Ｓｃにおいて不良が発生し易く、上記の抵抗値および密着性以外に、接合部Ｓａ，Ｓｃにおける界面抵抗が、回路基板９０に形成された回路の良否を判断する上で重要な特性である。しかしながらこの接合部Ｓａ，Ｓｃにおける界面抵抗値については、上記出願済みの発明においても、導電ペースト層４の母材抵抗値と分離して測定することはできない。このため、密着性を測定するテストクーポンを用いて、導電ペースト層４と下層導体パターン２ａ，２ｃの接合部における界面の良否を類推する以外になかった。
【０００８】
そこで本発明は、層間絶縁層を介して、複数の下層導体パターンを上層導体で接続する回路基板であって、上層導体と下層導体パターンの接合部における界面抵抗値を測定することができる回路基板、およびそれを用いた界面抵抗測定方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、３個以上の独立した下層導体パターンを有し、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有する回路基板であって、前記各接合部の近くにおいて下層導体パターンを部分的に露出する、前記各接合部に対応した抵抗チェックランドが設けられてなることを特徴としている。
【００１０】
これによれば、後述するように、連続して隣り合う３個の接合部を１組として上記の各抵抗チェックランド間の抵抗値を測定していくことで、上層導体の両端における接合部を除いた、中央の各接合部の界面抵抗値を求めることができる。従って、当該回路基板は、上層導体と下層導体パターンの接合部における界面抵抗を測定することができる回路基板とすることができる。
【００１１】
請求項２に記載の発明は、前記１個の独立した上層導体により接続される独立した下層導体パターンが、４個以上であることを特徴している。
【００１２】
これによれば、連続して隣り合う４個の接合部を１組として、各抵抗チェックランド間の抵抗値を測定していくことで、上記と同様に、上層導体の両端における接合部を除いた、中央の各接合部の界面抵抗値を求めることができる。また、後述するように、これらの測定値から、中央の接合部間における上層導体の母材抵抗値を同時に求めることができる。
【００１３】
請求項３に記載のように、本発明の回路基板は、前記上層導体が、導電ペースト層により形成される場合に好適である。
【００１４】
下層導体パターンを接続する上層導体として導電ペースト層を用いた回路基板は、安価に製造できる反面、下層導体パターンの表面状態や導電ペースト層の印刷の良否によって、導電ペースト層と下層導体パターンの接合部における界面抵抗が変化し易い。このように、界面抵抗が変化し易い導電ペースト層を用いた回路基板であっても、上記構成の回路基板とすることで接合部における界面抵抗を測定することができ、回路基板の確実な良否判定を行なうことができる。
【００１５】
請求項４に記載のように、本発明の回路基板は、絶縁基材の表面に形成された銅箔からなる前記下層導体パターンと、当該下層導体パターンを覆って形成され、下層導体パターンを部分的に露出する第１の開口部と第２の開口部を有する前記層間絶縁層と、当該層間絶縁層上に形成され、前記第１の開口部において露出する下層導体パターンに接続する前記導電ペースト層と、当該導電ペースト層を覆って形成される保護絶縁層とを有し、前記抵抗チェックランドが、前記第２の開口部において、前記導電ペースト層が接続されずに、当該回路基板の表面に露出する下層導体パターンである場合に好適である。
【００１６】
これによれば、上層導体である導電ペースト層を保護するために、保護絶縁層によって完全に覆われた導電ペースト層であっても、上記のように形成された抵抗チェックランドを用いて、導電ペースト層と下層導体パターンの接合部における界面抵抗を測定することができる。
【００１７】
請求項５に記載のように、本発明の回路基板は、前記上層導体が、少なくとも２個の前記独立した下層導体パターン同士を接続する、ジャンパー配線である場合に好適である。
【００１８】
複数の下層導体パターンを接続する上層導体は、ジャンパー配線だけでなくシールド等にも利用することができるが、ジャンパー配線として用いられる上層配線は、確実な良否判定が必要である。このように、確実な良否判定が必要なジャンパー配線として利用される上層導体を有する回路基板であっても、上記構成の回路基板とすることで接合部における界面抵抗を測定することができ、回路基板の確実な良否判定を行なうことができる。
【００１９】
請求項６に記載のように、前記３個以上の独立した下層導体パターンと、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体が、前記接合部の界面抵抗を測定するためのテストクーポンとして形成することも可能である。
【００２０】
これによれば、上記テストクーポンを回路基板の空いた領域に配置できるため、回路の設計自由度を狭めることなく、テストクーポンで代表される上層導体と下層導体パターンの接合部における界面抵抗を評価できる。
【００２１】
請求項７に記載のように、前記回路基板が、切り出されて製品となる製品部と、当該製品部を保持するためのフレーム部とからなる場合には、前記テストクーポンが、前記フレーム部に形成されてなることが好ましい。
【００２２】
このように、回路基板が製品部とフレーム部とからなる場合には、前記テストクーポンをフレーム部に配置することで、高密度が要求される製品部の領域を占拠しなくて済む。従って、テストクーポンで代表される上層導体と下層導体パターンの接合部における界面抵抗が測定される回路基板であって、かつ切り出されて製品となる製品部には高密度回路が配置されてなる回路基板とすることができる。
【００２３】
請求項８と９に記載の発明は、上記回路基板を用いた界面抵抗測定方法に関する発明である。
【００２４】
請求項８に記載の発明は、３以上のｎ個の独立した下層導体パターンを有し、層間絶縁層を介して、前記各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有し、前記各接合部の近くにおいて下層導体パターンを部分的に露出する、前記各接合部に対応する抵抗チェックランドが設けられてなる回路基板を用い、前記各接合部のうち、上層導体の両端における接合部を除いた中央の（ｎ−２）個の接合部の界面抵抗測定方法であって、前記接合部のうち、それぞれ連続して隣り合う３個の接合部Ｓａ，Ｓｂ，Ｓｃを１組として、３個の接合部に対応する各抵抗チェックランド間の抵抗値を測定し、前記１組の接合部における隣り合った抵抗チェックランド間の測定抵抗値をＲｍａｂ，Ｒｍｂｃとし、両端の抵抗チェックランド間の測定抵抗値をＲｍｃａとし、前記中央の接合部における下層導体パターンと上層導体の界面抵抗値をＲｋｂとした時、
（数式３） Ｒｋｂ＝（Ｒｍａｂ＋Ｒｍｂｃ−Ｒｍｃａ）／２
により、Ｒｋｂを求めることを特徴としている。
【００２５】
これにより、上層導体の両端の接合部を除いた中央の各接合部における界面抵抗値を、それぞれ求めることができる。
【００２６】
請求項９に記載の発明は、前記上層導体により接続される下層導体パターンが４個以上であり、前記接合部のうち、それぞれ連続して隣り合う４個の接合部Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇを１組として、前記１組の接合部における中央の隣り合った抵抗チェックランド間の測定抵抗値をＲｍｅｆとし、前記界面抵抗測定方法により求めた中央の接合部における下層導体パターンと上層導体の界面抵抗値をＲｋｅ，Ｒｋｆとし、前記中央の接合部間における上層導体の母材抵抗値をＲｖｅｆとした時、
（数式４） Ｒｖｅｆ＝Ｒｍｅｆ−Ｒｋｅ−Ｒｋｆ
により、Ｒｖｅｆを同時に求めることを特徴としている。
【００２７】
これにより、上記と同様に上層導体の両端の接合部を除いた中央の各接合部における界面抵抗値を求めることができると共に、さらに、中央の接合部間における上層導体の母材抵抗値を同時に求めることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の回路基板およびそれを用いた界面抵抗測定方法を、図に基づいて説明する。
【００２９】
図１（ａ），（ｂ）は、本発明の回路基板１００の基本的な構成部分を示す図である。図１（ａ）は、回路基板１００の模式的な上面図とそれを用いた界面抵抗測定方法を示す図であり、図１（ｂ）は、図１（ａ）における一点鎖線で示したＡ−Ａ断面図である。尚、図１（ａ），（ｂ）の回路基板１００において、図５に示す従来の回路基板９０と同様の部分には、同じ符号を付けた。
【００３０】
図１（ａ），（ｂ）に示すように、回路基板１００は、絶縁基材１の表面に形成された３個の独立した下層導体パターン２０ａ，２０ｂ，２０ｃ、層間絶縁層３ａ，３ｂ，３ｃ、１個の独立した上層導体である導電ペースト層４０および保護絶縁層５を有する回路基板である。尚、図１（ａ）の上面図では、層間絶縁層３ａ，３ｂ，３ｃと保護絶縁層５は図示を省略している。
【００３１】
下層導体パターン２０ａ，２０ｂ，２０ｃは、厚さ３５μｍ程度の銅箔で形成される。ソルダーレジスト層である層間絶縁層３ａは、厚さ１２〜１７μｍに形成される。また、絶縁分離を確実にするためのアンダーコート層である層間絶縁層３ｂ，３ｃについても、それぞれ厚さ１２〜１７μｍに形成される。
【００３２】
層間絶縁層３ａ，３ｂ，３ｃには第１の開口部３ｈａ〜３ｈｃが形成され、部分的に露出された下層導体パターン２０ａ，２０ｂ，２０ｃに、導電ペースト層４０が接続している。導電ペースト層４０には、例えば銀（Ａｇ）−銅（Ｃｕ）複合ペーストが用いられ、厚さ１５〜２５μｍに形成される。また、マイグレーション等を防止するための保護絶縁層５が、導電ペースト層４０を覆って形成されている。オーバーコート層である保護絶縁層５は、厚さ１２〜１７μｍに形成される。導電ペースト層４０は、図５の回路基板９０と同様に、層間絶縁層３ａ，３ｂ，３ｃと保護絶縁層５により完全に包まれている。
【００３３】
図１（ａ），（ｂ）に示す回路基板１００の基本的な構成部分は、下層導体パターンと導電ペースト層の接合部における界面抵抗を代表して測定し、回路基板１００内に形成されたその他の接合部の良否を判定するためのテストクーポンである。
【００３４】
図１（ａ），（ｂ）に示すように、回路基板１００に形成されたテストクーポンは、層間絶縁層３ａ，３ｂ，３ｃを介して、各下層導体パターン２０ａ，２０ｂ，２０ｃにそれぞれ１個の接合部Ｓａ，Ｓｂ，Ｓｃで接続する導電ペースト層４０を有する。また、各接合部Ｓａ，Ｓｂ，Ｓｃの近くに第２の開口部３ｉａ〜３ｉｃが配置され、導電ペースト層４０が接続されずに、下層導体パターン２０ａ，２０ｂ，２０ｃが回路基板１００の表面にそのまま露出している。この第２の開口部３ｉａ〜３ｉｃにおいて露出した下層導体パターン２０ａ，２０ｂ，２０ｃは、各接合部Ｓａ，Ｓｂ，Ｓｃに対応した抵抗チェックランドとして用いられる。
【００３５】
図１（ａ），（ｂ）の回路基板１００に形成されたテストクーポンを用いて、中央の接合部Ｓｂにおける下層導体パターン２０ｂと導電ペースト層４０の界面抵抗値を、以下のように測定することができる。
【００３６】
上記中央の接合部Ｓｂにおける界面抵抗値測定は、以下の方法により行なう。
【００３７】
最初に、３個の接合部Ｓａ，Ｓｂ，Ｓｃに対応する、各抵抗チェックランド間の抵抗値を測定する。この結果得られる測定抵抗値について、図１（ａ）に示すように、隣り合った抵抗チェックランド間の測定抵抗値をＲｍａｂ，Ｒｍｂｃとし、両端の抵抗チェックランド間の測定抵抗値をＲｍｃａとする。また、各接合部Ｓａ，Ｓｂ，Ｓｃにおける下層導体パターン２０ａ，２０ｂ，２０ｃと導電ペースト層４０の界面抵抗値をそれぞれＲｋａ，Ｒｋｂ，Ｒｋｃとし、接合部Ｓａ，Ｓｂ間および接合部Ｓｂ，Ｓｃ間における導電ペースト層４０の母材抵抗値をそれぞれＲｖａｂ，Ｒｖｂｃとする。この時、図１（ａ）における式（１）〜（３）が成り立つ。尚、下層導体パターン２０ａ，２０ｂ，２０ｃの抵抗値は、各接合部Ｓａ，Ｓｂ，Ｓｃにおける界面抵抗値Ｒｋａ，Ｒｋｂ，Ｒｋｃや導電ペースト層４０の母材抵抗値Ｒｖａｂ，Ｒｖｂｃと較べて小さいため、図１（ａ）の式（１）〜（３）において省略することができる。
【００３８】
従って、図１（ａ）に示すように、（１）＋（２）−（３）を両辺について計算すると、
（数式５） Ｒｋｂ＝（Ｒｍａｂ＋Ｒｍｂｃ−Ｒｍｃａ）／２
が得られ、この数式５を用いて、各抵抗チェックランド間の測定抵抗値Ｒｍａｂ，Ｒｍｂｃ，Ｒｍｃａから、中央の接合部Ｓｂにおける界面抵抗値Ｒｋｂを求めることができる。
【００３９】
以上のようにして、図１（ａ），（ｂ）に示す回路基板１００のように、上層導体である導電ペースト層４０を保護するために、保護絶縁層５によって完全に覆われた導電ペースト層４０であっても、上記のように形成された抵抗チェックランドを用いて、導電ペースト層４０と下層導体パターン２０ｂの接合部Ｓｂにおける界面抵抗を測定することができる。
【００４０】
上記の図１（ａ），（ｂ）で示した回路基板１００の界面抵抗測定方法は、３個以上のｎ個の独立した下層導体パターンを有し、層間絶縁層を介して、各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有する回路基板に対して、次のように、一般化することができる。この場合には、ｎ個の接合部のうち、それぞれ連続して隣り合う３個の接合部Ｓａ，Ｓｂ，Ｓｃを１組として、上記の方法により、中央の接合部における下層導体パターンと上層導体の界面抵抗値Ｒｋｂを求める。従って、この３個１組の測定を上層導体の端から繰り返していけば、ｎ個の接合部のうち、上層導体の両端における接合部を除いた中央の（ｎ−２）個の接合部の界面抵抗値を測定することができる。
【００４１】
図１（ａ），（ｂ）に示した回路基板１００のテストクーポンは、回路基板１００の空いた領域に配置できるため、回路の設計自由度を狭めることなく、テストクーポンで代表される上層導体と下層導体パターンの接合部における界面抵抗を評価できる。
【００４２】
図２（ａ），（ｂ）は、本発明の別の回路基板における基本的な構成部分を示す模式的な上面図である。図１（ａ），（ｂ）に示す回路基板１００における基本的な構成部分は、テストクーポンとして形成されていた。一方、図２（ａ），（ｂ）に示す回路基板１０１，１０２の基本的な構成部分は、回路基板１０１，１０２の実際に使用される回路内に形成される部分を示している。尚、図２（ａ），（ｂ）の回路基板１０１，１０２において、図１（ａ），（ｂ）の回路基板１００と同様の部分には、同様の符号を付けた。また、回路基板１０１，１０２の断面は、図１（ｂ）の回路基板１００の断面と同様の構造を有している。
【００４３】
図２（ａ）に示す回路基板１０１において、３本の下層導体パターン２１ａ，２１ｂ，２１ｃは、テストクーポンとして形成されたものではなく、実際の電気回路に用いられるものである。図２（ａ）に示す回路基板１０１は、回路素子を搭載する前の状態にあり、各下層導体パターン２１ａ，２１ｂ，２１ｃ同士は、互いに連結せずに、独立したパターンとなっている。また、層間絶縁層を介して、１個の独立した上層導体である導電ペースト層４１が、各下層導体パターン２１ａ，２１ｂ，２１ｃに、それぞれ１個の接合部Ｓａ，Ｓｂ，Ｓｃで接続している。従って、導電ペースト層４１は、３本の下層導体パターン２１ａ，２１ｂ，２１ｃを連結する、ジャンパー配線となっている。尚、開口部３ｉａ〜３ｉｃにおいて露出した下層導体パターン２１ａ，２１ｂ，２１ｃは、各接合部Ｓａ，Ｓｂ，Ｓｃに対応した抵抗チェックランドとして用いられる。
【００４４】
図２（ａ）に示す回路基板１０１の基本的な構成部分は、図１（ａ）に示す回路基板１００の基本的な構成部分と同様の構成となっている。従って、図１（ａ）で説明した界面抵抗測定方法により、中央の接合部Ｓｂにおける下層導体パターン２１ｂと導電ペースト層４１の界面抵抗値を求めることができる。
【００４５】
図２（ｂ）に示す回路基板１０２は、実際の電気回路に用いられる２本の独立した下層導体パターン２２ｂ，２２ｃと、層間絶縁層を介して、それらを接続するジャンパー配線の導電ペースト層４２は、実際の電気回路に用いられるものである。下層導体パターン２２ｂ，２２ｃの両側にある小さな下層導体パターン２２ａ，２２ｄは、導電ペースト層４１と下層導体パターン２２ｂ，２２ｃの接合部Ｓｂ，Ｓｃにおける界面抵抗を測定するために形成された、実際の電気回路とは無関係の追加パターンである。尚、開口部３ｉａ〜３ｉｄにおいて露出した下層導体パターン２２ａ〜２２ｄは、各接合部Ｓａ〜Ｓｄに対応した抵抗チェックランドとして用いられる。
【００４６】
図２（ｂ）の回路基板１０２では、層間絶縁層を介して、１個の独立した上層導体である導電ペースト層４２が、４個の各下層導体パターン２２ａ，２２ｂ，２２ｃ，２２ｄに、それぞれ１個の接合部Ｓａ，Ｓｂ，Ｓｃ，Ｓｄで接続している。従って、図２（ｂ）に示す回路基板１０２の基本的な構成部分は、図１（ａ）で説明した界面抵抗測定方法を、４個の独立した下層導体パターンを有する場合に、一般化した構成となっている。従って、図１（ａ）の一般化した界面抵抗測定方法で説明したように、中央の接合部Ｓｂ，Ｓｃにおける下層導体パターン２２ｂ，２２ｃと導電ペースト層４１の界面抵抗値を求めることができる。このように、実際の電気回路に用いられる下層導体パターン２２ｂ，２２ｃに対して、その両側でジャンパー配線の近くに追加の下層導体パターン２２ａ，２２ｄを配置することで、実際の電気回路に用いられている全ての接合部の界面抵抗を評価することができる。例えば、図２（ａ）の回路基板１０１において、下層導体パターン２１ａ，２１ｃの両側に追加の下層導体パターンを形成し、導電ペースト層４１で接続して同様に測定すれば、接合部Ｓａ，Ｓｃの界面抵抗についても測定することができる。
【００４７】
図２（ａ），（ｂ）に示す複数の下層導体パターンを接続する導電ペースト層４１，４２は、ジャンパー配線だけでなくシールド等にも利用することができる。しかしながら、ジャンパー配線として用いられる導電ペースト層４１，４２は、シールド等に用いられる上層導体に較べて、より確実な良否判定が必要である。このように、確実な良否判定が必要なジャンパー配線として利用される導電ペースト層４１，４２が形成された回路基板であっても、上記のような構成の回路基板１０１，１０２とすることで、接合部Ｓｂ，Ｓｃにおける界面抵抗を測定することができ、回路基板の確実な良否判定を行なうことができる。このように、本発明の回路基板は、上層導体が、少なくとも２個の前記独立した下層導体パターン同士を接続する、ジャンパー配線である場合に好適である。
【００４８】
図３は、本発明の別の回路基板における基本的な構成部分を示す模式的な上面図である。図３の回路基板１０３における基本的な構成部分も、図１（ａ），（ｂ）の回路基板１００と同様に、テストクーポンとして形成されたものである。尚、図３の回路基板１０３において、図１（ａ），（ｂ）の回路基板１００と同様の部分には、同様の符号を付けた。また、回路基板１０３の断面は、図１（ｂ）の回路基板１００の断面と同様の構造を有している。
【００４９】
図１（ａ），（ｂ）の回路基板１００においては、上層導体である１個の独立した導電ペースト層４０が、３個の独立した下層導体パターン２０ａ，２０ｂ，２０ｃにそれぞれ１個の接合部Ｓａ，Ｓｂ，Ｓｃで接続していた。一方、図３の回路基板１０３においては、上層導体である１個の独立した導電ペースト層４３が、５個の独立した下層導体パターン２３ｄ，２３ｅ，２３ｆ，２３ｇ，２３ｈにそれぞれ１個の接合部Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇ，Ｓｈで接続している。尚、開口部３ｉｄ〜３ｉｈにおいて露出した下層導体パターン２３ｄ〜２３ｈは、各接合部Ｓｄ〜Ｓｈに対応した抵抗チェックランドとして用いられる。
【００５０】
図１（ａ），（ｂ）の回路基板１００では、中央の接合部Ｓｂにおける下層導体パターン２０ｂと導電ペースト層４０の界面抵抗値しか求めることができなかった。一方、図３の回路基板１０３では、中央の接合部Ｓｅ，Ｓｆ，Ｓｇにおける下層導体パターン２３ｅ，２３ｆ，２３ｇと導電ペースト層４３の界面抵抗値の他に、導電ペースト層４３の母材抵抗値を同時に求めることができる。中央の接合部Ｓｅ，Ｓｆ，Ｓｇにおける界面抵抗値と導電ペースト層４３の母材抵抗値の測定は、以下の方法で行なう。
【００５１】
最初に、上記の方法により、それぞれ連続して隣り合う３個の接合部を１組として、各抵抗チェックランド間の抵抗値Ｒｍｄｅ，Ｒｍｅｆ，Ｒｍｆｅ，Ｒｍｆｇ，Ｒｍｇｅ，Ｒｍｇｈ，Ｒｍｈｆを測定し、中央の接合部Ｓｅ，Ｓｆ，Ｓｇにおける下層導体パターン２３ｅ，２３ｆ，２３ｇと導電ペースト層４３の界面抵抗値Ｒｋｅ，Ｒｋｆ，Ｒｋｇを求める。従って、次に図３における式（４），（５）によって、中央の接合部Ｓｅ，Ｓｆ，Ｓｇ間における導電ペースト層４３の母材抵抗値をＲｖｅｆ，Ｒｖｆｇを求めることができる。
が成り立つ。
【００５２】
上記の図３の回路基板１０３における接合部の界面抵抗および上層導体の母材抵抗の測定方法は、４個以上のｎ個の独立した下層導体パターンを有し、層間絶縁層を介して、各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体を有する回路基板に対して、次のように、一般化することができる。この場合には、ｎ個の接合部のうち、それぞれ連続して隣り合う４個の接合部Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇを１組として、最初に、中央の接合部Ｓｅ，Ｓｆにおける下層導体パターンと上層導体の界面抵抗値Ｒｋｅ，Ｒｋｆを求める。次に、この中央の接合部Ｓｅ，Ｓｆ間における上層導体の母材抵抗値Ｒｖｅｆを、
（数式６） Ｒｖｅｆ＝Ｒｍｅｆ−Ｒｋｅ−Ｒｋｆ
により、Ｒｖｅｆを同時に求める。尚、Ｒｍｅｆは、上記４個１組の接合部Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇにおける中央の隣り合った接合部Ｓｅ，Ｓｆに対応する抵抗チェックランド間の測定抵抗値である。この４個１組の測定を上層導体の端から繰り返していけば、ｎ個の接合部のうち、上層導体の両端における接合部を除いた中央の（ｎ−２）個の接合部の界面抵抗値と、中央の接合部間における上層導体の母材抵抗値を測定することができる。尚、上記の接合部における界面抵抗値と上層導体の母材抵抗値の同時測定は、テストクーポンに限らず、図２（ｂ）に示すような、下層導体パターンが実際の電気回路に用いられる場合においても、適用することができる。
【００５３】
図４は、本発明の別の回路基板を示す模式的な上面図である。図４の回路基板１０４は、図中の点線部分から切り出されて製品となる製品部１０４ａと、製品部１０４ａを保持するためのフレーム部１０４ｂとからなっている。
【００５４】
図４の回路基板１０４では、図１（ａ），（ｂ）もしくは図３で示したテストクーポンと同様の界面抵抗を測定するためのテストクーポン１０４ｔが、フレーム部１０４ｂに形成されている。図４の回路基板１０４のように、回路基板が製品部１０４ａとフレーム部１０４ｂとからなる場合には、テストクーポン１０４ｔをフレーム部１０４ｂに配置することで、高密度が要求される製品部１０４ａの領域を占拠しなくて済む。従って、図４の回路基板１０４は、テストクーポン１０４ｔを用いて上層導体と下層導体パターンの接合部における界面抵抗値を代表して測定することができ、かつ切り出されて製品となる製品部１０４ａには高密度回路が配置されてなる回路基板とすることができる。尚、製品部１０４ａに余裕がある場合には、層厚測定テストクーポン１０４ｔを製品部１０４ａに配置してもよい。
【００５５】
以上のようにして、図１〜４に示す回路基板１００〜１０４は、層間絶縁層を介して、複数の下層導体パターンを上層導体で接続する回路基板であって、上層導体と下層導体パターンの接合部における界面抵抗値を測定することができる回路基板となっている。
【００５６】
（他の実施形態）
図１〜４に示す回路基板１００〜１０４は、層間絶縁層を介して、各下層導体パターンにそれぞれ１個の接合部で接続する１個の独立した上層導体が、いずれも、導電ペースト層４０〜４３であった。
【００５７】
下層導体パターンを接続する上層導体として導電ペースト層を用いた回路基板は、安価に製造できる反面、下層導体パターンの表面状態や導電ペースト層の印刷の良否によって、導電ペースト層と下層導体パターンの接合部における界面抵抗が変化し易い。このように、界面抵抗が変化し易い導電ペースト層を用いた回路基板であっても、上記構成の回路基板とすることで接合部における界面抵抗を測定することができ、回路基板の確実な良否判定を行なうことができる。
【００５８】
このように、本発明の回路基板は上層導体が導電ペースト層により形成される場合に好適であるが、これに限らず、例えば上層導体がボンディングワイヤや半田で形成されるる場合にも適用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の回路基板の基本的な構成部分を示す図で、（ａ）は回路基板の模式的な上面図とそれを用いた界面抵抗測定方法を示す図であり、（ｂ）は（ａ）における一点鎖線で示したＡ−Ａ断面図である。
【図２】（ａ），（ｂ）は、本発明の別の回路基板における基本的な構成部分を示す模式的な上面図である。
【図３】本発明の別の回路基板における基本的な構成部分を示す模式的な上面図である。
【図４】本発明の別の回路基板を示す模式的な上面図である。
【図５】回路基板の代表的な断面構造を模式的に示す図である。
【符号の説明】
【００６０】
９０，１００〜１０４ 回路基板
１０４ａ 製品部
１０４ｂ フレーム部
１０４ｔ テストクーポン
１ 絶縁基材
２ａ〜２ｃ，２０ａ〜２０ｃ，２１ａ〜２１ｃ，２２ａ〜２２ｄ，２３ｄ〜２３ｈ 下層導体パターン
３ａ〜３ｃ 層間絶縁層
４，４０〜４３ 導電ペースト層
５ 保護絶縁層
Ｓａ〜Ｓｈ 接合部
【出願人】 【識別番号】０００００４２６０
【氏名又は名称】株式会社デンソー
【住所又は居所】愛知県刈谷市昭和町１丁目１番地
【出願日】 平成１５年１１月１１日（２００３．１１．１１）
【代理人】 【識別番号】１００１０６１４９
【弁理士】
【氏名又は名称】矢作 和行
【公開番号】 特開２００５−１５０１６２（Ｐ２００５−１５０１６２Ａ）
【公開日】 平成１７年６月９日（２００５．６．９）
【出願番号】 特願２００３−３８１５８６（Ｐ２００３−３８１５８６）