高周波電圧制御発振器 - 特開２００５－１０２２２６

トップ :: H 電気 :: H03 基本電子回路

【発明の名称】	高周波電圧制御発振器
【発明者】	【氏名】錢相潤【氏名】李興培【氏名】徐春 ▲徳▼
【要約】	【課題】高周波電圧制御発振器を提供する。【解決手段】高周波電圧制御発振器は、二つのＦＥＴを含む差動型発振部と、前記シリコン基板に対して垂直方向に電流が流れるバイポーラトランジスタによる電流源とを備える。バイポーラトランジスタで電流がエミッタからベースを経てコレクターに縦方向または横方向に電流が流れるために１／ｆ雑音が非常に小さい。本発明はこのようなＢＪＴを電流源として適用することによってＲＦＣＭＯＳＶＣＯの電流源で発生する１／ｆ雑音を減少させ、結果的にＶＣＯの位相雑音を向上させる。

【特許請求の範囲】
【請求項１】
基板に対して平行な横方向に電流が流れる二つのＦＥＴを含む差動型発振部と、
前記基板に対して垂直な方向に電流が流れるバイポーラトランジスタによる電流源と、を備えることを特徴とする高周波電圧制御発振器。
【請求項２】
前記バイポーラトランジスタは前記ＦＥＴのソースに連結されることを特徴とする請求項１に記載の高周波電圧制御発振器。
【請求項３】
前記基板はＰタイプシリコンであることを特徴とする請求項１または２に記載の高周波電圧制御発振器。
【請求項４】
前記ＦＥＴはＰタイプであることを特徴とする請求項１ないし３のうちいずれか１項に記載の高周波電圧制御発振器。
【請求項５】
前記バイポーラトランジスタはＮＰＮタイプであることを特徴とする請求項１ないし４のうちいずれか１項に記載の高周波電圧制御発振器。
【請求項６】
基板に対して平行な横方向に電流が流れる二つのＦＥＴを含む差動型発振部と、
前記基板に対して横方向に電流が流れるバイポーラトランジスタによる電流源と、を備えることを特徴とする高周波電圧制御発振器。
【請求項７】
前記差動型発振部は共振コイルをさらに具備し、前記バイポーラトランジスタは前記共振コイルに連結されることを特徴とする請求項６に記載の高周波電圧制御発振器。
【請求項８】
前記基板はＰタイプシリコンであることを特徴とする請求項６または７に記載の高周波電圧制御発振器。
【請求項９】
前記ＦＥＴはＰタイプであることを特徴とする請求項６ないし８のうちいずれか１項に記載の高周波電圧制御発振器。
【請求項１０】
前記バイポーラトランジスタはＰＮＰタイプであることを特徴とする請求項６ないし９に記載の高周波電圧制御発振器。

【発明の詳細な説明】【技術分野】
【０００１】
本発明は、高周波電圧制御発振器（Radio Frequency Voltage Controlled Oscillator:ＲＦＶＣＯ）に係り、詳細には、位相雑音を効果的に減少させることができる構造を持つ高周波電圧制御発振器に関する。
【背景技術】
【０００２】
位相雑音は、発振信号の時間軸ドメイン上の不安定性に起因した突発的かつ短期的で不規則的な波形の歪曲であり、ＭＯＳ（Metal Oxide Semiconductor）素子で構成された電流源の１／ｆ雑音に最も大きく影響される。１／ｆ雑音は、ＭＯＳ素子と同様にゲート下に形成されるチャンネルを通じて電流がソースからドレインに側方移動する時にケイ素（Ｓｉ）と酸化ケイ素（ＳｉＯ₂）間で生じる電子の再結合により発生する素子自体の雑音と定義される。
【０００３】
近年、ＣＭＯＳＶＣＯ（Complementary Metal Oxide Semiconductor Voltage Controlled Oscillator）の設計時における主要課題として、位相雑音に注目が集まっている。問題は、ＶＣＯの電流源で発生する１／ｆ雑音が、ＶＣＯのＬＣタンクにアップコンバージョンされることにより位相雑音を増大させることである。１／ｆ雑音のアップコンバージョンを防止するために能動素子および受動素子が別途使用される。従来型のＲＦＶＣＯの回路図を図１に示す。図１に示すように、従来のＲＦＶＣＯでは、二つのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を持つ差動型発振部ＯＳＣと一つのＭＯＳＦＥＴによる電流源ＳＲＣとの間に、インダクタＬｄおよびキャパシタＣｄを含むＬＣ型ローパスフィルタを介在させることで、電流源ＳＲＣのドレインからの雑音を抑制する。従来型ＲＦＶＣＯの回路の別の例を図２に示す。図２に示す例では、電流源ＳＲＣのドレインにローパスフィルタを配置すると共に電流源のソースにインダクタＬｓによるローパスフィルタを配して電流源のソースを通じて流入する雑音を抑制する。
【０００４】
また、他の方法として、次のような構成が考えられる。すなわち、前記電流源ＳＲＣを二つのＭＯＳＦＥＴによるカスケード型に構成することによって、電流源ＳＲＣのチャンネル長変調現象を低減させ、１／ｆ雑音がＶＣＯのＬＣタンクにアップコンバージョンされるのを防ぐ方法である。しかし、この方法では、能動素子および受動素子を追加配置する必要が生じ、ＶＣＯの全体サイズが大きくなり、量産時にＶＣＯのコストアップとなるという短所がある。
【０００５】
さらに、前記電流源ＳＲＣを無線通信端末機のシステムに適用する場合には、受動素子の数の増加が、直接変換構造におけるＩ／Ｑ（Inphase/Quadrature）信号の発生時にＶＣＯ出力から生成するＩ／Ｑ信号の不整合を惹起する確率が高い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、電圧制御発振の電流源からの雑音を効果的に減少させることができるＲＦＶＣＯを提供することである。
【課題を解決するための手段】
【０００７】
前記課題を解決するための本発明の一実施形態によるＲＦＶＣＯは、基板に対して平行な側方向に電流が流れる二つのＦＥＴを含む差動型発振部と、前記基板に対して垂直方向に電流が流れるバイポーラトランジスタによる電流源と、を備えることを特徴とする。
【０００８】
前記実施形態による本発明に係る発振器において、前記バイポーラトランジスタは前記ＦＥＴのソースに連結され、前記基板はＰタイプシリコンであり、前記ＦＥＴはＰタイプであり、前記バイポーラトランジスタはＮＰＮタイプであることが製造工程および特性の観点から望ましい。
【０００９】
前記目的を達成するための本発明の他の実施形態によるＲＦＶＣＯは、基板に対して平行な横方向に電流が流れる二つのＦＥＴによる差動型発振部と、前記基板に対して横方向に電流が流れるバイポーラトランジスタによる電流源と、を備えることを特徴とする。
【００１０】
前記本発明の他の実施形態によるＲＦＶＣＯにおいて、前記差動型発振部は共振コイルをさらに具備し、前記バイポーラトランジスタは前記共振コイルに連結され、前記基板はＰタイプシリコンであり、前記ＦＥＴはＰタイプであり、前記バイポーラトランジスタはＰＮＰタイプであることが望ましい。
【発明の効果】
【００１１】
標準ＢＪＴ（Bipolar Junction Transistor）工程を利用してＢＪＴだけで構成されたＶＣＯは電流と電圧との関係が指数的に比例するため、その分だけ電力消費が多い。しかし、本発明はこのようなＢＪＴを標準ＢＪＴ工程ではないＣＭＯＳ工程を通じて付随的に形成し、電流源として適用することによって、ＲＦＣＭＯＳＶＣＯの電流源で発生する１／ｆ雑音および電力消費を減少させ、その結果、ＶＣＯの位相雑音を減少させる。また、ＢＪＴの優秀な特性をＣＭＯＳ工程で具現することによりＣＭＯＳＶＣＯの従来の固有の弱点を克服することが可能となり、ＣＭＯＳＲＦＩＣ分野に大きく寄与するものである。
【発明を実施するための最良の形態】
【００１２】
以下、添付された図面を参照しながら、本発明によるＲＦＶＣＯの望ましい実施例を詳細に説明する。
【００１３】
図３は、標準深さのＮ－ウェルＣＭＯＳ工程を通じて得られたＮＰＮＢＪＴを図示した断面図である。図３に示すように、ｐ型基板に深いＮ－ウェルＣＭＯＳ工程で性能に優れた垂直型ＮＰＮＢＪＴが具現できる。ＣＭＯＳ工程でＮＭＯＳのＮ＋ソースおよびＮ＋ドレインのための拡散工程でＮ＋エミッタおよびＮ＋コレクターを同時に形成する。そしてＮＭＯＳのＰ－ウェルおよびＰ＋コンタクトのための拡散工程でＢＪＰのＰ＋ベースを同時に形成する。
【００１４】
前記同様の方法で、やはり横型または縦型に、ＰＮＰまたはＮＰＮＢＪＴを形成できる。すなわち、本発明の発振器に適用されるＮＰＮまたはＰＮＰＢＪＴはＣＭＯＳ工程中に付随的に形成される。
【００１５】
一方、バイポーラトランジスタは、ｐ型基板に深いＰ－ウェルＣＭＯＳ工程で垂直型ＰＮＰＢＪＴとして具現できる。ＣＭＯＳ工程でＰＭＯＳのＰ＋ソースおよびＰ＋ドレインのための拡散工程でＰ＋エミッタおよびＰ＋コレクターを同時に形成する。そしてＰＭＯＳのＮ－ウェルおよびＰ＋コンタクトのための拡散工程でＢＪＰのＮ＋ベースを同時に形成する。
【００１６】
また、前記バイポーラトランジスタはｐ型基板にＣＭＯＳ工程で横型ＰＮＰＢＪＴを具現できる。ＣＭＯＳ工程でＰＭＯＳのＰ＋ソースおよびＰ＋ドレインのための拡散工程でＰ＋エミッタおよびＰ＋コレクターを同時に形成する。そしてＰＭＯＳのＮ－ウェルおよびＰ＋コンタクトのための拡散工程でＢＪＰのＮ＋ベースを同時に形成する。
【００１７】
前記本発明の発振器において、前記シリコン基板に対して垂直方向に電流が流れるバイポーラトランジスタを電流源として適用する場合、前記ＦＥＴとしてはＰタイプのもの、そしてバイポーラトランジスタとしてはＮＰＮタイプのものを使用することが製造工程および特性上有利である。
【００１８】
しかし、前記基板に対して横方向に電流が流れるバイポーラトランジスタを電流源として適用する場合、前記ＦＥＴとしてはＰタイプのもの、前記バイポーラトランジスタとしてはＰＮＰタイプのものを使用することが製造工程および特性上有利である。
【００１９】
本発明の一実施形態によるＮＰＮＢＪＴとＭＯＳＦＥＴの１／ｆ雑音を、図４に示す。図４から分かるように、ＢＪＴの１／ｆ雑音はＭＯＳ素子の１／ｆ雑音と比較してかなり小さい。もっとも、ＲＦＩＣのような高周波回路では、このＢＪＴがＣＭＯＳ工程により付随的に形成された構造であるため、周波数特性が悪く、使用できない。しかし、本発明で適用した部分は高周波を要求する部分ではないので問題とはならない。また、ＤＣブロックでアップコンバージョンされる雑音のためにＲＦＩＣの性能が低下する現象が見られたものの、このＤＣブロックにＣＭＯＳ工程を利用した寄生ＢＪＴを使用するために問題にならない。また、標準ＢＪＴ工程を利用したＢＪＴＶＣＯは、性能は優秀であるが、ＣＭＯＳＶＣＯと比較して電流消費が多くて高コストであるという短所がある。したがって、近年ではＣＭＯＳＶＣＯが脚光を浴びている。
【００２０】
図５および図６はそれぞれ、ＣＭＯＳトランジスタによる発振部と垂直型ＮＰＮＢＪＴおよび横（縦）方向ＰＮＰＢＪＴによる電流ソースを持つ本発明による高周波電流制御発振器の等価回路図である。
【００２１】
本発明による発振器の一実施例として、ＲＦＣＭＯＳＶＣＯの位相雑音を改善するための電流源として垂直型ＮＰＮＢＪＰを適用する例を、図５に示す。ＮＰＮＢＪＴは発振部ＯＳＣに設けられたＦＥＴのソースに連結される。
【００２２】
本発明による発振器の他の実施例として、ＲＦＣＭＯＳＶＣＯの位相雑音を改善するための電流源として縦型ＰＮＰＢＪＴを適用する例を、図６に示す。ここでＰＮＰＢＪＴは発振部ＯＳＣに設けられた共振コイルＬ側に連結される。
【００２３】
このように用いられたＢＪＴは１／ｆ雑音が小さいため、ＶＣＯのＬＣタンクにアップコンバージョンされても、ＶＣＯの位相雑音に影響を及ぼす程度は軽微であってほとんど無視できる。下の式は電流源の１／ｆ雑音がＶＣＯの位相雑音に影響を及ぼすことを表現したものである。下の式のように電流源の１／ｆ雑音が小さいほどＶＣＯの位相雑音は改善される。ここで、

【００２４】
【数１】

【００２５】
図７Ａは、従来技術の位相雑音特性を示し、図７Ｂは、本発明を適用して得た改善された位相雑音特性を示す。
【００２６】
図７Ａおよび７Ｂに示す実験結果を通じて、５ＧＨｚ帯域で、既存のＦＥＴを電流源として利用する従来発振器と比較して、ＢＪＴを利用する本発明の発振器は、位相雑音が約７ｄＢ程度改善されたことが確認できた。
【００２７】
本発明に係る発振器の理解のために、図示された実施例を参考として説明したが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形および均等な他の実施例が可能である。したがって、本発明の技術的範囲は、上記実施例に限定されることなく、特許請求の範囲に基づいて定められねばならない。
【産業上の利用可能性】
【００２８】
本発明は主に高周波発振器に適しており、必要に応じて低周波発振器にも適用できる。
【図面の簡単な説明】
【００２９】
【図１】従来ＲＦＶＣＯの概略的回路図である。
【図２】従来の他のＲＦＶＣＯの概略的回路図である。
【図３】本発明によるＲＦＶＣＯの一部構造を示した垂直断面図である。
【図４】本発明で適用したＮＰＮＢＪＴおよびＭＯＳＦＥＴの１／ｆ雑音比較図である。
【図５】本発明によるＲＦＶＣＯの第１実施例の回路図である。
【図６】本発明によるＲＦＶＣＯの第２実施例の回路図である。
【図７Ａ】従来技術の位相雑音に対する模擬実験の結果を示すグラフである。
【図７Ｂ】本発明の位相雑音に対する模擬実験の結果を示すグラフである。

【出願人】	【識別番号】３９００１９８３９【氏名又は名称】三星電子株式会社
【出願日】	平成１６年９月２４日（２００４．９．２４）
【代理人】	【識別番号】１０００６４４１４【弁理士】【氏名又は名称】磯野道造
【公開番号】	特開２００５－１０２２２６（Ｐ２００５－１０２２２６Ａ）
【公開日】	平成１７年４月１４日（２００５．４．１４）
【出願番号】	特願２００４－２７６２８８（Ｐ２００４－２７６２８８）