トップ :: H 電気 :: H03 基本電子回路




【発明の名称】 発振回路
【発明者】 【氏名】西山　哲哉
【住所又は居所】東京都中央区日本橋一丁目１３番１号　ティーディーケイ株式会社内

【氏名】小林　浩
【住所又は居所】東京都中央区日本橋一丁目１３番１号　ティーディーケイ株式会社内
【要約】 【課題】位相雑音を低減可能な発振回路を提供する。

【解決手段】本構成の並列共振回路においては、並列共振周波数を少なくとも２つ有する。高い周波数の並列共振周波数をｆ＋、低い周波数の並列共振周波数をｆ−、一番低い周波数をｆ’とする。ここで、いずれかの並列共振周波数ｆ−，ｆ＋を、いずれかの直列共振周波数ｆ１，ｆ３に限りなく近づけることができ、共振周波数ｆ−の近傍におけるＸ１とＸ３が逆性となっていれば、共振回路のＱを高くすることができ、位相雑音を低減することができる。このような共振周波数は存在する。ここでは、低い方の並列共振周波数ｆ−を、直列共振周波数ｆ１に限りなく近づけるように、第１リアクタンス素子列Ｘ１の可変容量を調整することとする。目的の周波数はｆ１であるので、最終的には周波数ｆ１においてＱ値が高くなる。
【特許請求の範囲】
【請求項１】
負性抵抗回路に結合した共振回路を有する発振回路において、
前記共振回路は、互いに並列接続された第１リアクタンス素子列及び基準リアクタンス素子列を備える並列共振回路を備え、
前記第１リアクタンス素子列及び前記基準リアクタンス素子列は、それぞれ、直列共振周波数を有し、
少なくとも前記第１リアクタンス素子列は可変容量のキャパシタを有し、
前記可変容量の可動範囲は、前記第１リアクタンス素子列及び前記基準リアクタンス素子列の直列共振周波数を前記並列共振回路における並列共振周波数に相対的に限りなく近づけることができるように設定されることを特徴とする発振回路。
【請求項２】
前記並列共振周波数近傍における前記第１リアクタンス素子列及び前記基準リアクタンス素子例のリアクタンスの一方は誘導性であり、他方は容量性であることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記基準リアクタンス素子列に対して並列に設けられた付加リアクタンス素子列を備えることを特徴とする請求項１又は２に記載の発振回路。
【請求項４】
前記可変容量の可動範囲は、並列接続された前記リアクタンス素子列それぞれのリアクタンスの逆数の和が零となることができるように設定されていることを特徴とする請求項１乃至３のいずれか１項に記載の発振回路。
【請求項５】
前記基準リアクタンス素子列は可変容量のキャパシタを含んでいることを特徴とする請求項１乃至４のいずれか１項に記載の発振回路。
【請求項６】
前記第１リアクタンス素子列の前記キャパシタの容量と、前記基準リアクタンス素子列の前記キャパシタの容量とを略等しくしたまま、これらの容量を変化させることができ、且つ、前記第１リアクタンス素子列のコイルのインダクタンスと前記基準リアクタンス素子列のコイルのインダクタンスとは一致しないように近接していることを特徴とする請求項５に記載の発振回路。
【請求項７】
前記基準リアクタンス素子列に対して並列に接続され、抵抗、キャパシタ及びコイルを結線してなり、並列共振周波数を有するバイアス回路を備え、
前記和が零となる解を与える前記並列共振回路の並列共振周波数は少なくとも２つあり、
前記バイアス回路の有する並列共振周波数と、前記並列共振回路の目的とする並列共振周波数とを略一致させたことを特徴とする請求項１乃至６のいずれか１項に記載の発振回路。
【請求項８】
前記バイアス回路と前記基準リアクタンス素子列との間を接続するコイルを備えることを特徴とする請求項７に記載の発振回路。
【請求項９】
前記並列共振回路の形成される基板と前記基板を収容するパッケージを備え、前記コイルは前記基板及び前記パッケージのインダクタンスであることを特徴とする請求項７又は８に記載の発振回路。
【請求項１０】
前記負性抵抗回路はトランジスタを有し、
前記トランジスタの電流経路とグランド電位の間に所定素子列が接続されており、
前記所定素子列はコイル及びキャパシタを含み、
前記並列共振回路は並列共振周波数を少なくとも２つ有し、
目的とする並列共振周波数における前記発振回路の全コンダクタンスが負となり、
目的外の並列共振周波数における前記発振回路の全コンダクタンスが正となるように、
前記所定素子列のコイル及びキャパシタの値が設定されることを特徴とする請求項１乃至９のいずれか１項に記載の発振回路。
【請求項１１】
前記第１リアクタンス素子列又は前記基準リアクタンス素子列に含まれるキャパシタに対して並列に接続されたコイルを備えることを特徴とする請求項請求項１乃至１０のいずれか１項に記載の発振回路。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】
本発明は、発振回路に関する。
【０００２】
【従来の技術】
発振回路を用いる通信技術等の分野では、位相雑音の低減が要望されている。位相雑音はＱ（Ｑｕａｌｉｔｙ　ｆａｃｔｏｒ）値に依存するため、位相雑音を小さくするためには発振回路を構成する共振回路におけるＱ値を高くすればよい。Ｑ値は共振回路の共振の鋭さをあらわす量であり、共振周波数の周りの帯域幅（電力が半分になる範囲）を与える量である。従来の発振回路は、負性抵抗回路に並列共振回路を結合させてなり、並列共振回路における電力消費分を負性抵抗回路で補充することによって、発振を持続させている。
【０００３】
【発明が解決しようとする課題】
しかしながら、通常の並列共振回路は、例えば、１つのコンデンサと１つのコイルを並列に接続しているのみであり、コイルの特性によってＱ値が確定するため、原理的にＱ値を高くすることはできず、したがって、位相雑音を低減することができない。詳説すれば、Ｑ値は発振回路の抵抗と並列共振時の共振回路のリアクタンスで決定されるため、これらの値は有限であり、したがって、Ｑ値を大きくすることができない。本発明は、このような課題に鑑みてなされたものであり、位相雑音を低減可能な発振回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上述の課題を解決するため、第１の発明は、負性抵抗回路に結合した共振回路を有する発振回路において、前記共振回路は、互いに並列接続された第１リアクタンス素子列及び基準リアクタンス素子列を備える並列共振回路を備え、前記第１リアクタンス素子列及び前記基準リアクタンス素子列は、それぞれ、直列共振周波数を有し、少なくとも前記第１リアクタンス素子列は可変容量のキャパシタを有し、前記可変容量の可動範囲は、前記第１リアクタンス素子列及び基準リアクタンス素子列の直列共振周波数を前記並列共振回路における並列共振周波数に相対的に限りなく近づけることができるように設定されることを特徴とする。
【０００５】
すなわち、本願発明者らは、並列共振回路を鋭意検討した結果、並列共振回路において、上述の素子列を用いた場合には、並列共振周波数を目的の上記直列共振周波数に限りなく近づけることができる旨を発見した。したがって、第１リアクタンス素子列の可変容量の可動範囲を上記の如く設定すれば、並列共振周波数に目的の上記直列共振周波数を限りなく近づけることが可能となるので、この場合には並列共振回路のＱ値を向上させることができる。換言すれば、Ｑ値は発振回路における位相雑音と相関を有するため、当該位相雑音を低減させることができる。
【０００６】
なお、上記素子列における「列」とは、単一の素子、例えば、キャパシタのみを理論的に有する場合を含むことと定義する。また、「略」、「近傍」、「近接」なる語は、対象となるパラメータの数値が目的の数値に対して３０％以内の範囲に設定されることを意味し、それで十分目的を達成している。
【０００７】
また、第２の発明は、前記並列共振周波数近傍における前記第１リアクタンス素子列及び前記基準リアクタンス素子例のリアクタンスの一方は誘導性であり、他方は容量性であることを特徴とする。
【０００８】
この場合には、共振回路が並列共振周波数を有することとなる。
【０００９】
また、第３の発明は、基準リアクタンス素子列に対して並列に設けられた付加リアクタンス素子列を備えることを特徴とする。
【００１０】
すなわち、付加リアクタンス素子列を設けても、上述の作用と同様の作用を奏する。このような付加リアクタンスは、例えば、トランジスタ、パッケージ、パッド、ＥＳＤ（静電気放電）素子等の寄生容量から構成される。
【００１１】
また、第４の発明は、前記可変容量の可動範囲が、並列接続された前記リアクタンス素子列それぞれのリアクタンスの逆数の和が零となることができるように設定されていることを特徴とする。
【００１２】
この場合、リアクタンスの値を適当に設定することによって、上述のように周波数の接近を達成することができる。
【００１３】
すなわち、共振回路のＱ値はリアクタンスの逆数に比例するため、リアクタンスが零に近づくほどＱ値は高くなる。各素子列のリアクタンスのうちの２つが零に近づく容量とインダクタンスの組み合わせは存在する。
【００１４】
第１リアクタンス素子列のリアクタンスが正（誘導性）で、付加リアクタンス素子列のリアクタンスが負（容量性）で、且つ、基準リアクタンス素子列のリアクタンスが負（容量性）の場合や、或いは、第１リアクタンス素子列のリアクタンスが負（容量性）で、付加リアクタンス素子列のリアクタンスが負（容量性）で、且つ、基準リアクタンス素子列のリアクタンスが正（誘導性）の場合である。符号の異なるリアクタンス同士が一致しようとする場合には、これらの値が異なるという条件がある場合においても、残りの素子列のリアクタンスが解を与えることができるので、リアクタンスの逆数の和は零とすることができる。したがって、各素子列のリアクタンスのうちの２つが零に近づく容量とインダクタンスの組み合わせ、すなわち、理論的にはＱ値を無限大とする容量とインダクタンスの組み合わせが存在することとなる。
【００１５】
これは、目的の素子列の直列共振周波数に、共振回路の並列共振周波数を相対的に限りなく近づけることができる解が存在するということに他ならない。
【００１６】
第１リアクタンス素子列が誘導性、基準リアクタンス素子列が容量性の場合、Ｑ値は、共振回路の等価並列抵抗又はコンダクタンスの逆数に比例し、第１リアクタンス素子列のリアクタンスに反比例して増加する傾向にある。第１リアクタンス素子列の直列共振周波数を一方の周波数とすると、この周波数に共振回路の並列共振周波数を相対的に近づけることができるのであるから、この周波数における共振回路のＱ値は高くすることができる。
【００１７】
第５の発明は、上述の発明において、基準リアクタンス素子列が可変容量のキャパシタを含んでいることを特徴とする。帯域が広いため、第１リアクタンス素子列の直列共振周波数を１つの並列共振周波数に近づけることができない場合においても、基準リアクタンス素子列の容量を変化させることによって、その直列共振周波数を変化させることができるので、基準リアクタンス素子列の直列共振周波数を第１リアクタンス素子列の直列共振周波数に近づけることによって、並列共振周波数に近づけることができ、したがって、この並列共振周波数におけるＱ値を高くすることができる。
【００１８】
また、第１リアクタンス素子列の可変容量のキャパシタと、基準リアクタンス素子列の可変容量のキャパシタのそれぞれの容量を略等しく保持し、第１リアクタンス素子列のコイルのインダクタンス（Ｌ１）と、基準リアクタンス素子列のコイルのインダクタンス（Ｌ３）とを略等しく（但し、Ｌ１≠Ｌ３）すれば、第１及び基準リアクタンス素子列の直列共振周波数の間隔は略固定したまま、並列共振周波数を移動させることができるため、可変容量の全範囲でＱ値を高い値に保つことができる。なお、第１リアクタンス素子列は容量性であっても誘導性であってもよい。
【００１９】
すなわち、第６の発明に係る発振回路は、第１リアクタンス素子列のキャパシタの容量と、基準リアクタンス素子列の前記キャパシタの容量を略等しくしたまま、これらの容量を変化させることができ、且つ、前記第１リアクタンス素子列のコイルのインダクタンスと前記基準リアクタンス素子列のコイルのインダクタンスとは一致しないように近接していることを特徴とする。
【００２０】
また、第７の発明は、第１〜６の発明の場合に、基準リアクタンス素子列に対して並列に接続され、抵抗、キャパシタ及びコイルを結線してなり、並列共振周波数を有するバイアス回路を備え、和が零となる解を与える並列共振回路の並列共振周波数は少なくとも２つあり、バイアス回路の有する並列共振周波数と、並列共振回路の目的とする並列共振周波数とを略一致させたことを特徴とする。
【００２１】
特定の周波数における共振回路側のコンダクタンス分が大きい場合には、発振回路における負性が低下し、発振が生じにくくなる。また、特定の周波数における共振回路側のコンダクタンス分が小さい場合には、発振がしやすくなる。
【００２２】
ここでは、並列共振回路の目的外の並列共振周波数での共振回路側のコンダクタンスが大きくなるように設定されているので、目的とする並列共振周波数では負性を有し、発振させることができるが、目的外の並列共振周波数では負性がなくなり、発振を抑制することができる。
【００２３】
また、逆に言えば、バイアス回路の容量及びインダクタンスの値を目的となる並列共振周波数に合うようにすることにより、共振回路側のコンダクタンスを小さくすることができるため、目的となる並列共振周波数では、目的外の並列共振周波数よりも高いＱ値で共振を行うことができる。
【００２４】
また、バイアス回路の持つ並列共振周波数を、第１リアクタンス素子列の直列共振周波数と基準リアクタンス素子列の直列共振周波数との間に設定することによって、バイアス回路の容量及びインダクタンスからなる系の並列共振周波数を、目的となる並列共振周波数に一致させることもできる。
【００２５】
また、第８の発明に係る発振回路は、第７の発明において、前記バイアス回路と前記基準リアクタンス素子列との間を接続するコイルを備えることを特徴とする。バイアス回路と基準リアクタンス素子列との間にコイルを接続すると、このコイルの挿入によって、基準リアクタンス素子列のリアクタンスが零となる場合においても、理論的にＱ値を無限大とすることができる。
【００２６】
このようなコイルが挿入される場合には、コイルの後に基準リアクタンス素子列が接続されるようになっていれば、Ｑ値を無限大とすることができる。コイルとしては、寄生コイルが考えられるが、寄生コイルを用いない場合においても、バイアス回路にコイルを接続することによって、共振回路側の等価並列抵抗の値を大きく、コンダクタンスの値を小さくすることができる。
【００２７】
また、第９の発明は、第７又は８の発明において、並列共振回路の形成される基板と、この基板（例えば、ＩＣ）を収容するパッケージを備え、上記（寄生）コイルは基板及び前記パッケージのインダクタンスであることを特徴とする。すなわち、パッケージや基板による寄生コイルによっても、本発明の回路はＱ値の低下を十分に抑制することができる。なお、基準リアクタンス素子列は、寄生コイルに接続される。
【００２８】
また、負性抵抗回路はトランジスタを有し、トランジスタの電流経路とグランド電位の間に所定素子列が接続されており、所定素子列はコイル及びキャパシタを含み、所定素子列のコイル及びキャパシタからなる系の直列共振周波数は、並列共振回路の並列共振周波数に一致させて設定することもできる。
【００２９】
トランジスタは共振回路に負性を与えるための素子であり、ベースへの電流入力やゲートへの電圧入力によって、トランジスタを流れる電流が変化する。これに並列に設けられた所定素子列は負性抵抗回路の直列共振周波数を決定するが、この直列共振周波数は原則的には並列共振回路の目的の並列共振周波数に一致する。もちろん、並列共振回路における目的外の並列共振周波数成分を抑制するため、負性抵抗回路の直列共振周波数と、並列共振回路の目的の並列共振周波数をずらすこともできる。
【００３０】
すなわち、負性抵抗回路側の直列共振周波数は、本来、並列共振回路における目的となる並列共振周波数に一致することが好ましいが、この場合には、並列共振回路における目的外の並列共振周波数における負性を抑制することができない。ここでは、所定素子列の直列共振周波数から決定される負性抵抗回路の直列共振周波数を、並列共振回路における目的となる並列共振周波数からずらしているので、並列共振回路における目的外の並列共振周波数における負性を無くすことができる。
【００３１】
目的周波数が、基準リアクタンス素子列及び第１リアクタンス素子列の直列共振周波数に近づくにつれ、共振回路側のアドミッタンスのコンダクタンス分は大きくなり、負性がなくなる。
【００３２】
基準リアクタンス素子列及び第１リアクタンス素子列に直列に接続された寄生抵抗を考える場合、目的周波数が基準リアクタンス素子列及び第１リアクタンス素子列の直列共振周波数に近づくと、共振回路側のコンダクタンスが大きくなり、発振しにくくなる。目的周波数において、当該所定素子列のリアクタンスが零となるように、所定素子列を構成するコイルのインダクタンス及びキャパシタの容量を設定することで、この問題は解決することができ、負性を大きくすることができる。
【００３３】
詳説すれば、所定素子列の直列共振周波数と並列共振回路の目的の並列共振周波数は一致することが本来望ましいが、並列共振回路における目的外の並列共振周波数における負性をなくすため、所定素子列における直列共振周波数を、目的の並列共振周波数と一致させず、また、目的外の並列共振周波数での発振回路の全コンダクタンスを正とすれば、並列共振回路における目的外の並列共振周波数における発振が抑制される。
【００３４】
所定素子列のコイル及びキャパシタからなる系の直列共振周波数は、前記基準リアクタンス素子列の直列共振周波数からずらして設定することができる。もちろん、所定素子列のコイル及びキャパシタからなる系の直列共振周波数も、前記第１リアクタンス素子列の直列共振周波数からずらして設定することもできる。
【００３５】
第１０の発明では、第１〜第９の発明において、負性抵抗回路はトランジスタを有し、トランジスタの電流経路とグランド電位との間に所定素子列が接続されており、所定素子列はコイル及びキャパシタを含み、並列共振回路は並列共振周波数を少なくとも２つ有し、目的とする並列共振周波数における前記発振回路の全コンダクタンスが負となり、目的外の並列共振周波数（一方の並列共振周波数）における発振回路の全コンダクタンスが正となるように、所定素子列のコイル及びキャパシタの値が設定されることを特徴とする。
【００３６】
この場合、上述の理由から、目的外の共振周波数における発振が抑制される。
【００３７】
第１１の発明では、第１リアクタンス素子列又は基準リアクタンス素子列に含まれるキャパシタに対して並列に接続されたコイルを備えることを特徴とする。この場合、当該コイルとキャパシタによって、それぞれの直列共振周波数におけるコンダクタンスが小さくなるため、Ｑ値を高くすることができる。
【００３８】
なお、この時、第１及び基準リアクタンス素子列の各リアクタンス素子列においては直列共振周波数が２つ生じるが、第１リアクタンス素子列と基準リアクタンス素子列のリアクタンスが、並列共振周波数近傍において、逆性（一方が誘導性、他方が容量性）となる構成とすれば、上述と同様な効果が得られる。
【００３９】
【発明の実施の形態】
以下、実施の形態に係る発振回路ついて説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００４０】
図１は実施の形態に係る発振回路の回路図である。なお、以下の回路図における結線は図示の通りであり、これは実際の回路の等価回路である。この回路はバイアス回路を有しているが図示していない。当該等価回路通りに回路設計と結線を行っても、これに基づいて実際の回路設計と結線を行ってもよい。また、各要素の物理量は、説明の便宜上、要素と同一の符号で示すものとする。なお、上記素子列における「列」とは、単一の素子、例えば、キャパシタのみを理論的に含む場合を含むことと定義する。
【００４１】
この発振回路は、負性抵抗回路Ｎに端子Ｔを介して結合した共振回路を備えており、共振回路は並列共振回路Ｓからなる。並列共振回路Ｓにおける電力消費分は、これに結合した負性抵抗回路Ｎによって補充され、並列共振回路Ｓにおいては発振が持続する。
【００４２】
並列共振回路Ｓは、互いに並列に接続された第１リアクタンス素子列Ｘ１、付加リアクタンス素子列Ｘ２及び基準リアクタンス素子列Ｘ３を備えている。本例では、並列接続の両端子の一方をグランド電位とし、当該端子の両端子間に発振が生じるものとする。
【００４３】
負性抵抗回路Ｎの抵抗値を−Ｒｖとする。また、各素子列Ｘ１、Ｘ２、Ｘ３に対して等価的に並列に抵抗Ｒｒが挿入されている。発振回路全体の負性抵抗−Ｒｔは、−ＲｖとＲｒの並列合成抵抗であり、目的の共振周波数において負性に設定される。
【００４４】
第１リアクタンス素子列Ｘ１は可変容量のキャパシタを有しており、当該容量を可変することにより、そのリアクタンスＸ１及び直列共振周波数ｆ１を変化させることができる。なお、第１リアクタンス素子列Ｘ１からなる系の直列共振周波数ｆ１は、キャパシタとコイルを用いた場合、その容量及びインダクタンスの積の平方根に反比例する。基準リアクタンス素子列Ｘ３の直列共振周波数をｆ３とする。
【００４５】
ｆ１＜ｆ３を設定し、ｆ１とｆ３の間の並列共振周波数を考えた場合、第１リアクタンス素子列Ｘ１のリアクタンスＸ１は誘導性（Ｌ性）であり、リアクタンスＸ１の符号は正である。なお、誘導性、容量性なる語は、共振回路の並列共振周波数近傍におけるリアクタンスの特性を意味する。
【００４６】
付加リアクタンス素子列Ｘ２は固定容量のキャパシタを有しており、容量を可変することにより、そのリアクタンスＸ２を変化させることができる。
【００４７】
基準リアクタンス素子列Ｘ３からなる系の直列共振周波数ｆ３は、キャパシタとコイルを用いた場合、その容量及びインダクタンスの積の平方根に反比例する。基準リアクタンス素子列Ｘ３のリアクタンスＸ３は、ｆ１＜ｆ３とすると、容量性（Ｃ性）であり、リアクタンスＸ３の符号は負である。すなわち、第１リアクタンス素子列Ｘ１と基準リアクタンス素子列Ｘ３のリアクタンスは逆性に設定される。換言すれば、リアクタンスＸ１とＸ３は、一方が容量性であって、他方が誘導性であればよい。
【００４８】
直列共振周波数ｆ１よりも直列共振周波数ｆ３が大きくなるように設定する場合（ｆ１＜ｆ３）、このとき、Ｌ１Ｃ１＞Ｌ３Ｃ３であるが（図１４（３）参照）、この場合、並列共振周波数近傍（ｆ−とする）におけるリアクタンスＸ１が誘導性、リアクタンスＸ３が容量性となる。
【００４９】
逆に、直列共振周波数ｆ１よりも直列共振周波数ｆ３が小さくなるように設定する場合（ｆ３＜ｆ１）、この場合、並列共振周波数近傍におけるリアクタンスＸ１が容量性、リアクタンスＸ３が誘導性となる。
【００５０】
バイアス回路を考えない場合、本構成の並列共振回路においては、並列共振周波数は、ｆ１＜ｆ３においては２つ、ｆ３＜ｆ１においても２つ存在することとなる。高い周波数の並列共振周波数をｆ＋、低い周波数の並列共振周波数をｆ−とする。ここで、例えば、ｆ１＜ｆ３の場合、並列共振周波数ｆ−を、直列共振周波数ｆ１，ｆ３に相対的に限りなく近づけることができれば、その周波数における共振回路のＱを高くすることができ、位相雑音を低減することができる。このような共振周波数は存在する。
【００５１】
ここでは、Ｑ＝｜Ｒｒ／Ｘ１｜より、低い方の並列共振周波数ｆ−を、直列共振周波数ｆ１に相対的に限りなく近づけるように、第１リアクタンス素子列Ｘ１の可変容量を調整することとする。可変容量調整によって、直列共振周波数ｆ１ばかりでなく、並列共振周波数ｆ−も移動するので、周波数移動は相対的なものである。目的の周波数はｆ１であるので、最終的には周波数ｆ１付近においてＱ値が高くなる。
【００５２】
図１５は周波数とリアクタンスの関係を示すグラフである。第１リアクタンス素子列Ｘ１の可変容量を調整することにより、直列共振周波数ｆ１を並列共振周波数ｆ−に近づけることができる。この場合、第１リアクタンス素子列Ｘ１の可変容量を調整することによって、並列共振周波数ｆ−も移動する。直列共振周波数ｆ１を直列共振周波数ｆ３に近づけていくと、結果的には直列共振周波数ｆ１とｆ３は並列共振周波数ｆ−に限りなく近くなる。なお、Ｑ値の増加によって位相雑音は低減する。
【００５３】
なお、直列共振周波数ｆ１はリアクタンスが零となる周波数であり、並列共振周波数ｆ−は並列接続されたリアクタンスの逆数の和が零となる周波数である。なお、Ｑ値は直列共振周波数ｆ１と並列共振周波数ｆ−との間隔が狭いほど高くなる。なお、Ｑ値とリアクタンスＸｉの関係式は図１４の（１）に示される。但し、ＸｉはＸ１〜Ｘ３のいずれか１つである。
【００５４】
ｆ１とｆ３を近づけた場合、Ｑ値が理論的には無限大へと発散する条件は以下の通りである。なお、ｆ１＜ｆ３とする。
▲１▼第１リアクタンス素子列Ｘ１のリアクタンスＸ１が誘導性（正）であること。▲２▼基準リアクタンス素子列Ｘ３のリアクタンスＸ３が容量性（負）であること。▲３▼上記可変容量の可動範囲は、第１リアクタンス素子列Ｘ１のリアクタンスＸ１の逆数（１／Ｘ１）と、基準リアクタンス素子列Ｘ３のリアクタンスＸ３の逆数（１／Ｘ３）との和が零となることができるように設定されていること。付加リアクタンス素子列Ｘ２を用いる場合には、リアクタンスＸ２の逆数（１／Ｘ２）を含めた和が零となるように設定されており（図１４の（２）参照）、並列共振周波数ｆ−は、ｆ１〜ｆ３まで可変する。
【００５５】
第１リアクタンス素子列Ｘ１及び基準リアクタンス素子列Ｘ３が直列共振周波数ｆ１、ｆ３を有し、リアクタンスＸ１とリアクタンスＸ３が逆性の場合、ｆ１とｆ３の間に並列共振周波数を有することが前提である。
【００５６】
なお、ｆ１＞ｆ３である場合、リアクタンスＸ１が容量性であって、リアクタンスＸ３が誘導性となる。
【００５７】
この場合、リアクタンスの値を適当に設定することによって、上述の周波数の近接を達成することができる。
【００５８】
詳説すれば、並列共振回路のＱ値はリアクタンスの逆数に比例し、共振回路側の等価並列抵抗Ｒｒに比例する。リアクタンスが零に近づくほどＱ値は高くなる。ｆ１＜ｆ３の場合、第１リアクタンス素子列Ｘ１のリアクタンスＸ１が正（誘導性）で、付加リアクタンス素子列Ｘ２のリアクタンスＸ２が負（容量性）で、且つ、基準リアクタンス素子列Ｘ３のリアクタンスＸ３が負（容量性）となる。すなわち、３つの並列ラインのリアクタンスが、それぞれＬ性、Ｃ性、Ｃ性の組み合わせの場合、ｆ１＜ｆ−＜ｆ３が存在し、上記条件を満たす上述の値が存在する。このようなパラメータは数値解析をすれば求めることができる。
【００５９】
また、ｆ３＜ｆ１の場合、第１リアクタンス素子列Ｘ１のリアクタンスＸ１が負（容量性）で、付加リアクタンス素子列Ｘ２のリアクタンスＸ２が負（容量性）で、且つ、基準リアクタンス素子列Ｘ３のリアクタンスＸ３が正（誘導性）となる。すなわち、３つの並列ラインのリアクタンスが、それぞれＣ性、Ｃ性、Ｌ性の組み合わせの場合、ｆ３＜ｆ−＜ｆ１が存在し、上記条件を満たす上述の値が存在する。
【００６０】
符号の異なるリアクタンス同士が一致しようとする場合には、これらの値が異なるという条件がある場合においても、残りの素子列のリアクタンスが解を与えることができるので、各リアクタンスＸ１、Ｘ２、Ｘ３の逆数の和は零とすることができる。
【００６１】
したがって、各素子列のリアクタンスＸ１、Ｘ３が零に近づく容量とインダクタンスの組み合わせは存在し、すなわち、Ｑ値はリアクタンスに反比例するのであるから、理論的にはＱ値を無限大とする容量とインダクタンスの組み合わせは存在することとなる。
【００６２】
これは目的の素子列の直列共振周波数に、並列共振回路Ｓの並列共振周波数を相対的に限りなく近づけることができる解が存在するということに他ならない。
【００６３】
一例としては、第１リアクタンス素子列Ｘ１の直列共振周波数ｆ１を目的の周波数とすると、ｆ１とｆ３を近づけることによって、結果的にｆ１とｆ−を近づけることができるので、この周波数における共振回路のＱ値を高くすることができる。逆に言えば、ｆ１とｆ−だけを近づけることはできず、ｆ１の移動にｆ３も同調してｆ−に近づく。
【００６４】
図２は図１に記載の共振回路の好適な例を示す回路図である。
【００６５】
第１リアクタンス素子列Ｘ１は直列接続されたコイルＬ１及び可変容量キャパシタＣ１を含んでなる。基準リアクタンス素子列Ｘ３は直列接続されたコイルＬ３及び可変容量キャパシタＣ３を含んでなる。付加リアクタンス素子列Ｘ２はキャパシタＣ２を含んでなる。
【００６６】
上述のように、誘導性の第１リアクタンス素子列Ｘ１は容量を変化させることで、リアクタンスＸ１及び直列共振周波数ｆ１を変化させることができたが、同様に、容量性の基準リアクタンス素子列Ｘ３も可変容量のキャパシタＣ３を含んでいる。キャパシタＣ３の容量を変化させることによって、直列共振周波数ｆ３を変化させることができる。広帯域でキャパシタＣ１の容量変動に伴う直列共振周波数ｆ１の変化に追従するように、キャパシタＣ３の容量変化させることにより、常に高いＱ値を得ることができる。
【００６７】
キャパシタＣ１の容量と、キャパシタＣ３の容量とを略等しくしたまま、これらの容量を変化させ、且つ、コイルＬ１のインダクタンスとコイルＬ３のインダクタンスとが一致しないように近接させる。この場合、直列共振周波数ｆ１，ｆ３の間隔は略固定したまま、並列共振周波数ｆ−を移動させることができるため、可変容量の全範囲でＱ値を高い値に保つことができる。
【００６８】
図３は図１に記載の共振回路の別の好適な例を示す回路図である。この回路では、図２に示した共振回路において、基準リアクタンス素子列Ｘ３に対して並列に接続され、抵抗、キャパシタ及びコイルを結線してなるバイアス回路Ｂを備えたものである。バイアス回路Ｂは、共振回路Ｓの両端子間に、すなわち、各素子列に対して並列に抵抗Ｒ０を挿入し、抵抗Ｒ０とグランド電位との間にキャパシタＣ０を挿入し、キャパシタＣ０に対して並列にコイルＬ０を接続したものである。
【００６９】
上述のように、上述の逆数和が零となる解を与える並列共振回路Ｓの並列共振周波数はｆ−とｆ＋の少なくとも２つある。バイアス回路ＢのキャパシタＣ０の容量Ｃ０及びコイルＬ０のインダクタンスＬ０は、並列共振周波数の一方（ｆ＋）におけるバイアス回路ＢのアドミッタンスのコンダクタンスＧ（ｆ＝ｆ＋）分が、並列共振周波数の他方（ｆ−）におけるバイアス回路ＢのアドミッタンスのコンダクタンスＧ（ｆ＝ｆ−）分に対して相対的に大きくなるように設定されている。
【００７０】
すなわち、特定の周波数における共振回路側のコンダクタンス分が大きい場合には、発振回路における負性が低下し、発振が生じにくくなる。また、特定の周波数における共振回路側のコンダクタンス分が小さい場合には、発振がしやすくなる。ここでは、Ｌ０、Ｃ０の値が、並列共振回路Ｓの目的となる並列共振周波数（ｆ−）に合わせて設定されているので、目的外の並列共振周波数（ｆ＋）において発振を抑制することができる。また、逆に言えば、このようなＬ０、Ｃ０の並列のバイアス回路Ｂを用いることにより、目的となる並列共振周波数（ｆ−）では、目的外の並列共振周波数（ｆ＋）よりも高いＱ値で共振を行うことができる。
【００７１】
なお、バイアス回路Ｂの有する並列共振周波数と、並列共振回路Ｓの目的とする並列共振周波数（ｆ−）とは略一致する。
【００７２】
すなわち、目的外の並列共振周波数での発振を防ぐことができる。バイアス回路Ｂのコンダクタンス分Ｇを構成するパラメータのうちの容量Ｃ０及びコイルＬ０を適切な値に設定すれば、共振周波数ｆ＋での発振を防ぎ、共振周波数ｆ−での共振を増加させることもできる。
【００７３】
また、第３素子列Ｘ３の直列共振周波数ｆ３を、Ｃ１が最小値の時の直列共振周波数ｆ１よりも大きく設定することによって、Ｃ１の最小値、すなわち、並列共振周波数範囲の高い方でＱ値が大きくなる。Ｃ１の値に追従して、Ｃ３も可変させることによって、広帯域で常にＱ値を高くすることができる。
【００７４】
図４は図１に記載の並列共振回路の別の好適な例を示す回路図である。この回路では、図３に示した並列共振回路Ｓにおいて、バイアス回路Ｂと基準リアクタンス素子列Ｘ３との間を接続する寄生コイルＬ５を備えている。バイアス回路Ｂと基準リアクタンス素子列Ｘ３とを接続すると、寄生コイルＬ５の挿入によっても、理論的にはＱ値を無限とすることができる。
【００７５】
すなわち、図４に示した並列共振回路Ｓの形成される基板（図示せず）と、この基板（例えば、ＩＣ）を収容するパッケージ（図示せず）を備え、寄生コイルＬ５は、基板及び前記パッケージのインダクタンスであることを特徴とする。すなわち、パッケージや基板による寄生コイルがある場合でも、これをＸ３とＸ１の間に挿入される形とすることによって、本回路はＱ値の低下を十分に抑制することができる。
【００７６】
図５は比較例に係る並列共振回路の回路図である。この回路の場合、コイルＬ５の有るなしに拘らず、Ｘ１が誘導性の場合、Ｑ＝ωＣ２Ｒｒ（ω；角周波数、Ｒｒ；共振回路側の等価並列抵抗）となり、Ｑ値は有限な値となる。
【００７７】
図６は図１に示した発振回路の好適な一例を示す回路図であり、図４に示した発振回路において、出力端子ＯＵＴから差動をとる構成とされたものである。このため、バイアス回路Ｂにおいて抵抗Ｒ０’が直列に付加されている。
【００７８】
ここで、負性抵抗回路Ｎの一例について例示しておく。負性抵抗回路Ｎは上述のトランジスタＱの電流経路とグランド電位との間に接続された所定素子列Ｘ４を備えている。このトランジスタＱは、バイポーラトランジスタであるため、ベースへの電流入力によって、エミッタとコレクタ間を流れる電流が変化する。トランジスタＱがＭＯＳＦＥＴ等の電界効果トランジスタである場合には、ゲートへの電圧入力によって、ソースとドレイン間を流れる電流が変化する。どちらも機能は同等であるので、ここでは、トランジスタＱは高周波特性に優れたバイポーラトランジスタであることとして説明する。このようなトランジスタとしては、ＧＨｚ帯では化合物半導体を用いたものを用いることもできる。
【００７９】
基準リアクタンス素子列Ｘ３は直列接続されたコイルＬ３及びキャパシタＣ３を含んでいるが、同様に、所定素子列Ｘ４も直列接続されたコイルＬ４及びキャパシタＣ４を含んでいる。負性抵抗回路Ｎは、入力電圧に逆比例して電流を供給する回路であり、図示の如く、例えば、エミッタ接地のバイポーラトランジスタＱから構成することができる。
【００８０】
この発振回路は差動構成を採用する。トランジスタのベースと共振回路の両端子間にキャパシタＣが挿入されており、直流電圧のベースへの入力が抑制されている。差動構成を採用することにより、同相のノイズを除去することができる。また、トランジスタＱのベースには直流バイアス電圧ＶＢ、ＶＢ’が入力される。なお、差動回路を用いない場合でも、本発明の効果は十分得られる。
【００８１】
所定素子列Ｘ４の直列接続されたコイルＬ４及びキャパシタＣ４からなる系の直列共振周波数ｆ４は、理想的には発振周波数ｆ−の値に設定することが好ましいが、ｆ＋の発振を防ぐ目的で、ｆ−の値からずらすように設定すれば、相対的にｆ＋の負性を無くすことができる。
【００８２】
すなわち、この発振回路では、負性抵抗回路ＮはバイポーラトランジスタＱを有し、バイポーラトランジスタＱのエミッタ抵抗に対して並列に所定素子列Ｘ４が接続されており、所定素子列Ｘ４は直列接続されたコイルＬ４及びキャパシタＣ４を含み、所定素子列Ｘ４の直列接続されたコイルＬ４及びキャパシタＣ４からなる系の直列共振周波数ｆ４は、並列共振回路Ｓの並列共振周波数ｆ−からずらして設定される。
【００８３】
なお、ｆ１＞ｆ３の場合、第１リアクタンス素子列Ｘ１のリアクタンスは共振周波数ｆ−の近傍において容量性であり、基準リアクタンス素子列Ｘ３は誘導性である。
【００８４】
また、ｆ１＜ｆ３の場合、第１のリアクタンス素子列Ｘ１が誘導性であり、基準リアクタンス素子列Ｘ３が容量性である。なお、ｆ４とｆ−は本来一致させることで、負性を大きくすることができる。
【００８５】
トランジスタＱは並列共振回路Ｓに負性を与えるための素子であり、ベースへの電流入力やゲートへの電圧入力によって、トランジスタＱを流れる電流が変化する。これに接続された所定素子列Ｘ４は負性抵抗回路Ｎの直列共振周波数ｆ４を決定するが、この直列共振周波数ｆ４は原則的には並列共振回路Ｓの並列共振周波数ｆ−に一致する。上述のように、並列共振回路Ｓにおける一方の並列共振周波数成分ｆ＋を抑制するため、本例では、負性抵抗回路Ｎの直列共振周波数ｆ４と、並列共振回路Ｓの並列共振周波数ｆ−をずらしてある。
【００８６】
負性抵抗回路Ｎ側の直列共振周波数ｆ４は、本来、並列共振回路Ｓにおける他方の並列共振周波数ｆ−に一致することが好ましいが、この場合には、並列共振回路Ｓにおける一方の並列共振周波数ｆ＋における負性を抑制することができない。ここでは、所定素子列Ｘ４の直列共振周波数から決定される負性抵抗回路Ｎの直列共振周波数ｆ４を、並列共振回路Ｓにおける他方の並列共振周波数ｆ−からずらしているので、並列共振回路Ｓにおける一方の並列共振周波数ｆ＋における負性を無くすことができる。
【００８７】
目的とする並列共振周波数、すなわち、発振周波数が、基準リアクタンス素子列Ｘ３及び第１リアクタンス素子列Ｘ１の直列共振周波数ｆ３，ｆ１に近づくにつれ、並列共振回路Ｓのアドミッタンスのコンダクタンス分は大きくなり、負性がなくなる。
【００８８】
基準リアクタンス素子列Ｘ３及び第１リアクタンス素子列Ｘ１に直列に接続された寄生抵抗を考える場合、発振周波数が基準リアクタンス素子列Ｘ３及び第１リアクタンス素子列Ｘ１の直列共振周波数ｆ３，ｆ１に近づくと、並列共振回路Ｓのコンダクタンスが大きくなり、発振しにくくなる。発振周波数において、所定素子列Ｘ４のリアクタンスＸ４が零となるように、所定素子列Ｘ４を構成するコイルＬ４のインダクタンス及びキャパシタＣ４の容量を設定することで、この問題は解決することができ、負性を大きくすることができる。
【００８９】
所定素子列Ｘ４の直列共振周波数ｆ４と並列共振周波数ｆ−は一致することが本来望ましいが、並列共振回路Ｓにおける一方の並列共振周波数ｆ＋における負性をなくすため、所定素子列Ｘ４における直列共振周波数ｆ４を、発振周波数と一致させず、並列共振周波数ｆ＋での発振回路の全コンダクタンスを正とすれば、並列共振周波数ｆ＋における発振が抑制される。なお、目的とする並列共振周波数ｆ−における発振回路の全コンダクタンスは負に設定される。
【００９０】
図６に示した回路において、ｆ１＞ｆ３、ｆ１＜ｆ３のどちらの場合でも同様の効果が得られる。
【００９１】
この場合においても、直列共振周波数ｆ４を、直列共振周波数ｆ３や直列共振周波数ｆ１からずらして設定することができるのは言うまでもなく、上記と同様の効果が得られる。
【００９２】
上述の発振回路では、目的外の共振周波数ｆ＋における発振回路の全コンダクタンスが正となるように、所定素子列Ｘ４のコイルＬ４及びキャパシタＣ４の値が設定される。この場合、ｆ＋における負性が、ｆ−に比して相対的に抑制される。
【００９３】
具体的な一例としては、以下の通りである。
ｆ−＝２．８４ＧＨｚ
ｆ＋＝４．３４ＧＨｚ
ｆ＋における全コンダクタンス＝１３．２４ｍＳ（Ｓ＝１／Ω）
ｆ−における全コンダクタンス＝−１４．９２ｍＳ（Ｓ＝１／Ω）
Ｌ４＝４ｎＨ
Ｃ４＝０．６ｐＦ
ｆ４＝３．２４ＧＨｚ
【００９４】
負性抵抗回路Ｎにおいて当該設定を行った場合、基準リアクタンス素子列Ｘ３，第１リアクタンス素子列Ｘ１において発振周波数がｆ３，ｆ１に近づくにつれ、並列共振回路のアドミッタンスのコンダクタンス分が大きくなった時でも、負性を大きくできる。したがって、共振の減衰に対してエネルギーが十分に補充されることとなり、発振しやすくなる。
【００９５】
また、並列共振回路Ｓは、第１リアクタンス素子列Ｘ１又は基準リアクタンス素子列Ｘ３に含まれるキャパシタＣ１，Ｃ３に対して並列に接続されたコイルを備えることとしてもよい。この場合、このコイルとキャパシタＣ１，Ｃ３によって、それぞれの直列共振周波数ｆ１，ｆ３におけるコンダクタンスが小さくなるため、Ｑ値を高くすることができる。
【００９６】
なお、この時、第１リアクタンス素子列Ｘ１及び基準リアクタンス素子列Ｘ３の各リアクタンス素子列においては直列共振周波数が２つ生じるが、第１リアクタンス素子列Ｘ１と基準リアクタンス素子列Ｘ３のリアクタンスが目的とする並列共振周波数近傍において、逆性（一方が誘導性、他方が容量性）となる構成とすれば、同様の効果が得られる。
【００９７】
なお、寄生抵抗の低減によりＱ値を高くするため、上述のコイルとして積層チップインダクタを用いてもよい。積層チップインダクタとして、スパイラル状の内部導体を素子に形成し、その両端に端子電極を設けたものを用いることもでききる。この場合、寄生抵抗が極小化し、低損失・ハイＱ特性を実現することができる。上述の発振回路は、携帯電話等におけるギカヘルツ帯の信号処理回路に用いることができる。
【００９８】
図７は図６の共振回路（本発明）に係るデータのシミュレーション結果を示すグラフである。
【００９９】
図７（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。
【０１００】
第１リアクタンス素子列Ｘ１の直列共振周波数ｆ１は２．６３ＧＨｚ（Ｃ１＝０．６５ｐＦ）であり、基準リアクタンス素子列Ｘ３の直列共振周波数ｆ３は３．７５ＧＨｚであり、所定素子列Ｘ４の直列共振周波数ｆ４は２．６５ＧＨｚに設定されている。なお、ｆ１＜ｆ３である。この共振回路の共振周波数は２．８４ＧＨｚと、４．３４ＧＨｚである。
【０１０１】
ピークＡは、Ｘ１が誘導性（Ｌ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が容量性（Ｃ性）、Ｘ４が容量性（Ｃ性）の場合である。
【０１０２】
ピークＢは、Ｘ１が誘導性（Ｌ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が誘導性（Ｌ性）、Ｘ４が容量性（Ｃ性）の場合である。
【０１０３】
ピークＣは、Ｘ１が容量性（Ｃ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が容量性（Ｃ性）、Ｘ４が誘導性（Ｌ性）の場合である。
【０１０４】
図７（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。この値が正となると負性が無くなり発振しなくなる。なお、一番低い共振周波数をｆ’とする。本発明では、共振周波数ｆ−の他にｆ’とｆ＋が存在するため、この点の負性は正とする必要がある。この工夫がバイアス回路Ｂと負性抵抗回路Ｎ側にあり、周波数ｆ−での負性は十分に確保できる。ｆ’とｆ＋では正である。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【０１０５】
図７（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−１００ｄＢｃ／Ｈｚである。
【０１０６】
図８は図６の共振回路（本発明）に係るデータのシミュレーション結果を示すグラフである。
【０１０７】
図８（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。
【０１０８】
第１リアクタンス素子列Ｘ１の直列共振周波数ｆ１は２．０３ＧＨｚ（Ｃ１＝６ｐＦ）であり、基準リアクタンス素子列Ｘ３の直列共振周波数ｆ３は３．７５ＧＨｚであり、所定素子列Ｘ４の直列共振周波数ｆ４は２．６５ＧＨｚに設定されている。なお、ｆ１＜ｆ３である。この共振回路の共振周波数は２．４７ＧＨｚと、４．３４ＧＨｚである。
【０１０９】
ピークＡは、Ｘ１が誘導性（Ｌ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が容量性（Ｃ性）、Ｘ４が誘導性（Ｌ性）の場合である。
【０１１０】
ピークＢは、Ｘ１が誘導性（Ｌ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が誘導性（Ｌ性）、Ｘ４が容量性（Ｃ性）の場合である。
【０１１１】
ピークＣは、Ｘ１が容量性（Ｃ性）、Ｘ２が容量性（Ｃ性）、Ｘ３が容量性（Ｃ性）、Ｘ４が誘導性（Ｌ性）である。
【０１１２】
図８（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【０１１３】
図８（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−９５ｄＢｃ／Ｈｚである。
【０１１４】
図９は、図６の共振回路において、バイアス回路Ｂを用いず、比較例のバイアス回路を用いた場合のデータのシミュレーション結果を示すグラフである。
【０１１５】
図９（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。Ｃ１＝０．６５ｐＦである。この共振回路でも、３つのピークが現れている。
【０１１６】
図９（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。また、本例に示す回路よりも、図７（ｂ）に示した回路の方が負性が大きい。
【０１１７】
図９（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−９５ｄＢｃ／Ｈｚである。
【０１１８】
図１０は、図６の共振回路において、バイアス回路Ｂを用いない場合のデータのシミュレーション結果を示すグラフである。
【０１１９】
図１０（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。Ｃ１＝６ｐＦである。この共振回路でも、３つのピークが現れている。
【０１２０】
図１０（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【０１２１】
図１０（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−８６ｄＢｃ／Ｈｚである。
【０１２２】
図１１は図５の共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【０１２３】
図１１（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。Ｃ１＝０．６５ｐＦである。この共振回路では２つのピークが現れている。
【０１２４】
図１１（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。負性の値は小さくなっている。
【０１２５】
図１１（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−８６ｄＢｃ／Ｈｚである。
【０１２６】
図１２は図５の共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【０１２７】
図１２（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。Ｃ１＝６ｐＦである。この共振回路では２つのピークが現れている。
【０１２８】
図１２（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。負性の値は小さくなっている。
【０１２９】
図１２（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−８４ｄＢｃ／Ｈｚである。
【０１３０】
図１３は図５の共振回路にバイアス回路Ｂを設けた共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【０１３１】
図１３（ａ）は周波数とインビーダンス（｜Ｚ｜：Ω）の関係を示すグラフである。Ｃ１＝０．６５ｐＦ、Ｌ０＝３．３ｎＨ、ｆ０＝２．７７ＧＨｚ、Ｃ０＝０．５ｐＦである。この共振回路では２つのピークが現れている。
【０１３２】
図１３（ｂ）は、アドミッタンスの全コンダクタンス分（実数部分）と周波数の関係を示すグラフである。
【０１３３】
図１３（ｃ）は周波数と位相雑音の関係を示すグラフである。１０ｋＨｚでは、位相雑音は−９０ｄＢｃ／Ｈｚである。
【０１３４】
【発明の効果】
以上、説明したように、本発明の発振回路によれば、位相雑音を低減することができる。
【図面の簡単な説明】
【図１】実施の形態に係る発振回路の回路図である。
【図２】図１に記載の共振回路の好適な例を示す回路図である。
【図３】図１に記載の共振回路の別の好適な例を示す回路図である。
【図４】図１に記載の並列共振回路の別の好適な例を示す回路図である。
【図５】比較例に係る並列共振回路の回路図である。
【図６】図１に示した発振回路の好適な一例を示す回路図である。
【図７】図６の共振回路（本発明）に係るデータのシミュレーション結果を示すグラフである。
【図８】図６の共振回路（本発明）に係るデータのシミュレーション結果を示すグラフである。
【図９】図６の共振回路において、バイアス回路Ｂを用いない場合のデータのシミュレーション結果を示すグラフである。
【図１０】図６の共振回路において、バイアス回路Ｂを用いない場合のデータのシミュレーション結果を示すグラフである。
【図１１】
図５の共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【図１２】図５の共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【図１３】図５の共振回路にバイアス回路Ｂを設けた共振回路（比較例）に係るデータのシミュレーション結果を示すグラフである。
【図１４】数式を示す表である。
【図１５】周波数とリアクタンスの関係を示すグラフである。
【符号の説明】
Ｓ…並列共振回路、Ｘ１…第１リアクタンス素子列、Ｘ２…付加リアクタンス素子列、Ｘ３…基準リアクタンス素子列。
【出願人】 【識別番号】０００００３０６７
【氏名又は名称】ＴＤＫ株式会社
【住所又は居所】東京都中央区日本橋１丁目１３番１号
【出願日】 平成１４年６月２０日（２００２．６．２０）
【代理人】 【識別番号】１０００８８１５５
【弁理士】
【氏名又は名称】長谷川　芳樹

【識別番号】１０００９２６５７
【弁理士】
【氏名又は名称】寺崎　史朗

【識別番号】１００１０８２１３
【弁理士】
【氏名又は名称】阿部　豊隆
【公開番号】 特開２００４−２３７６２（Ｐ２００４−２３７６２Ａ）
【公開日】 平成１６年１月２２日（２００４．１．２２）
【出願番号】 特願２００２−１８０３２８（Ｐ２００２−１８０３２８）