| 【発明の名称】 |
チップインダクタ及びその製造方法 |
| 【発明者】 |
【氏名】戸波 與之
【住所又は居所】京都府長岡京市天神二丁目２６番１０号 株式会社村田製作所内
|
| 【要約】 |
【課題】積層数を増大させた場合であっても、基板の反りが生じ難く、コイル導体や層間絶縁層の剥離や基板の割れが生じ難く、生産工程を簡略化することができ、かつ製造コストを低減し得るチップインダクタを提供する。
【解決手段】基板２の第１，第２の主面に２ａ，２ｂのそれぞれにおいて、ビアホール電極が形成された層間絶縁層１３，１４を介してコイル導体１１，１２，１５、１６が電気的に接続されている第１，第２のコイル部３，４が構成されている、チップインダクタ１。 |
【特許請求の範囲】
【請求項１】 第１，第２の主面、第１，第２の端面及び第１，第２の側面を有する基板と、前記基板の前記第１，第２の両主面上において、層間絶縁層と複数のコイル導体が交互に積層され、層間絶縁層に形成されたビアホール電極を介して前記複数のコイル導体が電気的に接続された第１，第２のコイル部とを備える、チップインダクタ。
【請求項２】 前記基板の第１，第２の端面及び第１，第２の側面のいずれかに設けられた接続電極をさらに備え、前記第１，第２のコイル部が該接続電極により電気的に接続されていることを特徴とする、請求項１に記載のチップインダクタ。
【請求項３】 前記基板に設けられたビアホール電極を接続電極としてさらに備え、前記第１，第２のコイル部が、該ビアホール電極により電気的に接続されていることを特徴とする、請求項１に記載のチップインダクタ。
【請求項４】 第１，第２の主面、第１，第２の端面及び第１，第２の側面を有する基板を用意する工程と、前記基板の前記第１，第２の両主面上において、層間絶縁層と複数のコイル導体が交互に積層され、層間絶縁層に形成されたビアホール電極を介して前記複数のコイル導体が電気的に接続された第１，第２のコイル部を形成する工程とを備える、チップインダクタの製造方法。
【請求項５】 前記第１，第２のコイル部を形成する工程が同時に行なわれることを特徴とする、請求項４に記載のチップインダクタの製造方法。
【請求項６】 前記層間絶縁層及びコイル導体の形成がフォトリソグラフィーにより行なわれることを特徴とする、請求項４または請求項５に記載のチップインダクタの製造方法。
【請求項７】 前記層間絶縁層を構成する絶縁性材料が感光性ガラスからなることを特徴とする、請求項６に記載のチップインダクタの製造方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、表面実装型のチップインダクタ及びその製造方法に関し、より詳細には、複数のコイル導体が層間絶縁層を介して積層された構造を有するチップインダクタ及びその製造方法に関する。
【０００２】
【従来の技術】従来、例えば、特開２０００−４０６３３号公報には、表面実装型のチップインダクタの製造方法が開示されている。図１２〜図１７を参照して、従来のこの種のチップインダクタの製造方法を説明する。
【０００３】図１２は、従来のチップインダクタを示す斜視図であり、チップインダクタ１０１は、基板１０２上にコイル部１０３を形成した構造を有する。なお、１０４，１０５は端子電極を示す。図１３は、端子電極１０４，１０５を取り除いた状態を示す斜視図であり、コイル部１０３の一方端面に、コイル端部１０６が引き出されている。
【０００４】なお、コイルの他方端部は、コイル部１０３の図示されていない側の端面に引き出されており、前述した端子電極１０５（図１２）に電気的に接続されている。
【０００５】上記コイル部１０３は、図１４〜図１７に示す工程を経て製造されていた。すなわち、図１４（ａ）及び（ｂ）に示すように基板１０２上に、感光性導電ペーストを塗布し、フォトリソグラフィー技術によりパターニングし、さらに焼成することにより、スパイラル状のコイル導体１１１が形成される。
【０００６】次に、感光性ガラスペーストを塗布し、フォトリソグラフィー技術によりパターニングし、さらに焼成することにより、図１５（ａ）及び（ｂ）に示されている層間絶縁層１１２が形成される。層間絶縁層１１２では、貫通孔１１２ａが形成されている。
【０００７】次に、図１６（ａ）及び（ｂ）に示すように、上記層間絶縁層１１２上に、再度感光性導電ペーストの塗布、パターニング及び焼成により、コイル導体１１３が形成される。この導電ペーストの塗布、パターニング及び焼成により、図１５に示した貫通孔１１２ａ内にも導電ペーストが入り込み、ビアホール電極１１４が形成される。ビアホール電極１１４により、コイル導体１１１とコイル導体１１３とが電気的に接続される。
【０００８】しかる後、層間絶縁層及びコイル導体の形成を繰り返すことにより、図１７に示すコイル部１０３が構成される。しかる後、端子電極１０４，１０５を両端面に形成することにより、チップインダクタ１０１が得られる。
【０００９】なお、層間絶縁層の形成に際しては、感光性ガラスペーストの他、感光性ポリイミドなどの合成樹脂を塗布し、パターニングした後、加熱により硬化させる方法も用いられている。
【００１０】
【発明が解決しようとする課題】この種のインダクタにおいて大きなインダクタンスを得るには、コイル部１０３におけるコイル巻回数を増加させる必要がある。しかしながら、コイル導体の微細化には限界があった。また、コイル導体が細くなりすぎると、直列抵抗が増加し、Ｑが劣化する。従って、従来、上記のように複数のコイル導体を層間絶縁層を介して積層する方法が採用されている。
【００１１】ところが、大きなインダクタンス値を得るには、上記コイル導体を層間絶縁層を介して多数、例えば３層以上積層しなければならない。コイル導体の積層数が増加すると、コイル導体や層間絶縁層の形成に際しての膜応力によって基板１０１に反りが生じがちであった。
【００１２】他方、この種のチップインダクタの製造に際しては、従来、マザー基板上において多数のコイル部が同時に形成される。従って、上記のような反りが生じると、マザー基板上において、フォトリソグラフィーなどの技術を用いてコイル導体やビアホール電極を有する層間絶縁層を正確に形成することができなくなる。また、はなはだしき場合には、膜応力により、コイル導体や層間絶縁層の剥離が生じたり、基板１０１に割れが生じたりすることもあった。
【００１３】さらに、積層数が増加すると、工程数が増加するため、歩留りが低下しがちであった。また、工程数の増加により、チップインダクタのコストが高くつくという問題もあった。特に、上述した導電ペーストやガラスペーストなどの厚膜ペーストの焼成及び合成樹脂の熱硬化には長時間を必要とするため、積層数が増加するにつれて、コストが非常に高くつかざるを得なかった。
【００１４】本発明の目的は、上述した従来技術の欠点を解消し、高インダクタンス値を得るために積層数を増加させた場合であっても、膜応力による基板の反りの発生を抑制することができ、生産性に優れ、かつ安価に提供し得るチップインダクタ及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明に係るチップインダクタは、第１，第２の主面、第１，第２の端面及び第１，第２の側面を有する基板と、前記基板の前記第１，第２の両主面上において、層間絶縁層と複数のコイル導体が交互に積層され、層間絶縁層に形成されたビアホール電極を介して前記複数のコイル導体が電気的に接続された第１，第２のコイル部とを備える。
【００１６】すなわち、本発明に係るチップインダクタは、１つのチップインダクタ内に独立した第１，第２の２つのコイル部が設けられているインダクタアレイである。本発明においては、第１，第２のコイル部を電気的に接続するための接続電極がさらに備えられてもよい。接続電極の形態は、特に限定されず、基板の第１，第２の端面及び第１，第２の側面のいずれかに設けられた接続電極であってもよく、あるいは基板の第１，第２の主面を貫通するビアホール電極であってもよい。
【００１７】本発明のチップインダクタの製造方法は、第１，第２の主面、第１，第２の端面及び第１，第２の側面を有する基板を用意する工程と、前記基板の前記第１，第２の両主面上において、層間絶縁層と複数のコイル導体が交互に積層され、層間絶縁層に形成されたビアホール電極を介して前記複数のコイル導体が電気的に接続された第１，第２のコイル部を形成する工程とを備える。
【００１８】本発明に係る製造方法の特定の局面では、第１，第２のコイル部を形成する対応の工程が同時に行なわれ、それによって、基板の第１，第２の主面に加わる応力が相殺されて基板の反りの発生が抑制され、かつチップインダクタの製造工程の生産性が高められる。
【００１９】本発明の別の特定の局面では、上記層間絶縁層及びコイル導体の形成がフォトリソグラフィーにより行なわれ、それによってコイル導体及び層間絶縁層が高精度に形成され得る。
【００２０】本発明のさらに他の特定の局面では、層間絶縁層を構成する絶縁性材料が感光性ガラスからなる。感光性ガラスを形成する場合の焼成温度は、感光性樹脂を形成する場合の温度に比べて高いため、基板に加わる応力が大きくなるが、本発明に係る製造方法では、上述したように基板の第１，第２の主面に加わる応力が相殺されるので、感光性ガラスを用いた場合でも生産性を高めることができる。
【００２１】
【発明の実施の形態】以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明をより詳細に説明する。
【００２２】図１は、本発明の一実施形態に係るチップインダクタの外観を示す斜視図である。チップインダクタ１は、基板２と、基板２の上面２ａ及び下面２ｂ上に構成された第１，第２のコイル部３，４とを有する。第１，第２のコイル部３，４は、後述するように、層間絶縁層を介して複数のコイル導体を積層した構造を有する。
【００２３】基板２としては、誘電体セラミック、磁性体セラミック、ガラス、アルミナなどの適宜の絶縁性材料からなる基板を用いることができる。また、基板２の側面２ｃ上には、接続導体としての接続電極５が形成されている。接続電極５は、第１，第２のコイル部３，４を電気的に接続するために設けられている。
【００２４】また、基板２の一対の端面２ｅ，２ｆには、それぞれ、端子電極６，７が形成されている。なお、図２は、図１のチップインダクタにおいて上記端子電極６，７及び接続電極５を除去した状態を示す斜視図である。
【００２５】上記チップインダクタ１の構造を、チップインダクタ１の製造方法を説明することにより明らかにする。チップインダクタ１の製造に際しては、まず、基板２を有する。次に、基板２の第１の主面としての上面２ａに、感光性導電ペーストとして感光性Ａｇペーストを全面に印刷する。しかる後、露光・現像を行なうことにより、上記Ａｇペースト層をスパイラル状の形状を有するようにパターニングする。このようにして図３（ａ），（ｂ）に示すように、基板２の上面２ａ上に、パターニングされたＡｇペースト層１１Ａが形成される。
【００２６】次に、上記と同様にして、基板２の第２の主面としての下面２ｂにも、Ａｇペースト層を全面に印刷し、露光・現像することにより、スパイラル状のＡｇペースト層１２Ａを形成する（図４（ａ），（ｂ））。
【００２７】なお、Ａｇペースト層１２Ａは、Ａｇペースト層１１Ａと同じ工程で形成されてもよい。もっとも、基板２の両面において同時にＡｇペースト層のパターニングをフォトリソグラフィー技術を用いて行なう場合には、基板２として透明性を有しない材料を用いることが必要である。
【００２８】次に、上記のようにして形成されたＡｇペースト層１１Ａ，１２Ａを同時に焼成する。これによって、スパイラル状のコイル導体１１，１２が形成される（図５（ｂ）参照）。
【００２９】しかる後、基板２の上面２ａにおいて、感光性導電ペーストとして感光性ガラスペーストを印刷により全面に付与し、露光・現像を行なう。この露光・現像により、図５（ａ）に示す貫通孔１３ａを有するガラスペースト層１３Ａが形成される。
【００３０】次に、図６（ａ），（ｂ）に示すように、基板２の下面２ａ側においても、同様にして、貫通孔１４ａを有する感光性ガラスペースト層１４Ａを形成する。これらの感光性ガラスペースト層１３Ａ，１４Ａの形成は同時に行なわれてもよい。
【００３１】次に、感光性ガラスペースト層１３Ａ，１４Ａを同時に焼成し、図７（ｂ）に断面図で示されている層間絶縁層１３，１４が形成される。次に、上記層間絶縁層１３上に、図７（ａ），（ｂ）に示すように、感光性Ａｇペーストを全面に塗布し、露光・現像することにより、パターニングし、感光性Ａｇペースト層１５Ａを形成する。この場合、貫通孔１３ａにもＡｇペーストが入り込むことになる。従って、焼成後には、貫通孔１３ａ内に入り込んだＡｇペーストが焼き付けられてビアホール電極が形成される。
【００３２】基板２の下面側においても、同様にして、層間絶縁層１４上において、スパイラル状の感光性Ａｇペースト層が形成される。しかる後、スパイラル状の感光性Ａｇペースト層１５Ａ及び下面に形成されたスパイラル状の感光性Ａｇペースト層を同時に焼成する。その結果、図８に示すように、ビアホール電極１７，１８と、ビアホール電極１７，１８によりコイル導体１１，１２に接続されたコイル導体１５，１６とが形成される。
【００３３】次に、図９（ａ）に示すように、コイル導体１５を覆うようにガラスペースト層１９Ａを印刷し、しかる後基板２の下面側においても全面にガラスペーストを印刷する。そして、両面に印刷されたガラスペーストを同時に焼成することにより、図１０に示すように絶縁層１９，２０が形成される。このようにして、層間絶縁層１３，１４を介してコイル導体１１，１５及び１２，１６が積層されている、第１，第２のコイル部３，４が基板２の上下に積層される。
【００３４】なお、本実施形態では、層間絶縁層の上下にコイル導体が積層されていたが、２以上の層間絶縁層を配置し、各層間絶縁層の上下にコイル導体を配置することにより、より多くのコイル導体が積層されたコイル部３，４が構成されてもよい。また、上下のコイル導体間に介在される層間絶縁層は複数層であってもよい。
【００３５】また、第１，第２のコイル部３，４のコイル導体の積層数は同一であってもよく、異なっていてもよい。好ましくは、コイル部３，４のコイル導体の積層数は同一とされる。コイル導体の積層数が同一の場合には、基板の両主面に加わる応力をバランスさせることができ、基板の反りを効果的に抑制することができ、かつ基板の上下の方向性を低めることができる。
【００３６】コイル部３，４におけるコイル導体の積層数は、特に限定されないが、それぞれ、２〜４層が好ましい。上記のようにして、図２に示すように、基板２の両面に第１，第２のコイル部３，４が積層された構造が得られる。
【００３７】図２から明らかなように、第１のコイル部３内の上方のコイル導体の端部と、第２のコイル４内の下方のコイル導体の端部とがチップインダクタの一対の端面に露出している。この第１，第２のコイル部３，４の端部を電気的に接続するために、基板２の側面に上述した接続電極５が形成される。接続電極５の形成は、Ａｇペーストなどの導電ペーストの塗布・焼き付け、あるいはメッキもしくはスパッタリングなどの適宜の方法により行なわれ得る。
【００３８】他方、基板２の端面２ｅ、２ｆには、接続電極５と同様にして、前述した端子電極６，７が形成される。端子電極６は、コイル部３の端部としてのコイル導体１５の端部１５ａに接続され、端子電極７はコイル部４の端部としてのコイル導体１６の端部１６ａに接続される。従って、端子電極６，７間に、第１，第２のコイル部３，４部が直列に接続される。
【００３９】また、本実施形態では、各コイル導体１１，１２，１５，１６の巻回部は、チップインダクタ１の中心を通り、基板２の主面２ａ，２ｂに直交する面（図１，図２のＡ−Ａ線に沿う面）を介して対称となる形状を有する。なお、上記実施形態では、上下の第１，第２のコイル部３，４を電気的に接続するために接続電極５が基板２の側面２ｃに形成されていたが、接続電極５は、基板の他方の側面に形成されていてもよく、あるいは端面２ｅ，２ｆにおいて端子電極の形状を端面の全領域を覆うように形成しない場合には、接続電極５は端面に形成されていてもよい。
【００４０】また、接続電極５に代えて、基板２内に、コイル部３，４を電気的に接続するためのスルーホール電極を形成してもよい。すなわち、図１０に想像線で示すようにコイル部３，４間を電気的に接続するスルーホール電極２１を基板２内に形成してよい。
【００４１】なお、上記実施形態では、コイル導体及び層間絶縁層を形成するのに、感光性導電ペーストや感光性絶縁ペーストなどの厚膜ペーストを用い、フォトリソグラフィー技術によりパターニングが行なわれたが、導電ペーストや絶縁ペーストの印刷に際してパターニングを行なってもよい。すなわち、コイル導体や貫通孔を有する層間絶縁層の形状に応じたパターンとなるように導電ペーストや絶縁ペーストを印刷してもよい。
【００４２】また、コイル導体の形成は、蒸着やスパッタリングなどにより行なわれてもよい。同様に、層間絶縁層は、感光性ガラスペーストの焼成に限らず、感光性ポリイミドなどの樹脂を塗布し、パターニングし、熱硬化することにより形成されてもよい。なお、樹脂の熱硬化により層間絶縁層を形成する場合には、上記実施形態と同様に、基板２の上面及び下面において対応する層間絶縁層の形成に際し、熱硬化を同時に行なうことが望ましい。
【００４３】本実施形態のチップインダクタでは、基板２の上面２ａ及び下面２ｂの双方において、コイル導体及び層間絶縁層が積層されて、第１，第２のコイル部３，４が構成される。従って、基板２の上面２ａ及び下面２ｂにおいて、焼成や熱硬化に起因する膜応力が相殺される。よって、基板２の反りを抑制することができる。
【００４４】また、第１，第２のコイル部３，４における対応するコイル導体及び層間絶縁層の形成に際し、焼成もしくは熱硬化を同時に行なうことができるので、工程数を大幅に低減することができる。
【００４５】また、第１，第２のコイル部は、端子電極６，７間で並列に接続されていてもよい。第１，第２のコイル部３，４が接続電極を用いることなく並列に接続されている場合には、コイルの直流抵抗を低減することができ、望ましい。
【００４６】なお、上記実施形態では、接続電極５により、第１，第２のコイル部３，４が電気的に接続されていたが、本発明においては、接続電極５のような接続導体を設けずに、基板２の上下にそれぞれ独立したコイルを形成してもよい。図１１は、このように、基板２の上下に独立したコイルが構成されたインダクタンスアレイを示す斜視図である。
【００４７】図１１に示すチップインダクタ３１では、基板２の上下に第１，第２のコイル部３Ａ，４Ａが、第１の実施形態と同様にして構成されている。異なるところは、接続電極５に代えて、端子電極５Ａ，５Ｂが側面に形成されていることにある。端子電極５Ａは、第１のコイル部３Ａの一端に、端子電極５Ｂは第２のコイル部４の一端に接続されている。従って、端子電極５Ａと端子電極６との間で１つのコイル部品が構成され、端子電極５Ｂと端子電極７との間で他の１つのコイル部品が構成されることになる。
【００４８】なお、端子電極５Ａ，５Ｂは、同一側面に形成される必要はなく、異なる側面に分けて形成されてもよい。
【００４９】
【発明の効果】本発明に係るチップインダクタでは、基板の第１，第２の主面のそれぞれにおいて、層間絶縁層に形成されたビアホール電極を介して電気的に接続された複数のコイル導体を有する第１，第２のコイル部がそれぞれ形成されているので、第１，第２のコイル部の製造に際しての焼成工程や熱硬化工程を同時に行なうことにより、基板の反りを抑制することができる。従って、マザーのウエハーから多数のチップインダクタを安定にかつ高精度に得ることができ、チップインダクタの生産性を高めることができる。また、基板の反りが抑制されるので、コイル導体や層間絶縁層などの剥離や基板の割れなども生じ難い。
【００５０】加えて、積層数を増加させた場合であっても、第１，第２のコイル部を構成するための焼成や熱硬化工程を同時に行なうことにより、工程数の削減及び歩留りの低下を果たすことがでる。従って、チップインダクタの量産性を高めることができるとともに、チップインダクタのコストを低減することが可能となる。
【００５１】本発明に係るチップインダクタにおいて、第１，第２のコイル部を電気的に接続するように基板に接続電極が設けられており、接続電極が、基板の第１，第２の端面及び第１，第２の側面のいずれかに設けられている場合には、第１，第２のコイル部を電気的に接続するための接続導体を蒸着、メッキもしくはスパッタリングなどの適宜の方法により容易に形成することができる。
【００５２】接続電極が第１，第２の主面を貫通するビアホール電極により構成されている場合には、基板を用意した段階で接続電極が構成されているので、製造工程の簡略化を図ることができる。
【００５３】本発明に係る製造方法によれば、第１，第２の主面のそれぞれにおいて、層間絶縁層と層間絶縁層を介して積層された複数のコイル導体とを形成することにより、第１，第２の主面上に第１，第２のコイル部が形成されるので、第１，第２のコイル部を形成するための焼成や熱硬化などの工程を同時に行なうことにより、基板における反りの発生を抑制することができ、本発明に従って構成されたチップインダクタを提供することができる。
|
| 【出願人】 |
【識別番号】０００００６２３１
【氏名又は名称】株式会社村田製作所
【住所又は居所】京都府長岡京市天神二丁目２６番１０号
|
| 【出願日】 |
平成１３年８月８日（２００１．８．８） |
| 【代理人】 |
【識別番号】１０００８６５９７
【弁理士】
【氏名又は名称】宮▼崎▲ 主税
|
| 【公開番号】 |
特開２００３−５９７２０（Ｐ２００３−５９７２０Ａ） |
| 【公開日】 |
平成１５年２月２８日（２００３．２．２８） |
| 【出願番号】 |
特願２００１−２４１１１３（Ｐ２００１−２４１１１３） |
|