| 【発明の名称】 |
論理回路設計方法及び装置 |
| 【発明者】 |
【氏名】河野 晋太郎
【住所又は居所】東京都品川区大崎２丁目８番８号 富士通デバイス株式会社内
|
| 【要約】 |
【課題】ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入し、論理回路の設計作業の高効率化と論理回路の低消費電力化を図ることができる論理回路設計装置を提供する。
【解決手段】レジスタ検出条件を入力する手段１０と、ＨＤＬソースからステートマシンを構成するレジスタを検出する手段２０と、ステートマシンのアイドル状態を検出する手段３０と、ステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する手段４０と、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成する手段５０と、生成したゲーテッドクロック供給回路を反映させたＨＤＬソースを生成する手段６０を備える。 |
【特許請求の範囲】
【請求項１】ハードウエア記述からステートマシンを構成するレジスタ及び前記ステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する工程と、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成し、前記ハードウエア記述に前記ゲーテッドクロック供給回路を反映させる工程を有することを特徴とする論理回路設計方法。
【請求項２】前記ハードウエア記述は、ＨＤＬソースであることを特徴とする請求項１記載の論理回路設計方法。
【請求項３】ハードウエア記述からステートマシンを構成するレジスタ及び前記ステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する手段と、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成し、前記ハードウエア記述に前記ゲーテッドクロック供給回路を反映させる手段を有することを特徴とする論理回路設計装置。
【請求項４】前記ハードウエア記述は、ＨＤＬソースであることを特徴とする請求項３記載の論理回路設計装置。
【請求項５】コンピュータを、ハードウエア記述からステートマシンを構成するレジスタ及び前記ステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する手段、及び、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成し、前記ハードウエア記述に前記ゲーテッドクロック供給回路を反映させる手段として機能させるためのプログラム。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入することができる論理回路設計方法及び装置に関する。
【０００２】
【従来の技術】従来、例えば、ＨＤＬ（Hardware Description Language）を使用して論理回路を設計する場合、設計者が意図的に消費電力の低減化を図ろうとする場合のみ、ゲーテッドクロック供給回路を組み込むための記述を行っていた。
【０００３】
【発明が解決しようとする課題】論理回路のＨＤＬソースに設計者がゲーテッドクロック供給回路を組み込む場合、レジスタに対してクロック入力が必要な条件を考慮する必要があり、大規模論理回路の設計においては、作業が膨大になり、多大な時間と労力が必要となるという問題点があった。
【０００４】本発明は、かかる点に鑑み、ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入し、論理回路の設計作業の高効率化と論理回路の低消費電力化を図ることができるようにした論理回路設計方法及び装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の論理回路設計方法は、ハードウエア記述からステートマシンを構成するレジスタ及びステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する工程と、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成し、ハードウエア記述にゲーテッドクロック供給回路を反映させる工程を有するというものである。
【０００６】本発明の論理回路設計方法によれば、ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入することができる。
【０００７】本発明の論理回路設計装置は、ハードウエア記述からステートマシンを構成するレジスタ及びステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する手段と、検出したレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路を生成し、ハードウエア記述にゲーテッドクロック供給回路を反映させる手段を有するというものである。
【０００８】本発明の論理回路設計装置によれば、ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入することができる。
【０００９】
【発明の実施の形態】以下、図１〜図９を参照して、本発明の論理回路設計方法及び装置の一実施形態について、ハードウエア記述がＨＤＬソースである場合を例にして説明する。
【００１０】図１は本発明の論理回路設計装置の一実施形態の概略的構成図である。本発明の論理回路設計装置の一実施形態は、レジスタ検出条件入力手段１０と、第１のレジスタ検出手段２０と、アイドル状態検出手段３０と、第２のレジスタ検出手段４０と、ゲーテッドクロック供給回路生成手段５０と、ＨＤＬソース生成手段６０を備えている。
【００１１】レジスタ検出条件入力手段１０は、ステートマシンを構成するレジスタの検出条件を入力する手段である。第１のレジスタ検出手段２０は、レジスタ検出条件入力手段１０から入力されたレジスタ検出条件に基づいて、ゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬソースから、ステートマシンを構成するレジスタを検出する手段である。
【００１２】アイドル状態検出手段３０は、ゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬソースから、第１のレジスタ検出手段２０が検出したステートマシンのアイドル状態を検出する手段である。
【００１３】第２のレジスタ検出手段４０は、ゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬソースから、第１のレジスタ検出手段２０が検出したステートマシンがアイドル状態以外の時のみ動作するレジスタを検出する手段である。
【００１４】ゲーテッドクロック供給回路生成手段５０は、第１のレジスタ検出手段２０が検出したステートマシンがアイドル状態である期間、第１、第２のレジスタ検出手段２０、４０が検出したレジスタに対するクロックの供給を停止し、これらのレジスタにゲーテッドクロックを供給するゲーテッドクロック回路を生成する手段である。
【００１５】ＨＤＬソース生成手段６０は、ゲーテッドクロック供給回路生成手段５０が生成したゲーテッドクロック供給回路を反映させたＨＤＬソースを生成する手段である。
【００１６】本発明の論理回路設計装置の一実施形態の動作が本発明の論理回路設計方法の一実施形態であり、本発明の論理回路設計装置の一実施形態では、レジスタ検出条件入力手段１０を使用して設計者がステートマシンを構成するレジスタの検出条件を入力すると（ステップ１）、第１のレジスタ検出手段２０によって、ゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬソースからステートマシンを構成するレジスタが検出される（ステップ２）。
【００１７】次に、アイドル状態検出手段３０によって、第１のレジスタ検出手段２０が検出したステートマシンのアイドル状態が検出され（ステップ３）、更に、第２のレジスタ検出手段４０によって、第１のレジスタ検出手段２０が検出したステートマシンがアイドル状態以外の時のみ動作するレジスタが検出される（ステップ４）。
【００１８】次に、ゲーテッドクロック供給回路生成手段５０によって、第１のレジスタ検出手段２０が検出したステートマシンがアイドル状態である期間、第１、第２のレジスタ検出手段２０、４０が検出したレジスタに対するクロックの供給を停止し、これらのレジスタにゲーテッドクロックを供給するゲーテッドクロック供給回路が生成される（ステップ５）。
【００１９】次に、ＨＤＬソース生成手段６０によって、ゲーテッドクロック供給回路生成手段５０が生成したゲーテッドクロック供給回路を反映させたＨＤＬソースが生成される（ステップ６）。
【００２０】図２〜図９は本発明の論理回路設計装置の一実施形態の動作（本発明の論理回路設計方法の一実施形態）を具体的に説明するための図であり、図２はレジスタ検索条件を示す図、図３及び図４はゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬ（ＶＨＤＬ）ソースの一部分を分割して示す図である。
【００２１】設計者がレジスタ検出条件入力手段１０を使用して図２に示すレジスタ検出条件を入力すると（ステップ１）、第１のレジスタ検出手段２０は、図３及び図４に示すＨＤＬソースの中から図２に示すレジスタ検出条件の中のステートマシン記述法に一致するレジスタをステートマシンを構成するレジスタとして検出することになる。
【００２２】図３及び図４に示すＨＤＬソースにおいては、図３−ｋ１の部分に記述されているCURRENT_STATE及びNEXT_STATEが図２に示すレジスタ検出条件の中のステートマシン記述法に一致しているが、ステートマシンは、図４−ｋ３の部分の記述のように、case文の「case … is」の中に記述される。したがって、この例では、第１のレジスタ検出手段２０は、CURRENT_STATEをステートマシンを構成するレジスタとして検出することになる（ステップ２）。
【００２３】図５はCURRENT_STATEの状態遷移図であり、ステートマシンを構成するレジスタは、リセット直後はアイドル状態にある。そこで、次に、アイドル状態検出手段３０は、図２に示すレジスタ検出条件の信号名からRST_nをリセット信号として検出し、図３−ｋ２の部分の記述であるCURRENT_STATE<=IDLの時がアイドル状態であるとして検出することになる（ステップ３）。
【００２４】図３及び図４に示すＨＤＬソースでは、レジスタＣはCURRENT_STATEがアイドル状態でない時のみ値を変化させている（図４−ｋ４）。そこで、次に、第２のレジスタ検出手段４０は、CURRENT_STATEがアイドル状態以外の時のみ動作するレジスタとして、レジスタＣを検出することになる。
【００２５】次に、ゲーテッドクロック供給回路生成手段５０は、CURRENT_STATEがアイドル状態である期間、CURRENT_STATE及びレジスタＣに対するクロックCLKの供給を停止し、これらCURRENT_STATE及びレジスタＣにゲーテッドクロックGCLKを供給するゲーテッドクロック供給回路を生成することになる。
【００２６】図６はゲーテッドクロック供給回路生成手段５０により生成されるゲーテッドクロック供給回路を示す回路図である。図６中、７０はCURRENT_STATEの状態を示す信号とCURRENT_STATEの状態を遷移させるトリガＥ、Ｆを入力してアイドル状態判定信号IDL_ENを生成する回路ブロックである。
【００２７】８０はアイドル状態判定信号IDL_ENとクロックCLKを入力し、アイドル状態判定信号IDL_ENをクロックCLKの立ち下がりタイミングに同期させてなるゲーテッドクロック・イネーブル信号GCLK_ENを生成するフリップフロップ回路を構成する回路ブロックである。
【００２８】９０はゲーテッドクロック・イネーブル信号GCLK_ENとクロックCLKとをＡＮＤ処理してゲーテッドクロックGCLKを生成する回路ブロック、１００はCURRENT_STATE及びレジスタＣを含む回路ブロックである。なお、図７は図６に示すゲーテッドクロック供給回路の動作を示すタイムチャートである。
【００２９】次に、ＨＤＬソース生成手段６０は、図８及び図９に示すように、図６に示すゲーテッドクロック供給回路を反映させたＨＤＬソースを生成することになる。図８−ｋ５の部分の記述が図６に示すゲーテッドクロック供給回路を記述した部分であり、CURRENT_STATEはゲーテッドクロックGCLKで動作するように記述されている（図８−ｋ６、ｋ７）。なお、本発明の論理回路設計装置の一実施形態は、ステートマシーンを構成するレジスタを検出する毎に、ステップ２〜ステップ６を順に自動的に行う。
【００３０】以上のように、本発明の論理回路設計装置の一実施形態によれば、ゲーテッドクロック回路化することなしに作成された論理回路のＨＤＬソースにゲーテッドクロック供給回路を自動挿入することができるので、論理回路の設計作業の高効率化と論理回路の低消費電力化を図ることができる。
【００３１】なお、本発明の論理回路設計装置の一実施形態は、例えば、コンピュータをレジスタ検出条件入力手段１０、第１のレジスタ検出手段２０、アイドル状態検出手段３０、第２のレジスタ検出手段４０、ゲーテッドクロック供給回路生成手段５０及びＨＤＬソース生成手段６０として機能させるプログラムを使用することによって実現することができる。
【００３２】また、本発明の論理回路設計装置の一実施形態では、ＨＤＬソースがＶＨＤＬソースである場合を例にして具体的動作を説明したが、本発明の論理回路設計方法及び装置は、論理回路のハードウエア記述がＨＤＬ（ＶＨＤＬ、Verilog−ＨＤＬ）ソースの場合に限定されるものではない。
【００３３】
【発明の効果】以上のように、本発明によれば、ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入することができ、論理回路の設計作業の高効率化と論理回路の低消費電力化を図ることができる。
|
| 【出願人】 |
【識別番号】０００００５２２３
【氏名又は名称】富士通株式会社
【住所又は居所】神奈川県川崎市中原区上小田中４丁目１番１号
|
| 【出願日】 |
平成１４年５月１５日（２００２．５．１５） |
| 【代理人】 |
【識別番号】１０００９２１７４
【弁理士】
【氏名又は名称】平戸 哲夫
|
| 【公開番号】 |
特開２００３−３３０９８８（Ｐ２００３−３３０９８８Ａ） |
| 【公開日】 |
平成１５年１１月２１日（２００３．１１．２１） |
| 【出願番号】 |
特願２００２−１３９３７２（Ｐ２００２−１３９３７２） |
|