トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 ＰＣＩデバイス
【発明者】 【氏名】亀田 浩司
【住所又は居所】東京都大田区中馬込１丁目３番６号 株式会社リコー内
【要約】 【課題】一つの基本的構成を備えそれを基にして、稼動すべき機能が容易に選択されて設定されるＰＣＩデバイスを提供する。

【解決手段】複数のファンクションを持つマルチファンクションＰＣＩデバイスにおいて、複数のファンクションのうちの、少なくとも一つのファンクションのコンフィギュレーションレジスタを、ホストからリード処理又はライト処理できないように設定することで、そのファンクションが実装されてないように見せることを特徴とする。
【特許請求の範囲】
【請求項１】 複数のファンクションを持つマルチファンクションＰＣＩデバイスにおいて、複数のファンクションのうちの、少なくとも一つのファンクションのコンフィギュレーションレジスタを、ホストからリード処理又はライト処理できないように設定することで、そのファンクションが実装されてないように見せることを特徴とする、ＰＣＩデバイス。
【請求項２】 複数のファンクションの内、下位アドレス側のファンクションを見えなくした場合に、上位アドレスのファンクションのアドレスが、下位にずれて、よってファンクションのアドレスの欠番が発生しないことを特徴とする、請求項１に記載のＰＣＩデバイス。
【請求項３】 ファンクションのアドレスがずらされた場合、そのファンクションが使用していたＰＣＩ割り込み信号も自動的に同調してずらされることを特徴とする、請求項２に記載のＰＣＩデバイス。
【請求項４】 ファンクションがホストから見えなくなる機能を使用した場合に、そのファンクションがデバイス内部で使用している要素の動作をストップさせ、よって不要な電力消費をなくすことを特徴とする、請求項１乃至請求項３のいずれか一つに記載のＰＣＩデバイス。
【請求項５】 ファンクションがホストから見えなくなる機能の状態を利用するために、コンフィギュレーションレジスタに設定ビットを持つことを特徴とする、請求項１乃至請求項４のいずれか一つに記載のＰＣＩデバイス。
【請求項６】 ファンクションがホストから見えなくなる機能の状態を利用するために、外部ピンを設けることを特徴とする、請求項１乃至請求項４のいずれか一つに記載のＰＣＩデバイス。
【請求項７】 複数のファンクションを持つマルチファンクションＰＣＩデバイスにおいて、ファンクションのアドレスが、フレキシブルに設定され得るを特徴とする、ＰＣＩデバイス。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＰＣＩデバイス、特に、マルチファンクションＰＣＩデバイスに関する。
【０００２】
【従来の技術】近来のパーソナルコンピュータ（パソコン）、特に、ポータブルタイプのものにおいては、小型ではあるが多機能なものが主流となっている。当然ながら、内部で使用されるＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ）デバイスも、複数機能（ファンクション）のインテグレート化が進みつつある。
【０００３】しかしながら、パソコン生産者は、生産機種を多様化させる意図から、パソコン機種によって、特定の機能を組み込もうとし、或いは除去しようとする。このとき、夫々のパソコン機能に合わせて、例えばＰＣＩデバイスなどのデバイスを開発するならば、開発すべきデバイスの種類が増大しよって開発コストも増大する。更に、デバイスの種類が増えると、夫々のためのボードの開発が必要となり、やはりコストアップに繋がってしまう。
【０００４】
【発明が解決しようとする課題】本発明は、一つの基本的構成を備えそれを基にして、稼動すべき機能が容易に選択されて設定されるＰＣＩデバイスを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載のＰＣＩデバイスは、複数のファンクションを持つマルチファンクションＰＣＩデバイスである。そのＰＣＩデバイスにおいて、複数のファンクションのうちの、少なくとも一つのファンクションのコンフィギュレーションレジスタを、ホストからリード処理又はライト処理できないように設定することで、そのファンクションが実装されてないように見せることを特徴とする。
【０００６】本発明に係る請求項２に記載のＰＣＩデバイスは、複数のファンクションの内、下位アドレス側のファンクションを見えなくした場合に、上位アドレスのファンクションのアドレスが、下位にずれて、よってファンクションのアドレスの欠番が発生しないことを特徴とする、請求項１に記載のＰＣＩデバイスである。
【０００７】本発明に係る請求項３に記載のＰＣＩデバイスは、ファンクションのアドレスがずらされた場合、そのファンクションが使用していたＰＣＩ割り込み信号も自動的に同調してずらされることを特徴とする、請求項２に記載のＰＣＩデバイスである。
【０００８】本発明に係る請求項４に記載のＰＣＩデバイスは、ファンクションがホストから見えなくなる機能を使用した場合に、そのファンクションがデバイス内部で使用している要素の動作をストップさせ、よって不要な電力消費をなくすことを特徴とする、請求項１乃至請求項３のいずれか一つに記載のＰＣＩデバイスである。
【０００９】本発明に係る請求項５に記載のＰＣＩデバイスは、ファンクションがホストから見えなくなる機能の状態を利用するために、コンフィギュレーションレジスタに設定ビットを持つことを特徴とする、請求項１乃至請求項４のいずれか一つに記載のＰＣＩデバイスである。
【００１０】本発明に係る請求項６に記載のＰＣＩデバイスは、ファンクションがホストから見えなくなる機能の状態を利用するために、外部ピンを設けることを特徴とする、請求項１乃至請求項４のいずれか一つに記載のＰＣＩデバイスである。
【００１１】本発明に係る請求項７に記載のＰＣＩデバイスは、複数のファンクションを持つマルチファンクションＰＣＩデバイスである。そのＰＣＩデバイスにおいて、ファンクションのアドレスが、フレキシブルに設定され得るを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して、本発明に係る好適な実施の形態を説明する。
【００１３】近来の、特にポータブルタイプのパソコンは、小型かつ多機能のものが主流である。当然ながら内部で使用されるＰＣＩデバイスも、複数の機能（ファンクション）のインテグレート化が進んでいる。とはいえ、パソコン生産者は、生産機種を多様化させる意図から、パソコン機種によって、特定の機能を組み込もうとし、或いは除去しようとする。
【００１４】例えば、まず、ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ（２スロット）と、ＩＥＥＥ１３９４Ｉ／Ｆ（インターフェース）とをインテグレートした製品の場合、ファンクション数は「３」となる。この場合、この製品でのファンクションの設定として、（１）全てのファンクションを使用する設定、（２）「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ １スロット」と「ＩＥＥＥ１３９４」との、２ファンクションを使用する設定、（３）「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ２スロット」のみの、２ファンクションを使用する設定、等が考えられる。
【００１５】なお、本明細書では上記製品の３つのファンクションに夫々「Ｎｏ．」を付し、・第１の「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ」のスロット（ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＡ）を、「Ｆｕｎｃ．０」、・第２の「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ」のスロット（ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＢ）を、「Ｆｕｎｃ．１」、・ＩＥＥＥ１３９４Ｉ／Ｆを、「Ｆｕｎｃ．２」
と称するものとする。
【００１６】≪第１の実施形態≫上記の、ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ（２スロット）と、ＩＥＥＥ１３９４Ｉ／Ｆ（インターフェース）とをインテグレートした製品を想定する。図１は、そのようなＰＣＩデバイス２の構成を示す概略のブロック図である。３つのファンクションは、第１のＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅスロット１０、第２のＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅのスロット１２、及びＩＥＥＥ１３９４インタフェース１４である。夫々のファンクションは、バススレーブ８を介してＰＣＩバス４と接続する。更に、各ファンクション（１０、１２、１４）には夫々、コンフィギュレーションレジスタセット１６が備わる。ホスト側ソフトウエアにおいては、これらレジスタセット１６へのアクセスにより、デバイスのファンクションの状況を把握することになる。
【００１７】ここで、『「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ １スロット」と「ＩＥＥＥ１３９４」との、２ファンクションを使用する設定』とするのならば、Ｆｕｎｃ．１をホスト側からのアクセスで「見えない」ようにすればよい。こうするとあたかも上記の２ファンクションのみによりデバイス構成されているように見せることができる。
【００１８】同様に、『「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ２スロット」のみの、２ファンクションを使用する設定』とするのならば、Ｆｕｎｃ．２をホスト側からのアクセスで「見えない」ようにすればよい。
【００１９】まず、Ｆｕｎｃ．２がホスト側からのアクセスで「見えない」ようにされた、第１の実施形態のＰＣＩデバイス２’を、図３の概略ブロック図を用いて示す。図３に係る記述に先立ち、図２の基本的なＰＣＩリード・サイクルのタイミングチャートを説明する。
【００２０】アクセスは、ホスト側がＦＲＡＭＥ＃信号をアサート（Ｌｏｗ）し、同時にアドレス（ＡＤ／ＤＡＴＡ）を発行することでスタートする。コンフィギュレーションサイクルの場合は、ここでＩＤＳＥＬが“Ｈｉｇｈ”となる。
【００２１】次に、ホストにより、ＩＲＤＹ＃がアサートされ、同時にＦＲＡＭＥ＃がデアサートされる。デバイスは、アドレスフェーズ時の条件（アドレス、ＩＤＳＥＬなど）をデコードし、自らに対応しているのであれば、次のサイクルでＤＥＶＳＥＬ＃をアサートする。「リード」の場合、デバイスは、データが準備できたところで、ＴＲＤＹ＃をアサートし、同時にデータを出力してアクセスを終了する。
【００２２】上記のアドレス（ｂｉｔ ３１：０）のうち、［ｂｉｔ １０：８］の３ｂｉｔ（ビット）が、ファンクションＮｏ．を示す、と定義されている。つまり、０００ｂから１１１ｂまでの８種類のファンクションを持てることになる。
【００２３】ホスト（のソフトウェアから）は、ファンクションＮｏ．の０００ｂから順番にアクセスしていく。上記の（図１の）ような３種類のファンクションの場合、０００ｂ、００１ｂ、０１０ｂに対するアクセスには、デバイス側はＤＥＶＳＥＬ＃をアサートしてアクセスに反応する。一方、０１１ｂ、１００ｂ、１０１ｂ、１１０ｂ、１１１ｂに対するアクセスには、ＤＥＶＳＥＬ＃をアサートしない（マスターアボート）。ホスト（のソフトウェア）は、これらの動作により、３ファンクションをサポートしているデバイスであることを把握する。
【００２４】さて、一部のファンクションを見えなくして、ホストからその機能が実装されていないように見せる処置（図３参照）について示す。上記のデバイス（図１）において、Ｆｕｎｃ．２（ＩＥＥＥ１３９４）を見えなくするには、ホストからのコンフィギュレーションアクセスで、ファンクションＮｏ．０１０ｂのアクセスにデバイス側が反応しない、つまり、デバイスがＤＥＶＳＥＬ＃をアサートしなければよい。従って、所定の設定を回路に施して、Ｆｕｎｃ．２をホストから見えなくするには、ＤＥＶＳＥＬ＃をアサートするデコード条件から“０１０ｂ”を外すだけでよい（図３）。
【００２５】≪第２の実施形態≫図４は、本発明に係る第２の実施形態であるＰＣＩデバイス２”の概略のブロック図である。第１の実施形態では、Ｆｕｎｃ．２がホスト側からのアクセスで「見えない」ように設定されているが、第２の実施形態では、Ｆｕｎｃ．１がホスト側からのアクセスで「見えない」ように設定される。
【００２６】但しこの場合、第１の実施形態と同様に、ファンクションＮｏ．００１ｂのアクセスにデバイス側が反応しないようにすると、デバイスは０００ｂに反応し、００１ｂには反応せず、０１０ｂで再び反応するということになる。ところで、ホスト側で稼動するソフトウェアの中には、００１ｂに反応しなかった時点でそれ以降のファンクションへのアクセスを行わないものがある、と想定される。すると、ホスト側からすれば、Ｆｕｎｃ．２のＩＥＥＥ１３９４インタフェースが把握されない、という事態が発生してしまう。
【００２７】上記の事態を回避するために第２の実施形態では、デバイスが００１ｂに反応しない、という設定を避ける。即ち、０００ｂと００１ｂとに反応し０１０ｂ以降に反応しないようにし、更に、００１ｂにより、ホストはＩＥＥＥ１３９４インタフェース１４のコンフィギュレーションレジスタ１６にアクセスするように、設定する。
【００２８】回路においては、第１の実施形態と略同様に、ＤＥＶＳＥＬ＃をアサートするデコード条件から“０１０ｂ”を外し、００１ｂでホストがアクセスするコンフィギュレーションレジスタセット１６を、第２のＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅスロット１２のものからＩＥＥＥ１３９４インタフェース１４のものに変更する。
【００２９】例えば、各ファンクション（１０、１２、１４）のコンフィギュレーションレジスタセット１６に対するアクセス信号（ＲＤＢ／ＷＲＢ）信号が、図１の基本的構成において、以下のように設定されているとする。
・Ｆｕｎｃ．０：ＲＤＢ０／ＷＲＢ０、・Ｆｕｎｃ．１：ＲＤＢ１／ＷＲＢ１、・Ｆｕｎｃ．２：ＲＤＢ２／ＷＲＢ２図４に示すように、図１におけるＦｕｎｃ．１の機能をホストから見えなくするには、００１ｂのアクセスのときに、「ＲＤＢ２／ＷＲＢ２」が出力されるようにすればよい。
【００３０】≪第３の実施形態≫図１に示される基本的なＰＣＩデバイス２では、ＰＣＩ割り込み信号は各ファンクション毎に以下のように設定されるのが一般的である。
・Ｆｕｎｃ．０：ＩＮＴＡ＃・Ｆｕｎｃ．１：ＩＮＴＢ＃・Ｆｕｎｃ．２：ＩＮＴＣ＃【００３１】ところで、第２の実施形態のように、図１の基本構成のＦｕｎｃ．１（即ち、第１のＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅスロット１０）をホストから見えなくすると、Ｆｕｎｃ．１は、ＩＥＥＥ１３９４インターフェース１４となり（図４）、割り込み信号は、・Ｆｕｎｃ．０：ＩＮＴＡ＃・Ｆｕｎｃ．１：ＩＮＴＣ＃となってしまう。このような構成はデバイスとして不自然である。即ち、「Ｆｕｎｃ．１：ＩＮＴＢ＃」
であるのが他の要素との関連からも望ましい。
【００３２】割り込み信号は単純な出力信号なので、上記の望ましい実施形態たる第３の実施形態は、第２の実施形態に対して単純なマルチプレクスに係る回路を付加するのみで実現され得る。
【００３３】更に、各ファンクション（１０、１２、１４）のコンフィギュレーションレジスタセット１６には、どの割り込み信号を使用しているかを示すビット（Ｉｎｔｅｒｒｕｐｔ・Ｐｉｎレジスタ）があるのが通例である。よって、この値も、自動的に対応したものに合わせられるように設定されることが望ましい。
【００３４】≪第４の実施形態≫第１の実施形態乃至第３の実施形態に示されるような、ファンクションがホストから見えなくなる形態を実施する場合に、例えば、そのファンクションがデバイス内部でクロックなどを使用し然もそれらが動作していると、不要な電力を消費してしまうことになる。
【００３５】そこで、ファンクションが見えなくなる形態を実施する設定がなされた場合は、そのファンクションがデバイス内部で使用しているクロックなどを停止するのが好ましい。
【００３６】上記の停止を行う第４の実施形態は、“ＡＮＤ”や“ＯＲ”などの、単純ゲートを回路に追加することで実現できる。
【００３７】≪第５の実施形態≫上述の第１の実施形態乃至第４の実施形態に示される、ファンクションがホストから見えなくされる形態で、ファンクションを見えなくする機能を利用するには、何らかの構成が必要となる。その構成の一つとして、内部レジスタを定義する、というのが挙げられる。例えば、コンフィギュレーションレジスタセット１６のユーザ領域（即ち、規格で規定されておらずデバイスメーカが自由に設定できる領域）にファンクションディセーブルレジスタを定義する。
【００３８】但し、そのレジスタ（内部レジスタ、若しくはファンクションディセーブルレジスタ）が、見えなくすべきファンクションのコンフィギュレーションレジスタセット１６の中に配置されていると、レジスタをリセットさせるしか復帰方法がなくなってしまう。よって、ファンクションディセーブルレジスタは、異なるファンクションに定義されることが望ましい。例えば、Ｆｕｎｃ．１のディセーブルレジスタはＦｕｎｃ．２内に定義し、Ｆｕｎｃ．２のディセーブルレジスタはＦｕｎｃ．１内に定義する。
【００３９】≪第６の実施形態≫上記第５の実施形態にて内部レジスタを設けた場合、それら内部レジスタに対してシステムＢＩＯＳなどにより設定することが必要となるが、その分、ＢＩＯＳなどのソフトウェアに負担をかけることになる。同時に、システムの構成によっては、ＢＩＯＳなどのソフトウェアも変更しなければならず、システム（構成）が異なればそれらソフトウエアを共通化できない、という問題も生じる。
【００４０】そこで、上記の内部レジスタを設定する形態以外のものとして、外部に設定用のディセーブルピンを設置するという形態が想定され得る。つまり、このピンを外部にてＰｕｌｌ＿ｕｐ／Ｐｕｌｌ＿ｄｏｗｎすることを、ホストからファンクションが見えるか見えないかの設定に合わせる。
【００４１】上記のピンは、本実施形態専用のものであってもよいが、他の機能と共用されるピンであってもよい。例えば、他の出力ピンにおいて、リセット期間中を入力モードにして、その間のピンの状態を取り込んで設定する、という方法が考えられる。
【００４２】≪第７の実施形態≫第１の実施形態乃至第６の実施形態では、複数ファンクションのＰＣＩデバイスにおいて、コンフィギュレーションレジスタをホストから見えなくすることによって、ホストからその機能が実装されていないように見せる。本実施形態では、更に、ファンクションに対するアクセスをフレキシブルに変更できるようにする。ここでは、ファンクションＮｏ．の欠番も作れるようにする。
【００４３】上記の本実施形態では、ファンクションに対するアクセスをフレキシブルに変更することにより、ファンクションの優先順位を変えることが可能になる。通常ホストのソフトウェアは、ファンクションＮｏ．において０００ｂから順にアクセスを開始するため、当然、ファンクションＮｏ．の下位側から認識される。例えば、図１のデバイス２は以下のように構成されているため、第１の「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ」のスロット（ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＡ）から認識される。
・Ｆｕｎｃ．０：ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＡ・Ｆｕｎｃ．１：ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＢ・Ｆｕｎｃ．２：ＩＥＥＥ１３９４Ｉ／Ｆ【００４４】上記の構成を、・Ｆｕｎｃ．０：ＩＥＥＥ１３９４Ｉ／Ｆ・Ｆｕｎｃ．１：ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＡ・Ｆｕｎｃ．２：ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ＳＬＯＴＢと変更することにより、ホストは、「ＩＥＥＥ１３９４Ｉ／Ｆ」から認識することになり、ドライバのロード処理なども「ＩＥＥＥ１３９４Ｉ／Ｆ」が優先的に行われることになる。
【００４５】また、欠番を設けることによって、マルチチップモジュールによる複数ファンクションの実現が可能になる。ここでのマルチチップモジュールとは、ひとつのパッケージ（例えば、ＢＧＡ、ＣＳＰ等）の中に複数のデバイスをボンディングし、ひとつのデバイスとして使用するものである。
【００４６】通常ＰＣＩデバイスは、まず、Ｆｕｎｃ．０を使用する。２つのＰＣＩデバイスをひとつのパッケージにいれ、ＰＣＩバス４の配線を共通化すると、ホストから０００ｂに対するコンフィギュレーションアクセスにより、両方のデバイスが反応してしまう。しかし、ファンクションＮｏ．の欠番を利用すれば、その問題は解決できる。
【００４７】例えば、一方のＰＣＩデバイス（第１のＰＣＩデバイス）が「ＰＣＩ−ＣａｒｄＢｕｓＢｒｉｄｇｅ ２スロット」のみを有し、他方のＰＣＩデバイス（第２のＰＣＩデバイス）が「ＩＥＥＥ１３９４」のみを有し、それらがひとつのパッケージの中にボンディングされ一つのデバイスとして使用されるとする。このとき、第２のＰＣＩデバイス（ＩＥＥＥ１３９４）にて、０００ｂ、０００１を欠番とし０１０ｂに反応するようにして、マルチチップモジュール化すると、見かけ上は、図１に示す３ファンクションのデバイスと同等のデバイスとなる。
【００４８】
【発明の効果】以上の説明から明白なように、本発明を利用することにより以下のような効果を得られる。
【００４９】本発明に係る第１の実施形態のＰＣＩデバイスを利用することにより、ひとつのデバイスで機能の選択が可能になり、デバイス開発は１機種で済む。パソコン生産者もボードなどの部品の共通化が可能となる。従って、デバイス開発、ホスト（計算機）開発共にコストダウンできる。
【００５０】本発明に係る第２の実施形態のＰＣＩデバイスを利用することにより、ファンクションＮｏ．の欠番が発生しないため、システムとして誤動作する可能性がなくなる。
【００５１】本発明に係る第３の実施形態のＰＣＩデバイスを利用することにより、第２の実施形態を使用してファンクションＮｏ．がずらされた場合に割り込み信号が飛び飛びに使われている、などのデバイスとして不自然さがなくなる。
【００５２】本発明に係る第４の実施形態のＰＣＩデバイスを利用することにより、ファンクションがホストから見えなくなる場合に、不要な電力消費をなくすことができる。
【００５３】本発明に係る第５の実施形態のＰＣＩデバイスを利用することにより、第１の実施形態乃至第４の実施形態における、ファンクションを見えなくする機能を使用するための設定が可能となる。
【００５４】本発明に係る第６の実施形態のＰＣＩデバイスを利用することにより、第５の実施形態における機能を使用するためのソフトウェアの負担がなくなる。システムが変わってもＢＩＯＳの共通化が可能となる。
【００５５】本発明に係る第７の実施形態のＰＣＩデバイスを利用することにより、ファンクションを見えなくするだけでなく、ファンクションの優先順位の変更が可能になる。更に、マルチチップモジュールにも対応が可能になる。
【出願人】 【識別番号】０００００６７４７
【氏名又は名称】株式会社リコー
【住所又は居所】東京都大田区中馬込１丁目３番６号
【出願日】 平成１４年５月１３日（２００２．５．１３）
【代理人】 【識別番号】１０００６２１４４
【弁理士】
【氏名又は名称】青山 葆 （外１名）
【公開番号】 特開２００３−３３０８７５（Ｐ２００３−３３０８７５Ａ）
【公開日】 平成１５年１１月２１日（２００３．１１．２１）
【出願番号】 特願２００２−１３７２１８（Ｐ２００２−１３７２１８）