| 【発明の名称】 |
半導体集積回路用テスト装置 |
| 【発明者】 |
【氏名】野口 佳裕
【住所又は居所】大阪府門真市大字門真１００６番地 松下電器産業株式会社内
|
| 【要約】 |
【課題】ＬＳＩテスタのテスタチャネルを大幅に増やすことなく、半導体集積回路に対して、そのピン数に関係なく同時測定化を図ることができる半導体集積回路用テスト装置を提供する。
【解決手段】出荷検査用のパフォーマンスボード１０５上に実装されたセレクタ１０６を、ＬＳＩテスタ１０７の検査用プログラムを用いて切り替えることにより、複数の半導体集積回路１０１、１０２への入出力信号１０８を制御する。 |
【特許請求の範囲】
【請求項１】 複数のピンを有する半導体集積回路の出荷検査用のパフォーマンスボードにより、前記半導体集積回路に対して、その良否判定のために、前記複数のピンを通じて電気信号を入出力して電気的特性をテストする半導体集積回路用テスト装置において、前記パフォーマンスボード上に備え付けられ、複数の前記半導体集積回路に対して、前記テスト用の電気信号の入出力対象ピンを切り替えるセレクタと、前記テスト用の電気信号を入出力させるための複数のテスタチャネルを有し、前記セレクタに対して、各テスタチャネルにおける電気信号の前記入出力対象ピンの切り替えを制御するためのコントロール信号を供給するＬＳＩテスタとを備え、前記ＬＳＩテスタを、前記コントロール信号により前記セレクタを介して前記半導体集積回路における電気信号の入出力対象ピンを切り替えて、前記複数の半導体集積回路の全てのピンについて前記電気的特性を同時に測定するよう構成したことを特徴とする半導体集積回路用テスト装置。
【請求項２】 ＬＳＩテスタを、そのテストパターンを用いてセレクタを制御するコントロール信号を生成するよう構成したことを特徴とする請求項１に記載の半導体集積回路用テスト装置。
【請求項３】 セレクタを、半導体集積回路にテスト用電気信号を入力する場合は、ＬＳＩテスタのテスタチャネルと同時測定の対象とする半導体集積回路のピンとの間を全て電気的に接続するよう構成したことを特徴とする請求項１または請求項２に記載の半導体集積回路用テスト装置。
【請求項４】 セレクタを、半導体集積回路からテスト用電気信号を出力する場合は、ＬＳＩテスタのテスタチャネルと同時測定の対象とする半導体集積回路のピンとの間の電気的接続を、個別にΔｔ秒間隔で切り替えるよう構成したことを特徴とする請求項１から請求項３のいずれかに記載の半導体集積回路用テスト装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に対してその製品出荷検査の際の良否判定のために電気的特性をテストする半導体集積回路用テスト装置に関するものである。
【０００２】
【従来の技術】従来から、複数のピンを有する半導体集積回路の出荷検査の際には、その出荷検査用のパフォーマンスボードにより、半導体集積回路に対して、その良否判定のために、複数のピンを通じて電気信号を入出力して電気的特性をテストする半導体集積回路用テスト装置が広く使用されている。
【０００３】このような半導体集積回路用テスト装置では、半導体集積回路が有する多ピンを同時に測定するために、ＬＳＩテスタの未使用チャネルを同時測定用ピンとして割り当てて、検査を行っている。
【０００４】以上のような半導体集積回路用テスト装置について、その一例を挙げて以下に説明する。ＬＳＩテスタの全テスタチャネル数をｎチャネル（但し、ｎは整数）、出荷検査のためのテストにより測定する半導体集積回路のピン数をｍピン（但し、ｍは整数）とすると、ＬＳＩテスタの未使用チャネルは、（ｎ−ｍ）チャネルである（但し、ｎ＞ｍである）。ここで、（ｎ−ｍ）＞ｍであるならば、更に、１石分の半導体集積回路の測定を行うことができる。
【０００５】一般的には、上記のように、半導体集積回路の１ピン当たりにＬＳＩテスタのテスタチャネルの１チャネルを対応させて使用しているため、同時測定できる半導体集積回路の個数Ａと半導体集積回路のピン数ｍおよびＬＳＩテスタのチャネル数ｎの関係は、ｎ＞Ａ×ｍで表せる。
【０００６】半導体集積回路の同時測定は、ＬＳＩテスタから、それぞれの半導体集積回路に対し同時に、同等な電気信号を入力し、それぞれの半導体集積回路から出力される電気信号と、その期待値とを比較することで実現している。
【０００７】
【発明が解決しようとする課題】しかしながら上記のような従来の半導体集積回路用テスト装置では、それまでと比べてピン数が増大した半導体集積回路をテスト対象として追加した時に、その半導体集積回路のピン数に対して、ＬＳＩテスタ側の未使用チャネル数が不足した場合には、追加した半導体集積回路を含めて全てのピンを同時に測定できなくなり、ＬＳＩテスタに対して半導体集積回路の接続をやり直したうえで同じテストを繰り返すという作業が必要になるため、テストの際の操作が煩雑になるとともに、そのテストに要する時間が増大するという問題点を有していた。
【０００８】これを避けるためには、ＬＳＩテスタのテスタチャネル数を大幅に増やさなければならないという問題点も有していた。本発明は、上記従来の問題点を解決するもので、ＬＳＩテスタのテスタチャネル数を増やすことなく、半導体集積回路に対して、ピン数が増大してもそのピン数に関係なく、容易に全てのピンについての同時測定化を図ることができるとともに、それによりテストに要する時間をも短縮することができる半導体集積回路用テスト装置を提供する。
【０００９】
【課題を解決するための手段】上記の課題を解決するために本発明の半導体集積回路用テスト装置は、複数のピンを有する半導体集積回路の出荷検査用のパフォーマンスボードにより、前記半導体集積回路に対して、その良否判定のために、前記複数のピンを通じて電気信号を入出力して電気的特性をテストする半導体集積回路用テスト装置において、前記パフォーマンスボード上に備え付けられ、複数の前記半導体集積回路に対して、前記テスト用の電気信号の入出力対象ピンを切り替えるセレクタと、前記テスト用の電気信号を入出力させるための複数のテスタチャネルを有し、前記セレクタに対して、各テスタチャネルにおける電気信号の前記入出力対象ピンの切り替えを制御するためのコントロール信号を供給するＬＳＩテスタとを備え、前記ＬＳＩテスタを、前記コントロール信号により前記セレクタを介して前記半導体集積回路における電気信号の入出力対象ピンを切り替えて、前記複数の半導体集積回路の全てのピンについて前記電気的特性を同時に測定するよう構成したことを特徴とする。
【００１０】以上により、出荷検査用のパフォーマンスボード上に実装されたセレクタを、ＬＳＩテスタの検査用プログラムの実行により生成したコントロール信号により切り替えることにより、そのセレクタを通じて、同一のテスタチャネルにおけるテスト用電気信号を、その入出力対象の半導体集積回路を順次切り替えて、複数の半導体集積回路の全てのピンに対して入出力することができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の半導体集積回路用テスト装置は、複数のピンを有する半導体集積回路の出荷検査用のパフォーマンスボードにより、前記半導体集積回路に対して、その良否判定のために、前記複数のピンを通じて電気信号を入出力して電気的特性をテストする半導体集積回路用テスト装置において、前記パフォーマンスボード上に備え付けられ、複数の前記半導体集積回路に対して、前記テスト用の電気信号の入出力対象ピンを切り替えるセレクタと、前記テスト用の電気信号を入出力させるための複数のテスタチャネルを有し、前記セレクタに対して、各テスタチャネルにおける電気信号の前記入出力対象ピンの切り替えを制御するためのコントロール信号を供給するＬＳＩテスタとを備え、前記ＬＳＩテスタを、前記コントロール信号により前記セレクタを介して前記半導体集積回路における電気信号の入出力対象ピンを切り替えて、前記複数の半導体集積回路の全てのピンについて前記電気的特性を同時に測定するよう構成する。
【００１２】請求項２に記載の半導体集積回路用テスト装置は、請求項１に記載のＬＳＩテスタを、そのテストパターンを用いてセレクタを制御するコントロール信号を生成するよう構成する。
【００１３】請求項３に記載の半導体集積回路用テスト装置は、請求項１または請求項２に記載のセレクタを、半導体集積回路にテスト用電気信号を入力する場合は、ＬＳＩテスタのテスタチャネルと同時測定の対象とする半導体集積回路のピンとの間を全て電気的に接続するよう構成する。
【００１４】請求項４に記載の半導体集積回路用テスト装置は、請求項１から請求項３のいずれかに記載のセレクタを、半導体集積回路からテスト用電気信号を出力する場合は、ＬＳＩテスタのテスタチャネルと同時測定の対象とする半導体集積回路のピンとの間の電気的接続を、個別にΔｔ秒間隔で切り替えるよう構成する。
【００１５】これらの構成によると、出荷検査用のパフォーマンスボード上に実装されたセレクタを、ＬＳＩテスタの検査用プログラムの実行により生成したコントロール信号により切り替えることにより、そのセレクタを通じて、同一のテスタチャネルにおけるテスト用電気信号を、その入出力対象の半導体集積回路を順次切り替えて、複数の半導体集積回路の全てのピンに対して入出力する。
【００１６】以下、本発明の実施の形態を示す半導体集積回路用テスト装置について、図面を参照しながら具体的に説明する。図１は本実施の形態の半導体集積回路用テスト装置の構成を示すブロック図である。ここでは、２石の半導体集積回路を同時測定する場合の構成を例に挙げて説明する。
【００１７】図１に示すように、被測定半導体集積回路１０１および１０２は、出荷検査用のパフォーマンスボード１０５上に実装されたＬＳＩソケット１０３および１０４にそれぞれ挿入する。ＬＳＩソケット１０３および１０４は、検査用パフォーマンスボード１０５上にとりつけられたセレクタ１０６を経由し、ＬＳＩテスタ１０７と電気的に接続しており、ＬＳＩテスタ１０７から検査用電気信号１０９の入出力を行うことで、半導体集積回路１０１および１０２の製品としての良否を検査することができる。
【００１８】なお、セレクタ１０６は、ＬＳＩテスタ１０７のテスタチャネル毎に１ケ、検査用パフォーマンスボード１０５上に存在し、ＬＳＩテスタ１０７からのセレクタ用コントロール信号１０８によって制御される。
【００１９】次に、ｎ石（ｎ＞２）の半導体集積回路を同時測定する場合の構成を説明する。図２は本実施の形態の半導体集積回路用テスト装置において、ｎ石（ｎ＞２）の半導体集積回路を同時測定する構成例を示すブロック図である。図２に示すように、出荷検査用のパフォーマンスボード１０５上に、ｎ個のＬＳＩソケット（１、２…ｎ）１０３を実装し、ＬＳＩソケット（１、２…ｎ）１０３のそれぞれの端子毎に、共通のセレクタ１０６を経由して、ＬＳＩテスタ１０７と電気的に接続することで具現化する。
【００２０】以上のように構成された半導体集積回路用テスト装置について、その動作を図３および図４を用いて以下に説明する。図３は本実施の形態の半導体集積回路用テスト装置におけるテスト動作を説明するためのブロック構成図である。ここでは、図１で示した２石の半導体集積回路を同時測定する場合の構成を例に挙げて説明する。
【００２１】検査対象である半導体集積回路１０１および１０２に対するＬＳＩテスタ１０７でのテストパターン等の電気信号１０９の入力および出力の切り替えは、検査用パフォーマンスボード１０５上に実装されたセレクタ１０６により制御される。この制御のためのセレクタ１０６のシーケンスは、ＬＳＩテスタ１０７の検査用プログラムに予め記述されている。
【００２２】出荷検査用の電気信号１０９であるテストパターンの入力は、セレクタ１０６を用いて、ＬＳＩテスタ１０７と半導体集積回路１０１および１０２とが電気的に接続された状態（ａ−ｃ−ｅ間およびｂ−ｄ−ｅ間）で行う。すなわち、半導体集積回路１０１および１０２には、ＬＳＩテスタ１０７から同じ入力タイミングにて出荷検査用テストパターンが印加される。
【００２３】半導体集積回路１０１および１０２からの出力値を、出荷検査用テストパターンに対応する期待値と比較する場合は、セレクタ１０６を用いて、半導体集積回路およびＬＳＩテスタ１０７間の電気的接続を高速に切り替えて、半導体集積回路個別に期待値比較を行う。
【００２４】以上の動作を具体例をあげて以下に説明する。図４は本実施の形態の半導体集積回路用テスト装置において、半導体集積回路およびセレクタの比較動作を示すタイミングチャートである。まず、半導体集積回路１０１の期待値を比較するために、セレクタ１０６を用いて、半導体集積回路１０１とＬＳＩテスタ１０７を電気的に接続し（ａ−ｃ−ｅ間）、コンパレートタイミングＣ１にて期待値比較する。
【００２５】半導体集積回路１０１の期待値比較後、セレクタ１０６を切り替え、半導体集積回路１０２とＬＳＩテスタ１０７を電気的に接続し（ｂ−ｄ−ｅ間）、コンパレートタイミングＣ２にて期待値比較する。但し、Ｃ２＝Ｃ１＋Δｔであり、Ｃ２はＣ１と同一レート内とし、Δｔはセレクタ１０６の切り替えに要する時間とする。以降のレートについても、同様に期待値比較する。
【００２６】以上のような期待値比較の結果、半導体集積回路１０１および１０２からの出力値が、期待値と一致した場合に、検査対象である半導体集積回路１０１および１０２は良品として判定する。
【００２７】以上のようにして、出荷検査用のパフォーマンスボード１０５上に実装されたセレクタ１０６を、ＬＳＩテスタ１０７の検査用プログラムの実行により生成したコントロール信号１０８により切り替えることにより、そのセレクタ１０６を通じて、同一のテスタチャネルにおける検査用電気信号１０９を、その入出力対象の半導体集積回路１０１、１０２を順次切り替えて、複数の半導体集積回路１０１、１０２の全てのピンに対して入出力することができる。
【００２８】その結果、ＬＳＩテスタ１０７のテスタチャネル数を増やすことなく、半導体集積回路１０１、１０２に対して、ピン数が増大してもそのピン数に関係なく、容易に全てのピンについての同時測定化を図ることができるとともに、それによりテストに要する時間をも短縮することができる。
【００２９】
【発明の効果】以上のように本発明によれば、出荷検査用のパフォーマンスボード上に実装されたセレクタを、ＬＳＩテスタの検査用プログラムの実行により生成したコントロール信号により切り替えることにより、そのセレクタを通じて、同一のテスタチャネルにおけるテスト用電気信号を、その入出力対象の半導体集積回路を順次切り替えて、複数の半導体集積回路の全てのピンに対して入出力することができる。
【００３０】そのため、ＬＳＩテスタのテスタチャネル数を増やすことなく、半導体集積回路に対して、ピン数が増大してもそのピン数に関係なく、容易に全てのピンについての同時測定化を図ることができるとともに、それによりテストに要する時間をも短縮することができる。
|
| 【出願人】 |
【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
【住所又は居所】大阪府門真市大字門真１００６番地
|
| 【出願日】 |
平成１３年６月１８日（２００１．６．１８） |
| 【代理人】 |
【識別番号】１０００６８０８７
【弁理士】
【氏名又は名称】森本 義弘
|
| 【公開番号】 |
特開２００３−４８０４（Ｐ２００３−４８０４Ａ） |
| 【公開日】 |
平成１５年１月８日（２００３．１．８） |
| 【出願番号】 |
特願２００１−１８２６６８（Ｐ２００１−１８２６６８） |
|