| 【発明の名称】 |
半導体装置の試験装置及び試験方法 |
| 【発明者】 |
【氏名】井手 秀
|
| 【要約】 |
【課題】冗長救済前試験の結果に基づいて、冗長救済後試験の試験時間の短縮を図り得る半導体装置の試験方法を提供する。
【解決手段】複数の試験項目による冗長救済前試験を行い、冗長救済前試験の試験結果を解析し、その解析結果に基づいて、続いて行われる冗長救済後試験の試験項目を選択する。 |
【特許請求の範囲】
【請求項１】 複数の試験項目による冗長救済前試験を行う第一の試験装置と、前記冗長救済前試験の結果に基づいて使用冗長線増加情報及び救済不可情報を解析する第一の解析装置と、その解析結果に基づいて、冗長救済後試験の試験項目の選択と、試験項目の試験順序を調整する第二の解析装置とを備えたことを特徴とする半導体装置の試験装置。
【請求項２】 複数の試験項目による冗長救済前試験を行い、前記冗長救済前試験の試験結果を解析し、その解析結果に基づいて、続いて行われる冗長救済後試験の試験項目を選択することを特徴とする半導体装置の試験方法。
【請求項３】 複数の試験項目による冗長救済前試験を行い、前記冗長救済前試験の試験結果を解析し、その解析結果に基づいて、続いて行われる冗長救済後試験の試験項目の順序を調整することを特徴とする半導体装置の試験方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、ウェハー上に形成された多数の半導体装置の動作試験方法に関するものである。
【０００２】ウェハー上に多数形成されたＤＲＡＭ等の半導体装置は、ダイシング工程に先立って、ウェハー上の全チップに対し、複数チップ毎に並行して動作試験が行われ、不良セルが発見された場合には冗長操作が行われて、再度動作試験が行われる。このような動作試験を行うために要する試験時間は、ウェハー上に形成されるチップ数の増大、あるいは動作試験項目の増大等により、長くなっている。従って、試験コストを低減するために、試験時間の短縮を図ることが必要となっている。
【０００３】
【従来の技術】従来、ウェハー試験工程では、ウェハー上に多数形成された全チップに対し、複数チップ毎に並行して動作試験が行われる。そのウェハー試験工程を図９に従って説明する。
【０００４】まず、複数項目の動作試験からなる冗長救済前試験が行われる（ステップ１）。次いで、各チップにおいて不良セルが発見され、その不良セルが各チップにあらかじめ形成されている冗長機能により救済可能である場合には、当該チップに対しそれぞれ冗長操作が行われる（ステップ２）。
【０００５】次いで、冗長救済前試験と同様な試験項目で冗長救済後試験が行われ、各チップが正常に動作するか否かが確認される（ステップ３）。次いで、冗長救済後試験の結果が集計され（ステップ４）、その集計結果に基づいて、冗長救済後試験のプログラムへのフィードバックが行われる（ステップ５）。
【０００６】ステップ１における冗長救済前試験の一例を図１０及び図１１に従って説明すると、試験項目Ａ〜Ｆについて順次動作試験が行われ、各試験項目で不良セルが発見されると、当該不良セルのアドレスが試験装置の記憶手段に格納される（ステップ６〜２３）。
【０００７】そして、各試験項目Ａ〜Ｆの終了後に、不良アドレス救済解析ツールにより、発見された不良セルがすべて冗長可能か否かが解析され（ステップ２４）、次いでその解析結果及び各試験項目で発見された不良セルのアドレス等の試験結果が出力される(ステップ２５)。
【０００８】前記解析ツールによる解析結果の一例を図１２に示す。図１２は、８個のチップ０１〜０８に対し試験項目Ａ〜Ｆの動作試験を実施し、その結果を解析したものである。
【０００９】すなわち、試験項目Ａではチップ０１を除くチップ０２〜０８に１個ずつの不良セルが発見されて、７つの不良セルが発見され、それらの不良セルのアドレスが記憶手段に格納される。
【００１０】同様にして、試験項目Ｂ〜Ｆにおいても、各チップ０１〜０８内の不良セルの発生状況が検出され、不良セルのアドレスが記憶手段にそれぞれ格納される。このような試験結果に基づいて、例えばチップ０１では試験項目Ｄ，Ｅ，Ｆで不良セルが１個ずつ発見されているので、解析ツールによる判定では、冗長可能と判定される。
【００１１】チップ０２では試験項目Ａ，Ｂ，Ｃ，Ｅ，Ｆで不良セルが１個ずつ発見されているので、解析ツールによる判定では、冗長不能と判定される。また、冗長救済後試験の結果に基づいて不良率を算出し、その市場故障率が１０ｆｉｔ(１万個に１０個の割合)を満足する試験項目については、冗長救済後試験の試験項目から削除することにより、冗長救済後試験の試験時間短縮が図られる。
【００１２】
【発明が解決しようとする課題】上記のようなウェハー試験工程では、各試験項目において、冗長救済前試験で不良セルが発見された場合には、当該不良セルのアドレスが記憶手段に格納されるだけで、試験項目毎に発生した不良セル数を把握することしかできない。
【００１３】そして、試験項目毎に発生した不良セル数に基づいて、各チップが救済可能であるか否かを当該試験項目の終了後に判定することはできず、最終の試験項目の終了後に冗長救済可能な範囲の不良セル数であるか否かを判定している。
【００１４】従って、各試験項目を順次実施する過程で各チップの不良セルが冗長救済可能な範囲であるか否かを判定することができないとともに、試験項目毎の不良セル数に基づく各試験項目の優劣を把握することができない。
【００１５】このため、冗長救済前試験の結果に基づいて、冗長救済後試験の試験項目を削除する等の操作を行うことはできず、冗長救済前試験の結果を冗長救済後試験の時間短縮に反映させることはできないという問題点がある。
【００１６】また、冗長救済後試験の結果に基づいて不良率を算出し、その不良率に基づいて冗長後救済試験の試験項目を削除するためには、市場故障率が１００ｆｉｔを満足するチップ数における冗長救済後試験のデータが必要となる。
【００１７】従って、そのデータが集積されるまでは、冗長救済後試験の試験項目を削除して試験時間の短縮を図ることはできないという問題点がある。この発明の目的は、冗長救済前試験の結果に基づいて、冗長救済後試験の試験時間の短縮を図り得る半導体装置の試験方法を提供することにある。
【００１８】
【課題を解決するための手段】複数の試験項目による冗長救済前試験を行う第一の試験装置と、前記冗長救済前試験の結果に基づいて使用冗長線増加情報及び救済不可情報を解析する第一の解析装置と、その解析結果に基づいて、冗長救済後試験の試験項目の選択と、試験項目の試験順序を調整する第二の解析装置とを備えた。
【００１９】
【発明の実施の形態】以下、この発明を具体化した一実施の形態を図面に従って説明する。図１は、この発明の試験方法を実施するための試験装置を示す。
【００２０】管理サーバー１と、テスター２とはＬＡＮで接続され、各種情報の授受が可能となっている。前記管理サーバー１には、ロット毎の試験結果を格納する第一の管理ディレクトリ３と、試験結果を解析する解析ツール４と、冗長救済前試験プログラム及び冗長救済後試験プログラムを格納する第二の管理ディレクトリ５とが設けられる。
【００２１】前記第一の管理ディレクトリ３には前記テスターから出力される冗長救済前試験結果あるいは冗長救済後試験結果が入力される。前記解析ツール４は、冗長救済前試験結果に基づいて、不良セルを救済する冗長ビット線あるいは冗長ワード線等の使用情報や救済不可情報の解析を行い、冗長救済前試験プログラムに基づいて冗長救済後試験プログラムを生成する。
【００２２】前記テスター２は、冗長救済前試験プログラムあるいは冗長救済後試験プログラムを実行するＣＰＵ６と、不良セルのアドレスが格納される外部記憶装置７と、前記外部記憶装置７に格納されているアドレスに基づいて救済情報を生成する解析ツール８と、ＤＲＡＭ等の被試験媒体の動作試験を行うための試験パターンを生成するパターン発生装置９と、前記試験プログラムあるいは前記試験結果を格納するためのハードディスク装置１０と、外部出力装置１１と、これらを接続するバス１２とから構成される。
【００２３】次に、上記のように構成された試験装置の動作を説明する。図４は、冗長救済を行うことを前提とした試験項目で冗長救済前試験を行った後における前記テスター２の解析ツール８による解析処理動作を示す。
【００２４】まず、ウェハー上の所定数のチップに冗長救済前試験プログラムに基づいて、テスター２で所定の試験項目の動作試験が行われ、その動作試験結果が外部記憶装置７に格納された後、ＣＰＵ６は解析ツール８による冗長救済解析処理を行う（ステップ３１）。
【００２５】次いで、ＣＰＵ６は試験対象チップであるか否かを判別し(ステップ３２)、試験対象チップである場合には、前記解析ツール８から当該チップの救済可否結果及び救済可能である場合には使用する冗長線の使用本数を救済情報として読み出す（ステップ３３）。そして、前記冗長線で救済される不良セルの数をカウントする(ステップ３４)。
【００２６】すなわち、図３に示すように被冗長線Ｌに不良セル１３ａ，１３ｂ，１３ｃが接続されているとき、試験項目Ａでは三つの不良セル１３ａ，１３ｂがカウントされ、試験項目Ｂでは、さらに二つの不良セル１３ｃがカウントアップされて、五つの不良セルがカウントされる。
【００２７】次いで、ＣＰＵ６は前試験項目での使用冗長線の数と、現試験項目での使用冗長線の数を比較する（ステップ３５）。図２に示すように、例えばチップ0１〜08について最初に試験項目Ａの動作試験を行い、チップ06を除いて不良セルが発見された場合には、ＣＰＵ６は不良セルを含む各チップに対応して冗長線増加フラグを立てる。
【００２８】試験項目Ａは最初の試験項目であるので、冗長線増加フラグは「７」となり、ステップ３５では、冗長線が増加したことが判別される。また、試験項目Ａの後に試験項目Ｂの動作試験を行った場合に、新たにチップ01，06で不良セルが発見された場合には、冗長線増加フラグは「２」となる。
【００２９】ステップ３５において、冗長線の増加が判別されると、ＣＰＵ６は冗長線増加フラグのカウントアップを行い（ステップ３６）、次いで各チップ01〜08が救済可能か否かを判別する（ステップ３７）。ステップ３７では、ステップ３３で読み出した救済可否情報に基づいて判断を行う。
【００３０】そして、救済可能であれば、現試験項目で使用した冗長線の数を外部記憶装置７に格納する（ステップ３８）。また、ステップ３７で救済不能と判定すると、ＣＰＵ６は救済不可フラグのカウントアップを行い（ステップ３９）、救済不能チップを試験対象から外す(ステップ４０)。
【００３１】すなわち、図２に示すように、試験項目Ｃにおいて、チップ03は救済不能と判定され、救済不可フラグが１にカウントアップされる。ステップ３８あるいはステップ４０の後、ＣＰＵ６はチップ01〜08について解析が終了したか否か、すなわち最大同測数に達したか否かを判別し（ステップ４１）、終了していない場合にはステップ３２に移行する。
【００３２】また、終了している場合には、次の試験項目を実施し（ステップ４２）、その後ステップ３１〜４１を繰り返す。図５は、冗長救済を目的とせず、あらかじめ設定されている規格に対し良否判定を行う試験項目で冗長救済前試験を行った後の解析処理動作を示す。
【００３３】対象試験項目の終了後、ＣＰＵ６は電気的特性試験であるか否かを判別し（ステップ５１）、電気的特性試験である場合には当該試験の実施によって得られた複数チップのデータを外部記憶装置７から読み出す（ステップ５２）。
【００３４】次いで、読み出したデータが規格内に納まっているか否かを判別する（ステップ５３）。規格外のチップが存在する場合には、当該チップの情報を読み出し（ステップ５４）、次いで当該チップが不良であるか否かを判別する（ステップ５５）。
【００３５】そして、不良チップである場合には、当該試験項目に対し不良フラグを「１」カウントアップし（ステップ５６）、当該チップを試験対象から除外する（ステップ５７）。
【００３６】次いで、対象チップの解析が最大同測数に達したか否かが判別され（ステップ５８）、最大同測数に達していない場合には、ステップ５５〜５７を繰り返す。また、ステップ５５において不良チップでないと判別された場合には、ステップ５８に移行する。
【００３７】ステップ５１において電気的特性試験ではない場合、ステップ５３において読み出されたデータがすべて規格内である場合及びステップ５８において最大同測数である場合には、図６に示すステップ５９に移行して、電気的動作試験であるか否かを判別する。
【００３８】ステップ５９において電気的動作試験である場合には、次いでＣＰＵ６はパターン発生器９で生成された試験パターンによる動作試験が最後まで動作したか否かを判別する（ステップ６０）。
【００３９】ステップ６０において、試験パターンが最後まで動作しなかった場合、不良チップの情報を読み出し（ステップ６１）、次いで当該チップが不良であるか否かを判別する（ステップ６２）。
【００４０】そして、不良チップである場合には、当該試験項目に対し不良フラグを「１」カウントアップし（ステップ６３）、当該チップを試験対象から除外する（ステップ６４）。
【００４１】次いで、対象チップの解析が最大同測数に達したか否かが判別され（ステップ６５）、最大同測数に達していない場合には、ステップ６２〜６４を繰り返す。また、ステップ６２において不良チップでないと判別された場合には、ステップ６５に移行する。
【００４２】ステップ５９において電気的特性試験ではない場合、ステップ６０において試験パターンが最後まで動作した場合及びステップ６５において最大同測数である場合には、次の試験項目による動作試験が行われる。
【００４３】そして、このような動作により、各試験項目における不良発生状況が把握可能となる。図４〜図６に示す動作に基づいて得られた情報は、各チップ毎に外部記憶装置７に格納され、各ウェハー上のすべてのチップの測定が終了した後に、各ウェハーの冗長救済前試験結果として管理サーバー１に転送される。
【００４４】管理サーバー１の解析ツール４は、冗長救済前試験結果について解析動作を行い、その解析結果を第二の管理ディレクトリ５に転送する。図７及び図８に従って解析ツール４による解析動作を説明する。まず、冗長救済前試験の各試験項目において、使用した冗長線増加フラグと、救済不可フラグの読み出しを行い、この動作を最終試験項目まで繰り返す（ステップ７１，７２）。
【００４５】次いで、ステップ７３，７４で冗長線増加フラグと、救済不可フラグの集計をロット単位で行うための判別を行い、最終ウェハーの試験結果の読み出しが終了するまで、ステップ７１〜７４が繰り返される。
【００４６】図２に示す冗長救済前試験結果によれば、例えば試験項目Ａでは冗長線増加フラグは「７」であり、救済不可フラグは「０」である。次いで、救済不可フラグの集計及び冗長線増加フラグの集計が行われ（ステップ７５，７６）、このような集計動作が最終試験項目まで繰り返される（ステップ７７）。
【００４７】図２に示す冗長救済前試験結果によれば、試験項目Ａの冗長線増加率は７／８＝８７.５パーセント、救済不可率は０パーセント、試験項目Ｂの冗長線増加率は２５.０パーセント、救済不可率は０パーセント、試験項目Ｃの冗長線増加率は５０.０パーセント、救済不可率は１２.５パーセント、試験項目Ｄの冗長線増加率は１４.２パーセント、救済不可率は０パーセント、試験項目Ｅの冗長線増加率は０パーセント、救済不可率は０パーセント、試験項目Ｆの冗長線増加率は１４.２パーセント、救済不可率は０パーセントとなる。
【００４８】次いで、冗長線増加フラグの集計値が当該試験項目の除外を判定するための基準値を超えているか否かが判別される（ステップ７８）。そして、冗長線増加フラグの集計値が基準値を超えない場合には、ステップ８０に移行し、冗長線増加フラグの集計値が基準値を超える場合には、冗長救済後試験実施フラグをカウントアップして（ステップ７９）、ステップ８０に移行する。
【００４９】ステップ８０では、救済不可フラグの集計値が当該試験項目の除外を判定するための基準値以内に納まっているか否かが判別される。そして、冗長線増加フラグの集計値が基準値を超えない場合には、ステップ８２に移行し、冗長線増加フラグの集計値が基準値を超える場合には、冗長救済後試験実施フラグをカウントアップして（ステップ８１）、ステップ８２に移行する。
【００５０】ここで、冗長線増加率及び救済不可率の基準値を１パーセントとすれば、試験項目Ｅ以外の各試験項目で冗長救済後試験実施フラグがカウントアップされる。ステップ８２では、最終試験項目であるか否かが判別される。そして、ステップ７８〜８１が最終試験項目まで繰り返される。
【００５１】次いで、冗長線増加フラグの集計値あるいは救済不可フラグの集計値に基づいて、試験項目の並べ替えを行うか否かを判別する（ステップ８３）。ステップ８３で並び替えの実施が選択されない場合には、ステップ８７に移行して、試験項目Ｅ以外で冗長救済後試験実施フラグがカウントアップされているので、試験項目Ａ〜Ｄ及び同Ｆを冗長救済後試験実施項目とする情報が作成される。
【００５２】ステップ８３で並び替えの実施が選択され、次いでステップ８４で冗長線増加フラグが多い順での並び替えが選択されると、ステップ８５で試験項目Ａ，Ｃ，Ｂ，Ｄ，Ｆの順に並び替えが行われる。そして、その順番に基づいて、ステップ８７で冗長救済後試験実施情報が作成される。
【００５３】また、ステップ８４で冗長線増加フラグが少ない順での並び替えが選択されると、ステップ８６で試験項目Ｆ，Ｄ，Ｂ，Ｃ，Ａの順に並び替えが行われる。そして、その順番に基づいて、ステップ８７で冗長救済後試験実施情報が作成される。
【００５４】上記のように構成された試験装置では、次に示す作用効果を得ることができる。
（１）冗長救済前試験の試験結果を冗長救済後試験の内容に反映させることができる。
【００５５】（２）冗長救済前試験の試験結果において、不良セルが発見されない試験項目を、冗長救済後試験の試験項目から削除することにより、冗長救済後試験の試験時間を短縮することができる。
【００５６】（３）冗長救済前試験の試験結果に基づいて、冗長救済後試験として行う試験項目の順番を入れ替えて、効率のよい冗長救済後試験を行うことができる。
（４）冗長救済前試験の各試験項目が終了する毎に、各チップが救済可能か否かを判定することができる。従って、救済不能と判定されたチップに対しては、続いて行われる冗長救済前試験を省略することができる。
【００５７】（５）冗長救済後試験のデータを蓄積することなく、冗長救済前試験の試験結果に基づいて冗長救済後試験の試験項目の削除を行うことができる。前記実施の形態は、次に示すように変更することもできる。・冗長線増加率及び救済不可率の基準値は、１パーセント以外の任意の値に設定してもよい。
【００５８】(付記１) 複数の試験項目による冗長救済前試験を行う第一の試験装置と、前記冗長救済前試験の結果に基づいて使用冗長線増加情報及び救済不可情報を解析する第一の解析装置と、その解析結果に基づいて、冗長救済後試験の試験項目の選択と、試験項目の試験順序を調整する第二の解析装置とを備えたことを特徴とする半導体装置の試験装置。（１）
（付記２） 複数の試験項目による冗長救済前試験を行い、前記冗長救済前試験の試験結果を解析し、その解析結果に基づいて、続いて行われる冗長救済後試験の試験項目を選択することを特徴とする半導体装置の試験方法。（２）
（付記３） 複数の試験項目による冗長救済前試験を行い、前記冗長救済前試験の試験結果を解析し、その解析結果に基づいて、続いて行われる冗長救済後試験の試験項目の順序を調整することを特徴とする半導体装置の試験方法。（３）
（付記４） 複数の試験項目による一次試験を行い、前記一次試験の試験結果を解析し、その解析結果に基づいて、続いて行われる二次試験の試験項目を選択することを特徴とする半導体装置の試験方法。
【００５９】（付記５) 複数の試験項目による冗長救済前試験を行い、前記冗長救済前試験の結果に基づいて冗長操作を行い、前記冗長救済前試験の結果に基づいて使用冗長線増加情報及び救済不可情報を解析し、その解析結果に基づいて、冗長救済後試験の試験項目の選択と、試験項目の試験順序を調整することを特徴とする半導体装置の試験方法。
【００６０】
【発明の効果】以上詳述したように、この発明は冗長救済前試験の結果に基づいて、冗長救済後試験の試験時間の短縮を図り得る半導体装置の試験方法を提供することができる。
|
| 【出願人】 |
【識別番号】０００００５２２３
【氏名又は名称】富士通株式会社
|
| 【出願日】 |
平成１２年８月４日（２０００．８．４） |
| 【代理人】 |
【識別番号】１０００６８７５５
【弁理士】
【氏名又は名称】恩田 博宣 （外１名）
|
| 【公開番号】 |
特開２００２−５６６９１（Ｐ２００２−５６６９１Ａ） |
| 【公開日】 |
平成１４年２月２２日（２００２．２．２２） |
| 【出願番号】 |
特願２０００−２３６７２７（Ｐ２０００−２３６７２７） |
|