トップ :: G 物理学 :: G11 情報記憶




【発明の名称】 半導体記憶装置及びその評価方法
【発明者】 【氏名】広瀬 正和
【要約】 【課題】ウエハテストにより、正確に短時間でセルフリフレッシュ周期の調整が可能な半導体記憶装置を提供すること。

【解決手段】セルフリフレッシュモードを有する半導体記憶装置において、モード検出手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、アドレス発生手段が、セルフリフレッシュ周期にはＬレベル、該セルフリフレッシュ周期の経過後にはＨレベルのモニタ信号を出力するように、ＬレベルとＨレベルのモニタ信号とを繰り返し出力し、かつ、該イネーブル信号に応答してＬレベルのモニタ信号を出力するモニタ信号出力手段を有し、入出力手段は、複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、モニタモード制御信号出力手段からの信号とモニタ信号出力手段からの信号とが出力されるように構成した。
【特許請求の範囲】
【請求項１】 複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力手段に接続された複数のデータ入出力端子とを有する半導体記憶装置において、該モード検出手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、該アドレス発生手段が、セルフリフレッシュ周期にはＬレベルのモニタ信号を、セルフリフレッシュ周期の経過後にはＨレベルのモニタ信号を出力するように、ＬレベルとＨレベルのモニタ信号を繰り返し出力し、かつ、該イネーブル信号に応答してＬレベルのモニタ信号を出力するモニタ信号出力手段を有し、該入出力手段は、該複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、該モニタモード制御信号出力手段からの信号と該モニタ信号出力手段からの信号とが出力されて成ることを特徴とする半導体記憶装置。
【請求項２】 上記出力バッファが、アドレス発生手段からの信号に対応して、上記セルフリフレッシュ周期にはＨレベルの信号を出力する第１の出力回路と、上記セルフリフレッシュ周期の経過後にはＬレベルの信号を出力する第２の出力回路とを有する請求項１記載の半導体記憶素子。
【請求項３】 複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力バッファに接続された複数のデータ入出力端子とを有する半導体記憶装置において、アドレス発生手段からの信号に対応して、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期の経過後にＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを有する半導体記憶装置。
【請求項４】 上記出力手段が、上記セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含む請求項３記載の半導体装置。
【請求項５】 複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力バッファに接続された複数のデータ入出力端子とを有し、該アドレス発生手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期にはＬレベル、該セルフリフレッシュ周期の経過後にはＨレベルを繰り返すモニタ信号を出力するモニタ信号出力手段を有する半導体記憶装置の評価方法であって、外部から上記データ入出力端子を介して、１点以上の時間基準パルス信号を入力し、該パルス信号の入力時における上記モニタ信号がＨレベルかＬレベルかを判定し、セルフリフレッシュ周期を調整することを特徴とする半導体記憶装置の評価方法。
【請求項６】 上記半導体装置は、モード検出手段が、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、入出力手段は、複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、該モニタモード制御信号出力手段からの信号と該モニタ信号出力手段からの信号とが出力されて成るものであることを特徴とする請求項５記載の評価方法。
【請求項７】 上記半導体装置は、アドレス発生手段からの信号に対応して、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期の経過後にはＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを有し、上記データ入出力端子に代えて、モニタパッドから上記モニタ信号を出力させることを特徴とする請求項５記載の評価方法。
【請求項８】 上記出力手段が、上記セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含む請求項７記載の評価方法。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、セルフリフレッシュモードを有する半導体記憶装置及びその評価方法に関する。
【０００２】
【従来の技術】半導体記憶装置、特にダイナミック型ＲＡＭ（以下、ＤＲＡＭと略す。）の高集積化に伴い、メモリセルに書込まれたデータを保持することが可能なデータ保持時間が減少する傾向にある。そのため、ＤＲＡＭにおいては、保持されたデータを各メモリセルに対して再書込みする動作、いわゆるリフレッシュを一定の間隔で行う必要がある。通常、ＤＲＡＭ内部において、リフレッシュアドレス及びリフレッシュ起動信号をＤＲＡＭ内部で発生させてリフレッシュを行うセルフリフレッシュが行われている。
【０００３】セルフリフレッシュの動作間隔であるセルフリフレッシュ周期は、メモリセルのリフレッシュ特性との兼ね合いで決定されている。すなわち、周期を長くし過ぎると、Ｈレベルデータの読出しマージンが減少し、本来Ｈレベルデータが書込まれているべきメモリセルに対して、Ｌレベルデータに変ってしまうというエラーを引起す。また、周期を短くし過ぎると、セルフリフレッシュの動作回数の増加やセルフリフレッシュ電流の増加により、消費電力が増大する。
【０００４】ここで、セルフリフレッシュ周期は、ウエハテストにおいて、ＩＣテスタにより測定したスタンバイ電流値とセルフリフレッシュ電流値とから基本周期を概算により求めている。そして、その値に基いてセルフリフレッシュ周期を調整している。すなわち、セルフリフレッシュ周期が短い時には長くなるように調整し、セルフリフレッシュ周期が長い時には短くなるように調整している。
【０００５】また、他の方法として、特開平６−２３６６８２号公報には、外部からのテスト信号に応答してセルフリフレッシュ周期に同期した信号をデータ出力回路へ供給する手段を設けることにより、ＩＣテスタによりセルフリフレッシュの周期の測定が可能な半導体記憶装置が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ウエハテストで算出したセルフリフレッシュ周期はプロセスや測定のバラツキなどにより十分に正確なセルフリフレッシュ周期を算出することができないという問題がある。
【０００７】また、特開平６−２３６６８２号公報の方法は、内部ＲＡＳ起動信号に同期させたモニタ信号を出力させているので、セルフリフレッシュ周期に比べて出力期間が非常に短いＬレベルのモニタ信号を検出する必要がある。そのため、バイナリサーチ等が必要となり、テスト時間がかかるという問題がある。
【０００８】また、オシロスコープで、電源電圧がセルフリフレッシュの周期毎に低下するのをモニタすることにより正確にセルフリフレッシュ周期を測定することが可能である。しかし、この方法は人手による測定となるため、ウエハテストでセルフリフレッシュ周期を自動測定して調整することができないので、テスト時間がかなりかかるという問題がある。
【０００９】そこで、本発明は、ウエハテストにより、正確に短時間でセルフリフレッシュ周期の調整が可能な半導体記憶装置を提供することを目的とした。
【００１０】
【課題を解決するための手段】上記課題を解決するため、本発明の半導体記憶装置は、複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力手段に接続された複数のデータ入出力端子とを有する半導体記憶装置において、該モード検出手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、該アドレス発生手段が、セルフリフレッシュ周期にはＬレベル、セルフリフレッシュ周期の経過後にはＨレベルのモニタ信号を出力するように、ＬレベルとＨレベルのモニタ信号とを繰り返し出力し、かつ、該イネーブル信号に応答してＬレベルのモニタ信号を出力するモニタ信号出力手段を有し、該入出力手段は、該複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、該モニタモード制御信号出力手段からの信号と該モニタ信号出力手段からの信号とが出力されて成ることを特徴とする。
【００１１】また、本発明の半導体記憶装置には、上記出力バッファが、アドレス発生手段からの信号に対応して、上記セルフリフレッシュ周期にはＨレベルの信号を出力する第１の出力回路と、上記セルフリフレッシュ周期の経過後にはＬレベルの信号を出力する第２の出力回路とを有するものを用いることができる。
【００１２】本発明の半導体記憶装置は、複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力バッファに接続された複数のデータ入出力端子とを有する半導体記憶装置において、アドレス発生手段からの信号に対応して、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期の経過後にＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを有することを特徴とする。
【００１３】また、本発明の半導体記憶装置は、上記出力手段が、上記セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含むものを用いることができる。
【００１４】本発明の評価方法は、複数のメモリセルを含むメモリセルアレイと、外部から入力されるモード指定信号に応答して、セルフリフレッシュモードが指定されたことを検出してモードトリガ信号を出力するモード検出手段と、該モード検出手段の検出結果に応答して、メモリセルアレイ内のメモリセルを指定する内部アドレス信号を発生するアドレス発生手段と、該メモリセルからのデータ読込み又は該メモリセルへのデータの書込みを行う入出力手段と、該入出力バッファに接続された複数のデータ入出力端子とを有し、該アドレス発生手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期にはＬレベル、該セルフリフレッシュ周期の経過後にはＨレベルを繰り返すモニタ信号を出力するモニタ信号出力手段を有する半導体記憶装置の評価方法であって、外部から上記データ入出力端子を介して、１点以上の時間基準パルス信号を入力し、該パルス信号の入力時における上記モニタ信号がＨレベルかＬレベルかを判定し、セルフリフレッシュ周期を調整することを特徴とする。
【００１５】また、本発明の評価方法は、上記半導体装置として、モード検出手段が、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、入出力手段は、複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、該モニタモード制御信号出力手段からの信号と該モニタ信号出力手段からの信号とが出力されて成るものを用いることができる。
【００１６】また、本発明の評価方法は、上記半導体装置は、アドレス発生手段からの信号に対応して、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期の経過後にはＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを有し、上記データ入出力端子に代えて、モニタパッドから上記モニタ信号を出力させるものを用いることができる。また、さらに、上記出力手段が、上記セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含むものを用いることもできる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の実施の形態について説明する。
実施の形態１．図１は、本発明の実施の形態１に係る半導体記憶装置２００の構成の一例を示す機能ブロック図である。
【００１８】モード検出手段としてアドレスバッファ２２０は、アドレスピンから外部アドレス信号を取り込み、対応する内部アドレス信号を制御回路２４０に出力する。制御バッファ２３０は、複数の制御ピンから外部制御信号を受け、対応する内部制御信号を制御回路２４０に出力する。
【００１９】制御回路２４０は、アドレスバッファ２２０から受ける内部アドレス信号及び制御バッファ２３０から受ける内部制御信号に応答して内部回路を動作させる内部信号を生成する。アドレス発生手段としてモードレジスタ２５０は、制御回路２４０から内部信号を受ける。内部信号の１つがモードレジスタ２５０に取り込まれることにより、半導体記憶装置２００の動作モードが決定される。また、制御回路２４０からは出力許可信号φZOEMが入出力バッファ２８０に出力される。
【００２０】メモリセルアレイ２７０は図示しない複数のメモリセルを含み、制御回路２４０からの内部信号およびモードレジスタ２５０で決定されたモードに応答してメモリセルへのデータの書込み又は読出しを行う。入出力手段として入出力バッファ２８０は、入出力データピンＤＱからメモリセルアレイ２６０に書込むデータを受け、又はメモリセルアレイ２６０から読出したデータを、データバス信号で出力に対する反転データ信号φZDDとして、複数のデータ入力端子として、例えば、入出力データピンＤＱに出力する。
【００２１】クロックバッファ２１０は、外部クロック信号ｅｘｔ．ＣＬＫを受け、これに同期した内部クロック信号を出力する。制御回路２４０、アドレスバッファ２２０及び制御バッファ２３０を含む内部回路は、外部クロック信号に対応する内部クロック信号の立上がりタイミングに同期して動作する。
【００２２】クロックバッファ２１０は、さらに外部クロックイネーブル信号ｅｘｔ．ＣＫＥを受けて、対応する内部信号を出力する。外部クロックイネーブル信号は、セルフリフレッシュモードにおいて、Ｌレベルを保ち、セルフリフレッシュモード以外のモードでは、常にＨレベルを保つ。
【００２３】モードレジスタ２５０は、複数の外部制御信号とＬレベルの外部クロックイネーブル信号に対応する内部信号との組合せにより、セルフリフレッシュモードが指定されたことを検出して、セルフリフレッシュトリガ信号を出力するとともに、セルフリフレッシュ周期のモニタモードのイネーブル信号φZTEを入出力バッファ２８０に出力する。さらに、セルフリフレッシュカウンタ２６０は、セルフリフレッシュトリガ信号に応答して、内部アドレス信号を発生させメモリセル２７０に出力するとともに、セルフリフレッシュ周期に対応する内部信号φZPHYを入出力バッファ２８０に出力する。
【００２４】セルフリフレッシュモードでは、セルフリフレッシュカウンタ２６０により発生した内部アドレス信号に基き、メモリセルアレイ２７０に含まれるメモリセルのリフレッシュが自動的に行われる。クロックバッファ２１０以外のバッファは、Ｌレベルの外部クロックイネーブル信号に対応する内部信号に応答して、動作を停止する。すなわち、セルフリフレッシュモードでは、アドレスピン、制御ピン及びデータ入出力ピンＤＱからの入力は、受付禁止状態となり、クロックバッファ２１０のみが動作状態にある。
【００２５】図２は、本実施の形態１に係る半導体記憶装置に用いる入出力手段の構成の一例を示す回路図である。ノアゲート１１の一入力には制御回路２４０からの出力信号φZOEMが印加され、他入力にはメモリセルアレイ２７０からの反転データ信号φZDDが印加されている。このノアゲート１１の出力はインバータ１２を介して出力ＭＯＳ素子１３のゲート入力となる。
【００２６】また、モードレジスタ２５０からの信号φZTEと、セルフリフレッシュカウンタ２６０からの信号φPHYとはノアゲート２６の各入力とされ、その出力は複合ゲート２２のノアゲートの一入力となる。そのノアゲートの他入力には、複合ゲート２２のアンドゲートの出力が印加されている。アンドゲートの一入力には、インバータ２１を介してφZOEMが印加され、他入力にはφZDDが印加されている。複合ゲート２２からの出力はインバータ２３を介して出力ＭＯＳ素子２４のゲート入力となる【００２７】図３は、本実施の形態１に係る半導体記憶装置の動作を示すタイミングチャートである。セルフリフレッシュ周期モニタモードが指定された場合、ＬレベルのφZTEが出力される。φZPHYは、セルフリフレッシュ周期モニタモードが指定されるとＬレベルとなり、セルフリフレッシュ周期に対応して、すなわち、セルフリフレッシュモード動作中はＬレベル、セルフリフレッシュモード終了時はＨレベルとなり、これを繰り返す。φZOEMは、セルフリフレッシュモードの時はＨレベル固定となる。
【００２８】セルフリフレッシュ周期モニタモードが指定される前は、φZTEとφZPHYとはＨレベル、入出力ピンＤＱからの出力信号φDQは、高インピーダンス（Ｈi-z）である。しかし、セルフリフレッシュ周期モニタモードが指定されると、φZTEとφZPHYとはＬレベルとなるので、ノアゲート２６の出力はＨレベルとなり、この時、複合ゲート１の出力はＬレベルとなり、インバータ２４の出力がＨレベルとなる。そして、出力ＭＯＳ素子２５を介して、入出力ピンＤＱにＬレベルに対応したデータが出力される。
【００２９】セルフリフレッシュの一周期が経過すると、φZPHYはＨレベルとなるので、ノアゲート２６の出力はＬレベルとなり、この時、複合ゲート１の出力はＨレベルとなり、インバータ２４の出力がＬレベルとなる。そして、出力ＭＯＳ素子１３を介して、入出力ピンＤＱにＨレベルの高インピーダンスのデータが出力される。このように、セルフリフレッシュ周期に対応して入出力ピンＤＱからＨレベルとＬレベルの信号が交互に出力される。
【００３０】次に、セルフリフレッシュ周期を調整する方法について説明する。セルフリフレッシュ周期モニタモードを指定してから所定時間後、入出力ピンＤＱの一つから、ＩＣテスタにより、所定のセルフリフレッシュ周期に対応する時間基準パルス信号を入力し、他の入出力ピンＤＱから出力信号をモニタする。例えば、図２の時間Ａにおいて時間基準パルス信号を入力する。この時間Ａにおいて、出力信号がＬレベルであるならば、測定した半導体記憶装置のセルフリフレッシュ周期が時間Ａよりも長いことがわかる。一方、時間Ａにおける出力信号がＨi-zであるならばセルフリフレッシュ周期が時間Ａよりも短いことがわかる。これより、測定した半導体記憶装置のセルフリフレッシュ周期が時間Ａよりも長い場合には、セルフリフレッシュ周期が短くなるように調整し、セルフリフレッシュ周期が時間Ａよりも短い場合には、セルフリフレッシュ周期が短くなるように調整する。
【００３１】また、２つの時間基準パルス信号を入力する方法も用いることができる。図２において、φ■STRBで示され、所定のセルフリフレッシュ周期のＨレベルとＬレネルの信号の境界の前後となるような時間Ｂ，Ｃの時間基準パルス信号を連続してＩＣテスタにより入力する。時間Ｂにおける出力信号がＬレベルであるならば、測定した半導体記憶装置のセルフリフレッシュ周期が時間Ｂよりも長く、時間Ｃにおける出力信号がＨi-zであるならばセルフリフレッシュ周期が時間Ｂと時間Ｃとの間であることがわかる。また、時間Ｃでも出力信号がＬレベルであるならばセルフリフレッシュ周期が時間Ｃよりも短いことがわかる。この結果に応じて測定した半導体記憶装置のセルフリフレッシュ周期を調整する。また測定ポイントは３ポイント以上であっても、上記と同様な方法によりセルフリフレッシュ周期を調整することができる。
【００３２】また、バイナリサーチなどの方法により出力信号のＬレベルとＨi-zとの境界を測定することにより、正確にセルフリフレッシュ周期を自動測定できる。
【００３３】本実施の形態１によれば、出力端子からセルフリフレッシュ周期に対応したモニタ信号を出力することができ、ウエハテスト時に短時間でセルフリフレッシュ周期の調整が可能となる。これにより、Ｈレベルデータの読出しマージンの減少を抑制し、かつ、消費電力の増大を抑制できる。また、正確にセルフリフレッシュ周期の測定を行うことができるので、プロセスのバラツキなどにより生じる、セルフリフレッシュ周期のロット間あるいはウエハ面内におけるバラツキを正確に評価することもできる。
【００３４】なお、本実施の形態１では、セルフリフレッシュ周期に対応して入出力ピンＤＱからＨレベルとＬレベルの信号が交互に出力されるようにした場合を示したが、φZPHYの代りに、セルフリフレッシュ周期モニタモードが指定されるとＬレベルとなり、セルフリフレッシュの一周期が経過するとＨレベルを維持するような信号を用いることもできる。これにより、より短時間でセルフリフレッシュ周期の調整が可能となる。
【００３５】実施の形態２．本実施の形態２に係る半導体記憶装置は、図３に示す入出力バッファを用いた以外の構成を示す回路図である。第１の出力回路は、以下の通りに構成されている。すなわち、φZTEとφZPHYとは、ノアゲート５６の各入力とされ、ノアゲート５６の出力は複合ゲート４２の一入力となる。φZOEMとφZDDとは、複合ゲート４２のアンドゲートの各入力とされ、その出力は複合ゲート４２のノアゲートの一入力となる。複合ゲート４２の出力は、インバータ４３を介して出力ＭＯＳ素子４４のゲート入力となる。
【００３６】第２の出力回路は、複合ゲート３１と、インバータ３２と出力ＭＯＳ素子３３とから構成されている。すなわち、φZOEMとφZDDとは、複合ゲート３１のノアゲートの各入力とされ、その出力は複合ゲート３１のナンドゲートの一入力となる。複合ゲート３１のナンドゲートの他入力には、ナンドゲート５２の出力が印加されている。複合ゲート３１の出力は、インバータ３２を介して出力ＭＯＳ素子３３のゲート入力となる。
【００３７】実施の形態１と同様に、セルフリフレッシュ周期モニタモードが指定された場合、ＬレベルのφZTEが出力される。φZPHYは、セルフリフレッシュ周期モニタモードが指定されるとＬレベルとなり、セルフリフレッシュ周期に対応して、すなわち、セルフリフレッシュモード動作中はＬレベル、セルフリフレッシュモード終了時はＨレベルとなり、これを繰り返す。φZOEMは、セルフリフレッシュモードの時はＨレベル固定となる。
【００３８】セルフリフレッシュ周期モニタモードが指定されると、ノアゲート５６の出力はＨレベルとなり、セルフリフレッシュの一周期が経過するとＬレベルとなり、セルフリフレッシュ周期に対応してこれを繰り返す。複合ゲート４の出力は、ノアゲート５６の出力がＨレベルとなるとＬレベルとなり、Ｌレベルの信号がＤＱピンから出力される。セルフリフレッシュの一周期が経過すると、ノアゲート５６の出力はＬレベル、ナンドゲート５２の出力はＨレベルとなり、複合ゲート３の出力はＨレベルとなりＤＱピンからＨレベルの信号が出力される。
【００３９】本実施の形態２によれば、実施の形態１の効果が得られるのみならず、より精度の高いモニタ信号を出力できるので、より正確なセルフリフレッシュ周期の調整が可能となる。
【００４０】実施の形態３．図５は本実施の形態３に係る半導体記憶装置に設けたモニタパッドに含まれる出力手段の構成を示す回路図である。出力手段は、アドレス発生手段からの信号に対応して、セルフリフレッシュの動作終了時にはＬレベルの信号を出力する出力回路を含む。すなわち、モードレジスタ２５０からの信号φZTEと、セルフリフレッシュカウンタ２６０からの信号φZPHYとはノアゲート６１の各入力とされ、その出力は、インバータ６２,６３を介して出力ＭＯＳ素子６４のゲート入力となる【００４１】セルフリフレッシュ周期モニタモードが指定された場合、ＬレベルのφZTEが出力される。φZPHYは、セルフリフレッシュ周期モニタモードが指定されるとＬレベルとなり、セルフリフレッシュ周期に対応して、すなわち、セルフリフレッシュモード動作中はＬレベル、セルフリフレッシュモード終了時はＨレベルとなり、これを繰り返す。
【００４２】セルフリフレッシュ周期モニタモードが指定されると、φZTEとφZPHYとはＬレベルとなるので、ノアゲート６１の出力はＨレベルとなり、モニタパッドからＬデータが出力される。そして、セルフリフレッシュの一周期が経過すると、ノアゲート６１の出力はＬレベルとなり、Ｈi-zとなる。
【００４３】本実施の形態３によれば、モニタパッドからセルフリフレッシュ周期に対応したモニタ信号を出力させることができる。さらに、実施の形態１と同様の方法により、ＩＣテスタを用いて時間基準パルス信号を入力することにより、ウエハテスト時において、セルフリフレッシュ周期の調整を短時間で正確に行うことができる。なお、本実施の形態３に用いるモニタパッドは、実施の形態１の半導体記憶装置のみならず、従来の半導体記憶装置にも設けることができる。
【００４４】実施の形態４．本実施の形態４に係る半導体記憶装置に設けるモニタパッドは、出力手段が、セルフリフレッシュの動作中にＨレベルの信号を出力する出力回路を含む以外は、実施の形態３と同様の構成を有する。図５は、本実施の形態４に係る測定用装置の出力手段の構成を示す回路図である。モードレジスタ２５０からのφZTEと、セルフリフレッシュカウンタ２６０からのφZPHYとはノアゲート７１の各入力とされ、その出力は、インバータ７２を介して出力ＭＯＳ素子７３のゲート入力となる。
【００４５】一方、φZTEはインバータ８１を介してナンドゲート８２の一入力となり、φZPHYは他入力となる。ナンドゲート８２の出力は、インバータ８３を介して出力ＭＯＳ素子８４のゲート入力となる。
【００４６】セルフリフレッシュ周期モニタモードが指定された場合、ＬレベルのφZTEが出力される。φZPHYは、セルフリフレッシュ周期モニタモードが指定されるとＬレベルとなり、セルフリフレッシュ周期に対応して、すなわち、セルフリフレッシュモード動作中はＬレベル、セルフリフレッシュモード終了時はＨレベルとなり、これを繰り返す。
【００４７】セルフリフレッシュ周期モニタモードが指定されると、φZTEとφZPHYとはＬレベルとなるので、ノアゲート７１の出力はＨレベルとなり、Ｈレベルの信号がモニタパッドから出力される。そして、セルフリフレッシュの一周期が経過すると、ナンドゲート６１の出力はＬレベルとなり、Ｌレベルの信号がモニタパッドから出力されると。
【００４８】本実施の形態４によれば、実施の形態３と同様の効果が得られるのみならず、より精度の高いモニタ信号を出力できるので、より正確なセルフリフレッシュ周期の調整が可能となる。
【００４９】
【発明の効果】以上述べたように、本発明の半導体記憶装置は、モード検出手段が、セルフリフレッシュの動作間隔である、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、アドレス発生手段が、該セルフリフレッシュ周期にはＬレベル、該セルフリフレッシュ周期の経過後にはＨレベルのモニタ信号を出力するように、ＬレベルとＨレベルのモニタ信号とを繰り返し出力し、かつ、該イネーブル信号に応答してＬレベルのモニタ信号を出力するモニタ信号出力手段を有し、入出力手段は、複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの出力バッファに、モニタモード制御信号出力手段からの信号とモニタ信号出力手段からの信号とが出力されるようにしたので、出力端子からセルフリフレッシュ周期に対応したモニタ信号を出力することができ、ウエハテスト時に短時間で正確にセルフリフレッシュ周期の調整が可能となる。
【００５０】また、本発明の半導体記憶装置は、出力バッファが、アドレス発生手段からの信号に対応して、上記セルフリフレッシュ周期にはＨレベルの信号を出力する第１の出力回路と、上記セルフリフレッシュ周期の経過後にはＬレベルの信号を出力する第２の出力回路とを有するようにしたので、より精度の高いモニタ信号を出力でき、より正確なセルフリフレッシュ周期の調整が可能となる。
【００５１】また、本発明の半導体記憶装置は、アドレス発生手段からの信号に対応してセルフリフレッシュ周期の経過後にＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを設けるようにしたので、簡便にセルフリフレッシュ周期の調整が可能となる。
【００５２】また、本発明の半導体記憶装置は、出力手段が、セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含むようにしたので、より精度の高いモニタ信号を出力でき、より正確なセルフリフレッシュ周期の調整が可能となる。
【００５３】また、本発明の評価方法は、外部から上記データ入出力端子を介して、時間基準パルス信号を入力し、該パルス信号の入力時における上記モニタ信号がＨレベルかＬレベルかを判定し、次いで、上記モニタ信号の信号レベルが切換わるまで、該パルス信号の時間間隔を変化させて、セルフリフレッシュ周期を測定するようにしたので、ウエハテスト時において、正確に短時間でセルフリフレッシュ周期の調整を行うことができる。
【００５４】また、本発明の評価方法は、モード検出手段が、セルフリフレッシュ周期のモニタモードを指定するイネーブル信号を出力するモニタモード制御信号出力手段を有し、入出力手段は、複数のデータ入出力端子に対応した複数の入力及び出力バッファを有し、少なくとも一つの該出力バッファに、該モニタモード制御信号出力手段からの信号と該モニタ信号出力手段からの信号とが出力されて成る半導体記憶装置に適用することにより、より正確に短時間でセルフリフレッシュ周期の調整を行うことができる。
【００５５】また、本発明の評価方法は、アドレス発生手段からの信号に対応してセルフリフレッシュ周期の経過後にはＬレベルの信号を出力する出力回路を含む出力手段を有するモニタパッドを用いるようにしたので、簡便にセルフリフレッシュ周期の調整を行うことができる。
【００５６】また、本発明の評価方法は、モニタパッドに含まれる出力手段が、セルフリフレッシュ周期にはＨレベルの信号を出力する出力回路を含むようにしたので、より精度の高いモニタ信号を出力でき、より正確なセルフリフレッシュ周期の調整が可能となる。
【出願人】 【識別番号】０００００６０１３
【氏名又は名称】三菱電機株式会社
【出願日】 平成１２年８月８日（２０００．８．８）
【代理人】 【識別番号】１０００６２１４４
【弁理士】
【氏名又は名称】青山 葆 （外１名）
【公開番号】 特開２００２−５６６７０（Ｐ２００２−５６６７０Ａ）
【公開日】 平成１４年２月２２日（２００２．２．２２）
【出願番号】 特願２０００−２３９７３２（Ｐ２０００−２３９７３２）