トップ :: G 物理学 :: G11 情報記憶




【発明の名称】 表示記憶機能付きマトリックス型画像表示装置の駆動回路装置
【発明者】 【氏名】岡村淳一
【要約】 【課題】液晶およびEL(Electro-Luminescence)素子をマトリックス状に配置したフラットディスプレー装置の記憶セルの画像情報の読み書きと駆動回路への情報の転送を両立し,且つ省電力性も保持する.【解決手段】本発明の表示記憶機能付きマトリックス型画像表示装置の駆動回路装置では,従来用いられていたスタティック型メモリ装置の代わりに MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線２０３と,列方向の前記 MOS トランジスタのドレインに共通に接続されたビット線２０４とによって構成されるダイナミック型記憶装置を用いる.更に,ダイナミック型記憶装置と画素駆動装置との間に設けられる第一のセンスアンプ回路４０１と表示記憶装置の情報を独立に読み書きする為の第二のセンスアンプを設けることで,表示記憶素子情報の読み書きと駆動回路２０５への情報の転送を両立する.

【解決手段】本発明の表示記憶機能付きマトリックス型画像表示装置の駆動回路装置では,従来用いられていたスタティック型メモリ装置の代わりに MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線２０３と,列方向の前記 MOS トランジスタのドレインに共通に接続されたビット線２０４とによって構成されるダイナミック型記憶装置を用いる.更に,ダイナミック型記憶装置と画素駆動装置との間に設けられる第一のセンスアンプ回路４０１と表示記憶装置の情報を独立に読み書きする為の第二のセンスアンプを設けることで,表示記憶素子情報の読み書きと駆動回路２０５への情報の転送を両立する.
【特許請求の範囲】
【請求項１】複数のマトリックス型画像表示の信号線駆動回路と MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線と,列方向の前記MOS トランジスタのドレインに共通に接続されたビット線とによって構成されるダイナミック型記憶装置を有するマトリックス型画像表示装置の駆動回路装置において,前記ダイナミック型記憶装置と画素駆動装置との間に設けられた第一のセンスアンプと,表示記憶装置の情報を独立に読み書きする為の第二のセンスアンプを有することを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項２】請求項１において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項３】請求項１において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの導電体層が製造工程上同時に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項４】請求項１において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの酸化膜が製造工程上同時に等厚膜に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項５】複数のマトリックス型画像表示の信号線駆動回路と MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線と,列方向の前記MOS トランジスタのドレインに共通に接続されたビット線とによって構成されるダイナミック型記憶装置を有するマトリックス型画像表示装置の駆動回路装置において,前記ダイナミック型記憶装置と画素駆動装置との間に設けられた第一のセンスアンプが,第一の転送ゲートを介してビット線の一端と接続されており,ビット線の他端が第二の転送ゲートを介して,第二のセンスアンプに接続されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項６】請求項５において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項７】請求項５において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの導電体層が製造工程上同時に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項８】請求項５において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの酸化膜が製造工程上同時に等厚膜に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項９】複数のマトリックス型画像表示の信号線駆動回路と MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線と,列方向の前記MOS トランジスタのドレインに共通に接続されたビット線とによって構成されるダイナミック型記憶装置を有するマトリックス型画像表示装置の駆動回路装置において,前記ダイナミック型記憶装置と画素駆動装置との間に設けられた第一のセンスアンプが,第一の転送ゲートを介してビット線の一端と接続されており,ビット線の他端が第二の転送ゲートを介して,第二のセンスアンプに接続されており,且つ第二のセンスアンプは二列以上のビット線に対して共通に接続されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１０】請求項９において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１１】請求項９において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの導電体層が製造工程上同時に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１２】請求項９において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの酸化膜が製造工程上同時に等厚膜に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１３】N, M を 1 以上の任意の正の整数とし,マトリックス型画像表示の信号線駆動回路と MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記 MOS トランジスタのゲートに共通に接続されたワード線と,列方向の前記 MOS トランジスタのドレインに共通に接続されたビット線とによって構成されるダイナミック型記憶装置を有し,前記ダイナミック型記憶装置と画素駆動装置のビット線との間に第一の転送ゲートを介して N 個の第一のセンスアンプを設け,ビット線の他端との間に第二の転送ゲートを介して M 個の第二のセンスアンプを設けた表示記憶機能付きマトリックス型画像表示装置の駆動回路装置において,整数 M は 整数 N よりと同じか小さいことを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１４】請求項１３において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１５】請求項１３において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの導電体層が製造工程上同時に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.【請求項１６】請求項１３において,前記 MOS トランジスタと前記 MOS 型容量素子は同一導電体で構成されており,且つそれぞれの MOS ゲートの酸化膜が製造工程上同時に等厚膜に形成されていることを特徴とする表示記憶機能付きマトリックス型画像表示装置の駆動回路装置.
【発明の詳細な説明】【０００１】
【発明が属する技術分野】マトリックス型画像表示装置に係り,特にダイナミック型記憶装置を表示記憶機能の為に備えた駆動回路装置に関するものである.【０００２】
【従来の技術】液晶およびEL(Electro-Luminescence)素子をマトリックス状に配置したフラットディスプレー装置には,各画素に対する輝度レベルの情報を記憶する表示記憶回路と,蓄えられた情報に従い生成される信号電圧を供給する信号線を駆動する為の駆動回路とが必要である.従来,表示記憶装置は駆動装置外部に汎用の半導体メモリ装置を接続するか,もしくはスタティック型メモリ等の表示記憶装置を駆動装置内部に搭載することが一般的に多く利用されている.【０００３】特に表示記憶装置を駆動装置内部に搭載した表示記憶機能付きマトリックス型画像表示装置の駆動回路装置は,外部半導体メモリ装置とのインターフェースに必要なバス配線と外部半導体メモリ装置との記憶情報の読み書きに必要なバスの充放電電流を削減出来ることから,携帯機器用のマトリックス型画像表示装置の駆動回路装置に最適である.【０００４】一方,携帯機器用のフラットディスプレー装置の高精細化とカラー化あるいはカラー表示色数が次第に増加するに従い,携帯機器用のマトリックス型画像表示装置の駆動回路装置にも大容量の表示記憶装置が要求されるようになっている.単純に白黒のフラットディスプレー装置をカラー化した場合 RGB 三色分に相当する三倍の表示記憶素子が必要となるが,マトリックス型画像表示装置の駆動回路装置に大規模スタティック型メモリを搭載すると,必然的に大きなチップサイズとなりチップコストの増大を招く.これを避ける為に,高度な微細加工技術を用いて表示記憶装置と駆動回路装置を設計製造することも可能であるが,この場合は製造コストの増大を招き望ましくない.【０００５】
【発明が解決しようとする課題】表示記憶機能付きマトリックス型画像表示装置の駆動回路装置において,大規模な表示記憶素子の搭載を可能にしつつ,駆動回路装置のチップサイズの増加や,高度な微細加工技術を必要とせずに,フラットディスプレー装置の高精細化とカラー化あるいはカラー表示色数の増加に対応可能なマトリックス型画像表示装置の駆動回路装置装置に利用される小型且つ大容量の表示記憶装置を実現することを目的とする.更に,携帯機器用のマトリックス型画像表示装置の駆動回路装置に望ましい省電力性も保持することを目指す.【０００６】
【課題を解決するための手段】携帯機器用のフラットディスプレー装置の高精細化とカラー化あるいはカラー表示色数の増加に対応した大容量の記憶装置を駆動回路装置の搭載する際に,従来用いられていたスタティック型メモリ装置の代わりに MOS トランジスタと MOS 型容量素子で構成される記憶セルを,行列状に配置し,行方向の前記MOS トランジスタのゲートに共通に接続されたワード線と,列方向の前記 MOSトランジスタのドレインに共通に接続されたビット線とによって構成されるダイナミック型記憶装置を用いる.【０００７】ダイナミック型記憶装置を用いる場合,ダイナミック型記憶セルに記憶した記憶情報を一度増幅する必要があることから,表示記憶素子情報の読み書きと駆動回路への情報の転送のアクセスの調停問題を解決する為に,ダイナミック型記憶装置と画素駆動装置との間に設けられる第一のセンスアンプ回路と表示記憶装置の情報を独立に読み書きする為の第二のセンスアンプを設けることで,従来必要であったアクセスの調停の為のデータラッチの数を減らし携帯機器用のマトリックス型画像表示装置の駆動回路装置に望ましい記憶装置回路を実現する.【０００８】
【発明の実施の形態】以下,図面を参照して本発明の一実施例の詳細を説明する.【０００９】
【実施例】第1図は,表示記憶機能付きマトリックス型画像表示装置の駆動回路装置を構成する主な機能部品を示している. 101 は表示記憶機能付きマトリックス型画像表示装置の駆動回路装置全体を示しており,主な機能部品として信号線駆動回路(102),ディジタルアナログ変換器(103),表示データ記憶装置(104),データレジスタ(105),X-アドレスレジスタ(106),Y-アドレスレジスタ(107),とそれらを制御する制御回路(108)から構成されている.【００１０】本発明のように,マトリックス型画像表示装置の駆動回路装置の表示記憶装置として,スタティック型記憶装置の代わりにダイナミック型記憶装置を利用する場合,ダイナミック型記憶セルに記憶した記憶情報を一度センスアンプにより増幅する必要があることから,表示と読み書きのアクセスの調停の為に表示用のデータラッチに加えて,読み書きの為の二種類のデータラッチが必要になる.【００１１】第2図には,従来例としてダイナミック型記憶セルを用いた表示記憶装置(104)を構成する主な機能部品を示している.201 はダイナミック型記憶装置の記憶セル(202)を行列状に配置したメモリブロック.203 は行方向に配置したダイナミック型記憶装置の記憶セルの MOS トランジスタのゲートに共通に接続されたワード線であり,204 はダイナミック型記憶装置の記憶セルの MOS トランジスタのドレインに共通に接続されたビット線である. 各ワード線(203)はダイナミック型記憶装置(104)外部から指定された行アドレスに対応するワード線を駆動するワード線駆動回路(205)に接続されており,センスアンプ(207)が各ビット線(204)に列方向に設けられている.記憶セル(202)に記憶された画像データをディジタルアナログ変換器(103)を介して信号線駆動回路(102)へ転送する為の第一のデータラッチ(206)と表示データ記憶装置(104)外部から記憶セル(202)の内容を表示とは独立に読み書きする為に必要な第二のデータラッチ(208)が設けられており,列選択回路(209)によって,与えられた列アドレス情報に従って選択的に外部のデータバスと接続される.【００１２】第3図には,従来例の記憶セル(202)を行列状に配置したメモリブロックからなるダイナミック記憶セルを用いた表示記憶装置(104)の一列を抜きだした回路図が示されている.ここで, 301 は表示データ記憶装置外部から記憶セル(202)の内容を表示とは独立に読み書きする為の入出力ポート,302 は記憶セル(202)に記憶された画像データを信号線駆動回路へ転送する為の出力ポートである. 303 および 304 はセンスアンプ活性化用の相補信号であり,305 は記憶セル(202)の内容を第一のデータラッチに転送する転送信号であり,306 は記憶セル(202)の内容を第二のデータラッチに転送する転送信号である.【００１３】以上の従来例では,ダイナミック型記憶装置を用いた表示記憶装置(104)の構成要件として,記憶セル(202)を行列状に配置したメモリブロックと列方向に設けられたセンスアンプ(207)と画像データを信号線駆動回路へ転送する為の第一のデータラッチ(206)に加えて記憶セルの内容を表示とは独立に読み書きする為に必要な第二のデータラッチ(208)が必要とされている.【００１４】第4図には,本発明の一実施例を構成する主な機能部品を示している. 201 はダイナミック型記憶装置の記憶セル(202)を行列状に配置したメモリブロック.203 は行方向に配置したダイナミック型記憶装置の記憶セルの MOS トランジスタのゲートに共通に接続されたワード線であり,204 はダイナミック型記憶装置の記憶セルの MOS トランジスタのドレインに共通に接続されたビット線である. 各ワード線(203)はダイナミック型記憶装置(104)外部から指定された行アドレスに対応するワード線を駆動するワード線駆動回路(205)に接続されている.各ビット線(204)には,記憶セル(202)に記憶された画像データをディジタルアナログ変換器(103)を介して信号線駆動回路(102)へ転送する為のデータラッチとしても使われる第一のセンスアンプ(401)と,表示データ記憶装置(104)外部から記憶セル(202)の内容を表示とは独立に読み書きする為に必要なデータラッチとしても使われる第二のセンスアンプ(402)が設けられており,列選択回路(209)によって,与えられた列アドレス情報に従って選択的に外部のデータバスと接続される.【００１５】第5図には,本発明の一実施例のダイナミック記憶セルを用いた表示記憶装置(104)の一列を抜きだした回路図が示されている.ここで, 501 は記憶セル(202)の内容を第一のセンスアンプに転送する転送ゲートであり,502 は記憶セル(202)の内容を第二のセンスアンプに転送する転送ゲートである.503 および504 は第一のセンスアンプ活性化用の相補信号であり,505 および 506 は第二のセンスアンプ活性化用の相補信号である.【００１６】センスアンプに対して,二種類のデータラッチが必要な従来例に比べて,本発明を用いることでダイナミック記憶セルを用いた表示記憶装置(104)に必要な回路を削減することが可能になり,帯機器用のマトリックス型画像表示装置の駆動回路装置に望ましいダイナミック型記憶装置を用いた表示記憶装置を実現出来る.【００１７】第6図には,本発明のダイナミック型記憶装置の記憶セル(202)のレイアウト図面の一実施例(601)が示されている.本実施例では,ダイナミック型記憶装置の搭載に伴う製造コストの増加を抑える為に,ダイナミック型記憶装置の記憶セルを構成する MOS 型容量素子のゲート絶縁膜の実効膜厚を同じく記憶セルを構成する MOS トランジスタと同様の膜厚としている.この為,比較の為に図示されているスタティック型メモリ(従来例)の等倍のレイアウト図面(602)に比べて,約 1/3 程度しか面積縮小効果が得られていない.【００１８】一般に同じ最小線幅の製造技術で比較した場合.汎用の半導体メモリ装置に使われているダイナミック型メモリの単位セルの面積は,スタティック型メモリの単位セルの面積に対して約1/10である. しかしながら,小さなセル面積のダイナミック型メモリを実現する為には,セルを構成している MOS トランジスタと MOS 型容量素子に対して異なったゲート材およびゲート構造を適用する必要があり,その様な特別な材料や構造を用いてダイナミック型メモリを構成することは,マトリックス型画像表示装置の駆動回路装置の製造コストの増大を招き望ましくない.【００１９】一方,第6図の 601 で示したように,ダイナミック型記憶装置の記憶セルを構成する MOS 型容量素子のゲート絶縁膜の実効膜厚を同じく記憶セルを構成するMOS トランジスタと同じゲート材で構成出来るレイアウトを用いたダイナミック型記憶素子を用いることで,特別な製造技術等を使わずに製造コストを抑えたダイナミック型記憶セルを設計することが可能である.この際,同じ最小線幅のテクノロジーで設計した,スタティック型メモリの単位セルの面積に対して本発明に利用するダイナミック型メモリの単位セルの面積は約 1/3 程度の縮小率しか達成出来ないが,マトリックス型画像表示装置の駆動回路のカラー化に必要な RGB 三色分に相当する三倍の表示記憶素子をチップサイズの増大無しに容易に搭載可能であり,ダイナミック型記憶セルを用いた表示記憶装置の採用は小型化に有効な手段である.【００２０】第7図には,本発明に係わる第二の実施例を示している.本実施例ではダイナミック記憶セルを用いた表示記憶装置(104)の二列を抜きだした回路図が示されており,各列に対して記憶された画像データを増幅し信号線駆動回路へ転送する為に必要な第一のセンスアンプが配置されているのに対して,記憶セルの内容を表示とは独立に読み書きする為に必要なデータラッチとしても使われる第二のセンスアンプ(402)は,転送ゲート兼選択回路として働いている(701,702)を介して二列で共有されており,列アドレス情報に従って選択線(703,704)が排他的に選択されることでビット線と接続されている.さらに第二のセンスアンプは,列選択回路(209)によって与えられた列アドレス情報に従って選択的に外部のデータバスと接続される.【００２１】以上の実施例では,表示とは独立に読み書きする為に必要なデータラッチの数に従って第二のセンスアンプを削減する手段である.この実施例に示された方法を用いる事で第二のセンスアンプを必要最小限に設計することが可能となり,本発明の目的である小型且つ大容量の表示記憶装置を実現出来る.以上,本実施例は第二のセンスアンプを二列で共有する方法に関して説明しているが,二列以上での共用に関しても同様の手法を拡張することで実現可能であり,この構成の以外の第二のセンスアンプの共有に関しても本発明は有効且つ実現可能なものである.【００２２】以上本発明は実施例に基づいて説明されたが,本発明は上述の実施例に限定されることなく,特許請求の範囲に記載される範囲内で自由に変形・変更可能である.【発明の効果】本発明によれば,ダイナミック型記憶装置を用いたマトリックス型画像表示装置の駆動回路装置に必要となる,記憶セルに記憶された表示画像データを信号線駆動回路へ転送する第一の要請と記憶セルの内容を表示とは独立に読み書きする第二の要請の実現の為に必要であった,二種類のデータラッチを削減することが可能となり,従来例に比べて,マトリックス型画像表示装置の駆動回路装置の表示データ記憶装置に必要な回路を削減することが出来る.結果,本発明により携帯機器用のマトリックス型画像表示装置の駆動回路装置に望ましいダイナミック型記憶装置を用いた表示記憶装置を実現出来る.【課題を解決するための手段】本発明では,ダイナミック型記憶装置を用いたマトリックス型画像表示装置の駆動回路装置に必要となる,記憶セルに記憶された表示画像データを信号線駆動回路へ転送する第一の要請と記憶セルの内容を表示とは独立に読み書きする第二の要請の実現の為に必要であった二種類のデータラッチの代わりに,記憶憶セルに記憶された画像データを信号線駆動回路へ転送する為のデータラッチとしても使われる第一のセンスアンプと,記憶セルの内容を表示とは独立に読み書きする為に必要なデータラッチとしても使われる第二のセンスアンプを設けることで必要な回路が削減出来る.また,第二のセンスアンプを必要に応じて列方向で共有することでさらなる面積の削減が実現出来る.ダイナミック型の記憶セルを搭載することで懸念される製造コストの上昇に関しては,ダイナミック型記憶セルを構成する MOS 型容量素子のゲート絶縁膜の実効膜厚を同じく記憶セルを構成する MOS トランジスタと同じゲート材で構成出来るレイアウトを用いることで,特別な製造技術等を使わずに製造コストを抑えたダイナミック型記憶装置の記憶セルを設計することが可能である.
【出願人】 【識別番号】３９９０１１１９５
【氏名又は名称】ザインエレクトロニクス株式会社
【出願日】 平成１２年８月１１日（２０００．８．１１）
【代理人】
【公開番号】 特開２００２−５６６６８（Ｐ２００２−５６６６８Ａ）
【公開日】 平成１４年２月２２日（２００２．２．２２）
【出願番号】 特願２０００−２４３５０７（Ｐ２０００−２４３５０７）