| 【発明の名称】 |
ＥＦＭ信号幅検出回路 |
| 【発明者】 |
【氏名】土肥 建夫
【氏名】高山 強之
|
| 【要約】 |
【課題】再生信号が不安定な時でも、ＥＦＭ信号の特定の極性の信号幅を検出する事ができるＥＦＭ信号幅検出回路を提供する。
【解決手段】ＥＦＭ信号と非同期なクロック信号ＰＣＫを入力してＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路３と、ＥＦＭ信号の特定の極性のレベルの期間をカウントするカウンタ回路８と、このカウンタ回路８の出力をある特定のカウント数でデコードするデコード回路９〜１１と、ＥＦＭ立上り立下り検出回路３の出力とデコード回路９〜１１の出力を用いセットリセットをクロック信号で同期を取って行うＪＫフリップフロップ１３を備え、デコーダ回路のカウント数の設定により所望のレベルのＥＦＭ信号幅を検出する。 |
【特許請求の範囲】
【請求項１】 ＥＦＭ信号と非同期なクロック信号を入力して前記ＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、前記ＥＦＭ信号の特定の極性のレベルの期間をカウントするカウンタ回路と、このカウンタ回路の出力をある特定のカウント数でデコードするデコード回路と、前記ＥＦＭ立上り立下り検出回路の出力と前記デコード回路の出力を用いセットリセットを前記クロック信号で同期を取って行うＪＫフリップフロップを備え、前記デコーダ回路のカウント数の設定により所望のレベルのＥＦＭ信号幅を検出することを特徴とするＥＦＭ信号幅検出回路。
【請求項２】 ＥＦＭ信号と非同期なクロック信号を入力して前記ＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、前記ＥＦＭ信号のＨレベルでリセットしＬレベルの期間を前記クロック信号を用いカウントするカウンタ回路と、このカウンタ回路の出力をある特定のカウント数でデコードするデコード回路と、前記ＥＦＭ信号の立下り検出信号と前記デコード回路の出力のＯＲを取るＯＲ回路と、前記ＯＲ回路の出力と前記デコード回路の出力を用いセットリセットを前記クロック信号で同期を取って行うＪＫフリップフロップと、前記ＥＦＭ信号の立上り検出信号と前記ＪＫフリップフロックの出力のＡＮＤを取るＡＮＤ回路を備え、前記デコーダ回路のカウント数の設定により所望のＬレベルのＥＦＭ信号幅を検出することを特徴とするＥＦＭ信号幅検出回路。
【請求項３】 ＥＦＭ信号と非同期なクロック信号を入力して前記ＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、前記ＥＦＭ信号のＨレベルでリセットしＬレベルの期間を前記クロック信号を用いカウントするカウンタ回路と、このカウンタ回路の出力を第１の特定のカウント数でデコードする第１のデコード回路と、前記カウンタ回路の出力を前記第１の特定のカウント数より小さい第２の特定のカウント数でデコードする第２のデコード回路と、前記カウンタ回路の出力を前記第２の特定のカウント数より小さい第３の特定のカウント数でデコードする第３のデコード回路と、前記カウンタ回路の入力側に設けられて前記カウンタ回路に入力する前記クロック信号を前記第１のデコード回路の出力でマスクするマスク回路と、前記ＥＦＭ信号の立下り検出信号と前記第２のデコード回路の出力のＯＲを取るＯＲ回路と、前記ＯＲ回路の出力と前記第３のデコード回路の出力を用いセットリセットを前記クロック信号で同期を取って行うＪＫフリップフロップと、前記ＥＦＭ信号の立上り検出信号と前記ＪＫフリップフロックの出力のＡＮＤを取るＡＮＤ回路を備え、前記第１のデコーダ回路、前記第２のデコーダ回路および前記第３のデコーダ回路のカウント数の設定により所望のＬレベルのＥＦＭ信号幅を検出することを特徴とするＥＦＭ信号幅検出回路。
【請求項４】 極性切換信号を入力してＥＦＭ信号の極性を反転させる極性切換回路を有し、この極性切換回路により反転された前記ＥＦＭ信号をＥＦＭ立上り立下り検出回路に入力する請求項１、請求項２または請求項３記載のＥＦＭ信号幅検出回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＣＤ（コンパクトディスク）プレーヤ等の光ディスクのＥＦＭ信号信号幅検出回路に関するものである。
【０００２】
【従来の技術】一般にＣＤ（コンパクトディスク）と呼ばれる光ディスクは、ＥＦＭ（Eightto Fourteen Modulation）と呼ばれる変調方式で記録されている。この記録信号は単位ビット（１Ｔ）に従い３Ｔから１１Ｔの範囲で記録されている。この記録信号を読み取った再生信号（ＲＦ信号）をスライス（２値化）してＥＦＭ信号を得る。このＥＦＭ信号の信号成分を抽出することにより、様々なＣＤシステムの制御を行うことが可能である。
【０００３】例えば、特願平１０−２２６４５５のようにＥＦＭ信号を用い、所望の信号幅成分のＲＦエンベロープ信号を検出する事を特徴とした回路がある。しかしながら、この回路において所望の信号幅成分のＲＦエンベローブ信号を検出するためには、所望のレベルのＥＦＭ信号幅を検出する必要がある。この所望のＥＦＭ信号幅を検出するための近い技術として一般的にＥＦＭ復調に用いている回路が上げられる。
【０００４】図４はその構造を示したものである。以下図４を用いてＥＦＭ信号幅の検出回路の構成を説明する。
【０００５】図４において、１はＥＦＭ信号である。２１はＥＦＭ信号に同期したクロック信号（ＰＣＫ信号と呼ぶ）、２２はＥＦＭ信号１とＰＣＫ信号２１を用いてＥＦＭ信号１の立上りと立下りのエッジ検出を行うエッジ検出回路、２３はエッジ検出回路２２の出力信号をＰＣＫ信号２１を用いてパラレル信号に変換するシリアルパラレル変換回路、２４はシリアルパラレル回路２３の出力（ｎ本）をある特定の組合せにデコードするデコード回路であり、このデコード回路２４の出力を信号幅検出出力信号２０とする。
【０００６】図５は２Ｔ、３Ｔ成分のＥＦＭ信号幅を検出する場合の回路の動作を示したものである。図６はデコード回路２４の一例である。以下図５，図６を用いて回路の動作を説明する。
【０００７】図５に示すようなＥＦＭ信号１およびＰＣＫ信号２１が入力された場合、エッジ検出回路２２によりエッジ検出される。このエッジ検出信号はシリアルパラレル回路２３によりパラレル信号に変換される。図５の場合はｎｂｉｔのパラレル信号に変換している。このｎｂｉｔのパラレル信号を図６のようなデコード回路２４を用いて検出する。２Ｔ成分，３Ｔ成分を検出するには、パラレル信号の０ｂｉｔから３ｂｉｔの信号をデコードすることにより検出が可能である。２５は３Ｔ検出部、２６は２Ｔ検出部、２７は２Ｔ、３Ｔ検出合成部である。
【０００８】
【発明が解決しようとする課題】しかしながら、エッジ検出をＥＦＭ信号に同期したＰＣＫ信号を用いて行うため、再生信号（ＲＦ信号）が不安定なためＥＦＭ信号に同期したクロック信号を抽出できない時は、所望の信号幅を得る事ができない。
【０００９】また、エッジ検出を用いて信号幅検出を行うため、ＥＦＭ信号の極性に関係なく信号幅を検出するので、特定の極性側（レベル側）の信号幅を検出することが出来ない。
【００１０】そこで本発明は、上記の従来の問題点を解決するもので、再生信号が不安定な時でも、ＥＦＭ信号とは非同期なクロック信号を用いる事により、ＥＦＭ信号の特定の極性の信号幅を検出する事ができ、また、ＥＦＭ信号の極性切換により所望の極性の信号幅を検出できるＥＦＭ信号幅検出回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載のＥＦＭ信号幅検出回路は、ＥＦＭ信号と非同期なクロック信号を入力して前記ＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、ＥＦＭ信号の特定の極性のレベルの期間をカウントするカウンタ回路と、このカウンタ回路の出力をある特定のカウント数でデコードするデコード回路と、ＥＦＭ立上り立下り検出回路の出力とデコード回路の出力を用いセットリセットをクロック信号で同期を取って行うＪＫフリップフロップを備え、デコーダ回路のカウント数の設定により所望のレベルのＥＦＭ信号幅を検出することを特徴とするものである。
【００１２】請求項１記載のＥＦＭ信号幅検出回路によれば、再生信号が不安定な時でも、ＥＦＭ信号とは非同期なクロック信号を用いる事により、ＥＦＭ信号の特定の極性の信号幅を検出する事ができる。
【００１３】請求項２記載のＥＦＭ信号幅検出回路は、ＥＦＭ信号と非同期なクロック信号を入力してＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、ＥＦＭ信号のＨレベルでリセットしＬレベルの期間をクロック信号を用いカウントするカウンタ回路と、このカウンタ回路の出力をある特定のカウント数でデコードするデコード回路と、ＥＦＭ信号の立下り検出信号とデコード回路の出力のＯＲを取るＯＲ回路と、ＯＲ回路の出力とデコード回路の出力を用いセットリセットをクロック信号で同期を取って行うＪＫフリップフロップと、ＥＦＭ信号の立上り信号とＪＫフリップフロックの出力のＡＮＤを取るＡＮＤ回路を備え、デコーダ回路のカウント数の設定により所望のＬレベルのＥＦＭ信号幅を検出することを特徴とするＥＦＭ信号幅検出回路。
【００１４】請求項２記載のＥＦＭ信号幅検出回路によれば、請求項１と同様な効果がある。
【００１５】請求項３記載のＥＦＭ信号幅検出回路は、ＥＦＭ信号と非同期なクロック信号を入力して前記ＥＦＭ信号の立上りと立下りを検出するＥＦＭ立上り立下り検出回路と、前記ＥＦＭ信号のＨレベルでリセットしＬレベルの期間を前記クロック信号を用いカウントするカウンタ回路と、このカウンタ回路の出力を第１の特定のカウント数でデコードする第１のデコード回路と、前記カウンタ回路の出力を前記第１の特定のカウント数より小さい第２の特定のカウント数でデコードする第２のデコード回路と、前記カウンタ回路の出力を前記第２の特定のカウント数より小さい第３の特定のカウント数でデコードする第３のデコード回路と、前記カウンタ回路の入力側に設けられて前記カウンタ回路に入力する前記クロック信号を前記第１のデコード回路の出力でマスクするマスク回路と、前記ＥＦＭ信号の立下り検出信号と前記第２のデコード回路の出力のＯＲを取るＯＲ回路と、前記ＯＲ回路の出力と前記第３のデコード回路の出力を用いセットリセットを前記クロック信号で同期を取って行うＪＫフリップフロップと、前記ＥＦＭ信号の立上り検出信号と前記ＪＫフリップフロックの出力のＡＮＤを取るＡＮＤ回路を備え、前記第１のデコーダ回路、前記第２のデコーダ回路および前記第３のデコーダ回路のカウント数の設定により所望のＬレベルのＥＦＭ信号幅を検出することを特徴とするものである。
【００１６】請求項３記載のＥＦＭ信号幅検出回路によれば、請求項１と同様な効果がある。
【００１７】請求項４記載のＥＦＭ信号幅検出回路は、請求項１、請求項２または請求項３において、極性切換信号を入力してＥＦＭ信号の極性を反転させる極性切換回路を有し、この極性切換回路により反転されたＥＦＭ信号をＥＦＭ立上り立下り検出回路に入力するものである。
【００１８】請求項４記載のＥＦＭ信号幅検出回路によれば、請求項１、請求項２または請求項３と同様な効果のほか、ＥＦＭ信号の極性切換により所望の極性の信号幅を検出することができる。
【００１９】
【発明の実施の形態】以下、本発明の各実施の形態を図１〜図３を用いて説明する。
【００２０】（実施の形態１）図１は本発明の第１の実施の形態の構成図である。以下、図１を用いてその構成を説明する。
【００２１】図１において、１はＥＦＭ信号、２はクロック信号、３はクロック信号２を用いてＥＦＭ信号１の立上り検出信号４と立下り検出信号５を検出するＥＦＭ立上り立下り検出回路、６はＥＦＭ信号１を反転するインバータ回路、７はクロック信号２を第１のデコード回路９の出力でマスクするマスク回路、８はインバータ回路６の出力すなわちＥＦＭ信号１のＨレベルでリセットしマスク回路７の出力すなわちＬレベルの期間をクロック信号２を用いカウントを行うカウンタ回路、９はカウンタ回路８の出力をある特定のカウント数でデコードする第１のデコード回路，１０は第２のデコード回路、１１は第３のデコード回路、１２は第２のデコード回路１０と立下り検出信号４のＯＲを取るＯＲ回路、１３はＯＲ回路１２の出力と第３のデコード回路１１の出力を用いセットリセットをクロック信号２で同期を取って行うＪＫフリップフロップ、１４は立上り検出信号５とＪＫフリップフロック１３の出力のＡＮＤを取るＡＮＤ回路、２０はＥＦＭ信号幅検出回路全体の出力の信号幅検出出力である。
【００２２】図２はＥＦＭ信号がＬレベル時の２Ｔ，３Ｔ成分の信号幅を検出する場合の回路の動作を示したものである。以下図２を用いて回路の動作を説明する。
【００２３】図２に示すようなＥＦＭ信号１が入力された場合、クロック信号２はＣＤシステムの基本クロック１６．９３４４ＭＨｚの４分周の４．２３３６ＭＨｚを入力し、ＥＦＭ立上り立下り検出回路３により立下り検出信号４、立上り検出信号５を得る。カウンタ回路８はＥＦＭ信号１のＨレベルの時はリセットを行い、マスク回路７の出力に従い、カウントアップする。所望の信号幅を得るためには、第１から第３までのデコード回路を所望の信号幅に沿ったカウント値でデコードするように設定する必要がある。例えば、２Ｔ、３Ｔを検出するためには、図２のように第１のデコード回路９はカウンタ回路８の出力を８カウントでデコードする。第２のデコード回路１０はカウンタ回路８の出力を７カウントでデコードする。第３のデコード回路１１はカウンタ回路８の出力を２カウントでデコードする。したがって、カウンター回路８に入力される信号は、マスク回路７においてクロック信号２を第１のデコード回路９の出力信号でマスクした信号になる。次に、第２のデコード回路１０の出力信号は立下り検出信号４とＯＲを取りＪＫフリップフロップ１３のＫ入力信号を得る。このＫ入力信号と第３のデコード回路１１の出力信号とを用いＪＫフリップフロップ１３でセットリセットをクロック信号２で同期を取って行う。最後に、ＪＫフリップフロップ１３に出力信号と立上り検出信号５のＡＮＤを取ることにより目的とする信号幅検出出力２０を得る。
【００２４】以上のように本実施の形態によれば、デコード回路のデコードするカウント数の設定によりＥＦＭ信号１がＨレベルの時の所望の信号幅を検出する事ができる。
【００２５】なお、上記の実施の形態では、３カウント（１．５Ｔ）から７カウント（３．５Ｔ）までを検出する場合についてのみ説明したが、本発明はこれに限られるものではなく、他の信号幅の検出の場合であってもよい。例えば、４ＴのＥＦＭ信号の信号幅を検出する場合は、第１のデコーダ回路のカウント値の設定を９カウント、第２のデコーダのカウント値の設定を８カウント、第３のデコード回路のカウント値を７カウントにすればよい。
【００２６】（実施の形態２）図３は本発明の第２の実施の形態の構成図である。第１の実施の形態と同様の作用をなすものには同一の符号を付けて説明する。以下、図３を用いてその構成を説明する。
【００２７】１５は極性切換信号である。１６は極性切換回路である。その他の構成は第１の実施の形態と同様である。第２の実施の形態では、極性切換信号１５により極性切換回路１６を用いＥＦＭ信号の極性を切換できるように構成されている。
【００２８】第１の実施の形態の場合は、ＥＦＭ信号がＬレベルの時の信号幅を検出したが、第２の実施の形態では、ＥＦＭ信号の極性切換により、カウンタ回路８のリセット条件がＥＦＭ信号１がＨレベルからＬレベルに切り換り、ＥＦＭ信号１がＨレベル時のカウントを実施する事になり、Ｈレベルの所望の信号幅を検出する事ができるようになる。
【００２９】
【発明の効果】請求項１記載のＥＦＭ信号幅検出回路によれば、再生信号が不安定な時でも、ＥＦＭ信号とは非同期なクロック信号を用いる事により、ＥＦＭ信号の特定の極性の信号幅を検出する事ができる。
【００３０】請求項２記載のＥＦＭ信号幅検出回路によれば、請求項１と同様な効果がある。
【００３１】請求項３記載のＥＦＭ信号幅検出回路によれば、請求項１と同様な効果がある。
【００３２】請求項４記載のＥＦＭ信号幅検出回路によれば、請求項１、請求項２または請求項３と同様な効果のほか、ＥＦＭ信号の極性切換により所望の極性の信号幅を検出することができる。
|
| 【出願人】 |
【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
|
| 【出願日】 |
平成１２年８月９日（２０００．８．９） |
| 【代理人】 |
【識別番号】１０００７６１７４
【弁理士】
【氏名又は名称】宮井 暎夫
|
| 【公開番号】 |
特開２００２−５６６２７（Ｐ２００２−５６６２７Ａ） |
| 【公開日】 |
平成１４年２月２２日（２００２．２．２２） |
| 【出願番号】 |
特願２０００−２４１２４９（Ｐ２０００−２４１２４９） |
|