| 【発明の名称】 |
磁気抵抗素子増幅回路およびこれを用いたディスク装置 |
| 【発明者】 |
【氏名】梅山 竹彦
【氏名】堀内 剛
|
| 【要約】 |
【課題】読取開始時における増幅動作の安定時間を短縮し、高速読取動作を行うこと。
【解決手段】バイアス電流が供給される磁気抵抗素子ＭＲ１の両端からそれぞれ出力された信号を増幅するＮＰＮトランジスタＱ１，Ｑ２を有する磁気抵抗素子増幅回路１において、ＮＰＮトランジスタＱ１，Ｑ２による信号の増幅動作をスイッチングするスイッチＳＷ１と、スイッチＳＷ１のオン、オフに対応してそれぞれオフ、オンするスイッチＳＷ２と、スイッチＳＷ１のオン時にＮＰＮトランジスタＱ１，Ｑ２に流入するベース電流を、スイッチＳＷ２がオン時に引き抜くベース電流引抜回路２と、ＮＰＮトランジスタＱ１，Ｑ２のベース電流値を補正するベース電流補正回路とを備える。 |
【特許請求の範囲】
【請求項１】 バイアス電流が供給される磁気抵抗素子の両端からそれぞれ出力された信号を増幅する第１のトランジスタと第２のトランジスタとを有する磁気抵抗素子増幅回路において、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチと、前記第１のスイッチのオン、オフに対応してそれぞれオフ、オンする第２のスイッチと、前記第１のスイッチのオン時に前記第１のトランジスタおよび前記第２のトランジスタに流入するベース電流を、前記第２のスイッチがオン時に引き抜くベース電流引抜手段と、前記第１のトランジスタおよび前記第２のトランジスタのベース電流値を補正するベース電流補正手段と、を備えたことを特徴とする磁気抵抗素子増幅回路。
【請求項２】 前記ベース電流補正手段は、電流源を有し、前記電流源は、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正することを特徴とする請求項１に記載の磁気抵抗素子増幅回路。
【請求項３】 前記ベース電流引抜手段は、前記第１のトランジスタのベースに接続された第３のトランジスタと、前記第２のトランジスタのベースに接続された第４のトランジスタと、前記第３のトランジスタおよび前記第４のトランジスタに対してカレントミラーを形成する第５のトランジスタと、を備えたことを特徴とする請求項１または２に記載の磁気抵抗素子増幅回路。
【請求項４】 バイアス電流が供給される磁気抵抗素子の両端からそれぞれ出力された信号を増幅する第１のトランジスタと第２のトランジスタとを有する磁気抵抗素子増幅回路を用いて少なくとも磁気記録媒体に記憶された情報を読み取るディスク装置において、前記磁気抵抗素子増幅回路は、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチと、前記第１のスイッチのオン、オフに対応してそれぞれオフ、オンする第２のスイッチと、前記第１のスイッチのオン時に前記第１のトランジスタおよび前記第２のトランジスタに流入するベース電流を、前記第２のスイッチがオン時に引き抜くベース電流引抜手段と、前記第１のトランジスタおよび前記第２のトランジスタのベース電流値を補正するベース電流補正手段と、を備えたことを特徴とするディスク装置。
【請求項５】 前記ベース電流補正手段は、電流源を有し、前記電流源は、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正することを特徴とする請求項４に記載のディスク装置。
【請求項６】 前記ベース電流引抜手段は、前記第１のトランジスタのベースに接続された第３のトランジスタと、前記第２のトランジスタのベースに接続された第４のトランジスタと、前記第３のトランジスタおよび前記第４のトランジスタに対してカレントミラーを形成する第５のトランジスタと、を備えたことを特徴とする請求項４または５に記載のディスク装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、バイアス電流の供給によって磁気抵抗素子の両端に発生した信号を増幅して、記憶媒体上の情報を読み出す磁気抵抗素子増幅回路およびこれを用いたディスク装置に関するものである。
【０００２】
【従来の技術】近年、ハードディスクドライブ装置やフロッピー（登録商標）ディスクドライブ装置などに用いられる磁気記憶媒体のヘッド用素子として、磁気抵抗（magnetoresistive）素子が広く用いられるようになっている。この磁気抵抗素子を用いたヘッドは、従来の薄膜素子を用いたヘッドに比較して再生出力が大きいため、磁気記憶媒体上の面記録密度を大幅に向上することができるからである。なお、磁気抵抗素子は、外部磁界を加えると抵抗が変化する磁気抵抗効果を示す素子を意味し、たとえばＧＭＲ（giant magnetoresistive）素子やＴＭＲ（tunneling magnetoresistive）素子を含む。
【０００３】図４は、従来の磁気抵抗素子増幅回路の構成を示す回路図である。図４において、磁気抵抗素子ＭＲ１にかかる磁気変化による磁気抵抗変化によって、磁気抵抗素子ＭＲ１の端子間電圧は変化する。ＮＰＮトランジスタＱ１，Ｑ２は、磁気抵抗素子ＭＲ１のそれぞれは、磁気抵抗素子ＭＲ１の両端からベース電流を引き出し、磁気抵抗素子ＭＲ１の端子間電圧を増幅し、端子Ｔ１，Ｔ２からそれぞれ増幅出力する。ここで、磁気抵抗素子ＭＲ１の両端に流れる電流は、ＮＰＮトランジスタＱ１，Ｑ２のベース電流によって誤差が生じる。そこで、ベース電流補正回路１０１によって、ＮＰＮトランジスタＱ１，Ｑ２のベース電流分を補正するようにしている。ベース電流補正回路１０１は、電流源Ｉ３，ＮＰＮトランジスタＱ３，Ｑ６，Ｑ７，およびＰＮＰトランジスタＱ４，Ｑ５を有する。
【０００４】一方、ＮＰＮトランジスタＱ１，Ｑ２を含む増幅器は、スイッチＳＷ１によってオン状態とオフ状態とを呈する。オン状態は、磁気抵抗素子ＭＲ１によって図示しない記録媒体上の情報を読み込む状態であり、オフ状態は、図示しない書込ヘッドによって図示しない記録媒体上に情報を読み込む状態あるいは読込／書込を行わない停止状態である。この場合、スイッチＳＷ１には、ＮＰＮトランジスタＱ１，Ｑ２のエミッタ側に接続された電流源Ｉ１，Ｉ２が接続されるとともに、ベース電流補正回路１０１の電流源Ｉ３が接続される。このため、スイッチＳＷ１がオン状態のときは、磁気抵抗素子ＭＲ１がオン状態すなわち動作状態となり、スイッチＳＷ１がオフ状態のときは、磁気抵抗素子ＭＲ１がオフ状態すなわち非動作状態となる。
【０００５】
【発明が解決しようとする課題】ところで、スイッチＳＷ１をオン状態からオフ状態に移行した場合、磁気抵抗素子ＭＲ１に流れている電流の中間電位を設定するループの電位、すなわち抵抗Ｒ１，Ｒ２間の電位を変動させてしまう。この結果、再びスイッチＳＷ１をオフ状態からオン状態に移行した場合、コンデンサＣ１，Ｃ２を再充電する必要があり、抵抗Ｒ１，Ｒ２間の中間電位を安定させる時間がかかり、読取り動作の再開を高速に行うことができないという問題点があった。
【０００６】この発明は上記に鑑みてなされたもので、読取開始時における増幅動作の安定時間を短縮し、高速読取動作を行うことができる磁気抵抗素子増幅回路およびこれを用いたディスク装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため、この発明にかかる磁気抵抗素子増幅回路は、バイアス電流が供給される磁気抵抗素子の両端からそれぞれ出力された信号を増幅する第１のトランジスタと第２のトランジスタとを有する磁気抵抗素子増幅回路において、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチと、前記第１のスイッチのオン、オフに対応してそれぞれオフ、オンする第２のスイッチと、前記第１のスイッチのオン時に前記第１のトランジスタおよび前記第２のトランジスタに流入するベース電流を、前記第２のスイッチがオン時に引き抜くベース電流引抜手段と、前記第１のトランジスタおよび前記第２のトランジスタのベース電流値を補正するベース電流補正手段とを備えたことを特徴とする。
【０００８】この発明によれば、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチがオンのとき、第２のスイッチはオフとなって、前記信号の増幅動作のみを行い、前記第１のスイッチがオフのとき、第２のスイッチはオンとなって、前記信号の増幅動作は行われず、ベース電流引抜回路が、前記第１のトランジスタおよび前記第２のトランジスタが増幅動作している場合におけるベース電流分を引き抜き、磁気抵抗素子の両端の電圧変動をなくし、前記信号の増幅動作を再開する場合に増幅動作の安定時間を短くするようにしている。
【０００９】つぎの発明にかかる磁気抵抗素子増幅回路は、上記の発明において、前記ベース電流補正手段は、電流源を有し、前記電流源は、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正することを特徴とする。
【００１０】この発明によれば、第１のトランジスタおよび第２のトランジスタのベース電流は常に流れ、ベース電流補正手段の電流源が、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正するようにしているので、磁気抵抗素子の両端の電圧変動をなくすことができる。
【００１１】つぎの発明にかかる磁気抵抗素子増幅回路は、上記の発明において、前記ベース電流引抜手段は、前記第１のトランジスタのベースに接続された第３のトランジスタと、前記第２のトランジスタのベースに接続された第４のトランジスタと、前記第３のトランジスタおよび前記第４のトランジスタに対してカレントミラーを形成する第５のトランジスタとを備えたことを特徴とする。
【００１２】この発明によれば、第３のトランジスタが前記第１のトランジスタのベースに接続されてベース電流を引き抜き、第４のトランジスタが前記第２のトランジスタのベースに接続されてベース電流を引き抜くが、この際、第３のトランジスタおよび第４のトランジスタは、第５のトランジスタとカレントミラーを形成し、増幅動作時と同じベース電流を引き抜くようにしている。
【００１３】つぎの発明にかかるディスク装置は、バイアス電流が供給される磁気抵抗素子の両端からそれぞれ出力された信号を増幅する第１のトランジスタと第２のトランジスタとを有する磁気抵抗素子増幅回路を用いて少なくとも磁気記録媒体に記憶された情報を読み取るディスク装置において、前記磁気抵抗素子増幅回路は、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチと、前記第１のスイッチのオン、オフに対応してそれぞれオフ、オンする第２のスイッチと、前記第１のスイッチのオン時に前記第１のトランジスタおよび前記第２のトランジスタに流入するベース電流を、前記第２のスイッチがオン時に引き抜くベース電流引抜手段と、前記第１のトランジスタおよび前記第２のトランジスタのベース電流値を補正するベース電流補正手段とを備えたことを特徴とする。
【００１４】この発明によれば、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチがオンのとき、第２のスイッチはオフとなって、前記信号の増幅動作のみを行い、前記第１のスイッチがオフのとき、第２のスイッチはオンとなって、前記信号の増幅動作は行われず、ベース電流引抜回路が、前記第１のトランジスタおよび前記第２のトランジスタが増幅動作している場合におけるベース電流分を引き抜き、磁気抵抗素子の両端の電圧変動をなくし、前記信号の増幅動作を再開する場合に増幅動作の安定時間を短くするようにしている。
【００１５】つぎの発明にかかるディスク装置は、上記の発明において、前記ベース電流補正手段は、電流源を有し、前記電流源は、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正することを特徴とする。
【００１６】この発明によれば、第１のトランジスタおよび第２のトランジスタのベース電流は常に流れ、ベース電流補正手段の電流源が、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正するようにしているので、磁気抵抗素子の両端の電圧変動をなくすようにしている。
【００１７】つぎの発明にかかるディスク装置は、上記の発明において、前記ベース電流引抜手段は、前記第１のトランジスタのベースに接続された第３のトランジスタと、前記第２のトランジスタのベースに接続された第４のトランジスタと、前記第３のトランジスタおよび前記第４のトランジスタに対してカレントミラーを形成する第５のトランジスタとを備えたことを特徴とする。
【００１８】この発明によれば、第３のトランジスタが前記第１のトランジスタのベースに接続されてベース電流を引き抜き、第４のトランジスタが前記第２のトランジスタのベースに接続されてベース電流を引き抜くが、この際、第３のトランジスタおよび第４のトランジスタは、第５のトランジスタとカレントミラーを形成し、増幅動作時と同じベース電流を引き抜くようにしている。
【００１９】
【発明の実施の形態】以下に添付図面を参照して、この発明にかかる磁気抵抗素子増幅回路およびこれを用いたディスク装置の好適な実施の形態を詳細に説明する。
【００２０】実施の形態１．図１は、この発明の実施の形態１である磁気抵抗素子増幅回路の構成を示す回路図である。図１において、この磁気抵抗素子増幅回路１の構成は、図４に示した従来の磁気抵抗素子増幅回路に、ベース電流引抜回路２をさらに設け、電流源Ｉ３の下流側を電源Ｖｅｅに接続している。すなわち、電流源Ｉ３は、スイッチＳＷ１の下流側に接続される。その他の構成は、図４に示した従来の磁気抵抗素子増幅回路と同じであり、同一構成部分には同一符号を付している。
【００２１】ベース電流引抜回路２において、ＮＰＮトランジスタＱ１０，Ｑ１１のコレクタは、それぞれＮＰＮトランジスタＱ１，Ｑ２のベースに接続され、それぞれＮＰＮトランジスタＱ１２とカレントミラー接続される。また、ＮＰＮトランジスタＱ１２には、ＮＰＮトランジスタＱ１０，Ｑ１１のコレクタが、ＮＰＮトランジスタＱ１，Ｑ２のベース電流と同じ大きさの電流を流すように、ＰＮＰトランジスタＱ１３のコレクタからスイッチＳＷ２を介して電流が供給される。
【００２２】ベース電流引抜回路２を除いた回路は、磁気抵抗素子ＭＲ１に流れるバイアス電流を設定する機能をもつ回路である。抵抗Ｒ６の一端は、電圧源ＶＣＣに接続され、他端は電流源Ｉ４を介して接地される。電流源Ｉ４と抵抗Ｒ６との接続点は、トランスコンダクタンスアンプＡｍｐ１の正入力端子に接続され、トランスコンダクタンスアンプＡｍｐ１の出力端は、ＮＭＯＳトランジスタＱ８のゲートとコンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、接地される。ＮＭＯＳトランジスタＱ８のドレインは、抵抗Ｒ３を介して電圧源ＶＣＣに接続されるとともに、トランスコンダクタンスアンプＡｍｐ１の負入力端子に接続される。
【００２３】ＮＭＯＳトランジスタＱ８のソースは、抵抗Ｒ４を介して、磁気抵抗素子ＭＲ１の一端に接続される。磁気抵抗素子ＭＲ１の他端は、抵抗Ｒ５を介し、ＰＭＯＳトランジスタＱ９のソースに接続される。磁気抵抗素子ＭＲ１と抵抗Ｒ４との接続点は、直列接続された抵抗Ｒ１，Ｒ２を介して、磁気抵抗素子ＭＲ１の他端に接続される。すなわち、抵抗Ｒ１，Ｒ２と磁気抵抗素子ＭＲ１とは並列接続される。
【００２４】抵抗Ｒ１，Ｒ２は、等しい大きさの抵抗値をもち、抵抗Ｒ１，Ｒ２の接続点は、トランスコンダクタンスアンプＡｍｐ２の負入力端子に接続される。トランスコンダクタンスアンプＡｍｐ２の出力端は、ＰＭＯＳトランジスタＱ９のゲートとコンデンサＣ２の他端とに接続される。コンデンサＣ２の他端は、接地される。
【００２５】ここで、磁気抵抗素子ＭＲ１に対するバイアス電流の設定について説明する。このバイアス電流の設定は、まず電流源Ｉ４によって行われる。抵抗Ｒ６の両端には、（Ｒ６×Ｉ４）の電圧が発生し、トランスコンダクタンスアンプＡｍｐ１は、抵抗Ｒ６の両端電圧と、抵抗Ｒ３の両端電圧とが等しくなるように帰還をかける。この結果、抵抗Ｒ３に流れる電流ＩＭＲは、次式に示す値に設定される。すなわち、ＩＭＲ＝Ｒ６×Ｉ４／Ｒ３に設定される。磁気抵抗素子ＭＲ１の抵抗値に比べ、抵抗Ｒ１，Ｒ２の値は大きく設定されるので、抵抗Ｒ３に流れる電流ＩＭＲは、磁気抵抗素子ＭＲ１に流れる電流とほぼ同じ値となる。ここで、抵抗Ｒ１，Ｒ２の抵抗値は等しく、かつ抵抗値Ｒ１，Ｒ２との中点がトランスコンダクタンスアンプＡｍｐ２の負入力端子に接続され、トランスコンダクタンスアンプＡｍｐ２の正入力端子が接地されていることから、トランスコンダクタンスアンプＡｍｐ２は、抵抗Ｒ１，Ｒ２の中点電位が接地電圧と同じ値となるように帰還をかける。この結果、磁気抵抗素子ＭＲ１の中点電位は、接地電圧レベルに設定される。
【００２６】このようにして磁気抵抗素子ＭＲ１に対するバイアス電流が設定された状態における磁気抵抗素子増幅回路１の動作について、図１および図２に示すスイッチＳＷ１，ＳＷ２のタイミングチャートを参照して説明する。切替制御回路Ｃは、スイッチＳＷ１がオン状態、すなわち読込状態とするとき、スイッチＳＷ２をオフ状態に設定する。
【００２７】スイッチＳＷ１がオン状態のとき、ＮＰＮトランジスタＱ１，Ｑ２すなわち増幅器は、磁気抵抗素子ＭＲ１の両端電圧の信号を増幅する。この場合、上述したように、磁気抵抗素子ＭＲ１の両端電圧は、抵抗Ｒ１，Ｒ２の中点電位からの電圧となる。なお、このスイッチＳＷ１がオン状態のとき、ＮＰＮトランジスタＱ１，Ｑ２は、ベース電流を消費することになる。また、このスイッチＳＷ１がオン状態のとき、電流源Ｉ３には、電流源Ｉ１，Ｉ２の電流値のＲ３／Ｒ６倍の電流が流れ、この電流は、ＮＰＮトランジスタＱ３，Ｑ６，Ｑ７およびＰＮＰトランジスタＱ４，Ｑ５を介して抵抗Ｒ６に流される。この抵抗Ｒ６に流れる電流によって、ＮＰＮトランジスタＱ１のベース電流は、ＮＭＯＳトランジスタＱ８のドレインから抵抗Ｒ４を介して供給される。また、ＮＰＮトランジスタＱ２のベース電流は、ＮＭＯＳトランジスタＱ８のドレインから、抵抗Ｒ４および磁気抵抗素子ＭＲ１を介して供給される。
【００２８】一方、スイッチＳＷ１をオフ状態にし、ＮＰＮトランジスタＱ１，Ｑ２すなわち増幅器を動作させない場合、スイッチＳＷ２は、オン状態になる。この場合、ＮＰＮトランジスタＱ１，Ｑ２は、ベース電流を消費しない。ベース電流引抜回路２におけるＮＰＮトランジスタＱ１０〜Ｑ１２によって、ＮＰＮトランジスタＱ１０，Ｑ１１のそれぞれには、電流源Ｉ１，Ｉ２の電流値の（（Ｒ３／Ｒ６）／ｈfe倍の電流が流れるように設定されている。なお、「ｈfe」は、ＮＰＮトランジスタの電流増幅率である。また、ＮＰＮトランジスタＱ１０〜Ｑ１２のカレントミラー回路に対する電流供給は、ＰＮＰトランジスタＱ１３によって取り出される。
【００２９】したがって、スイッチＳＷ１がオフ状態となり、スイッチＳＷ２がオン状態になると、スイッチＳＷ１がオン状態のときにＮＰＮトランジスタＱ１が消費していたベース電流分は、ＮＭＯＳトランジスタＱ８のドレインから、抵抗Ｒ４を介してＮＰＮトランジスタＱ１０によって引き抜かれる。また、スイッチＳＷ１がオン状態のときにＮＰＮトランジスタＱ２が消費していたベース電流分は、ＮＭＯＳトランジスタＱ８のドレインから、抵抗Ｒ４および磁気抵抗素子ＭＲ１を介してＮＰＮトランジスタＱ１１によって引き抜かれることになる。
【００３０】この結果、増幅器としてのトランジスタＱ１，Ｑ２のオン、オフの前後において、磁気抵抗素子ＭＲ１の両端に発生している直流電圧値が変動せず、トランジスタＱ１，Ｑ２のオフ状態からオン状態になる際、トランジスタＱ１，Ｑ２から端子Ｔ１，Ｔ２に出力される増幅出力が安定するまでの時間が短くなる。これによって、磁気抵抗素子ＭＲ１による読取動作を高速に行うことができる。
【００３１】この実施の形態１では、電流源Ｉ３の動作をスイッチＳＷ１のオン、オフ動作から独立させ、増幅動作をオン、オフさせるスイッチＳＷ１がオフ状態のときに、ベース電流引抜回路２によるＮＰＮトランジスタＱ１，Ｑ２のベース電流引き抜きを動作させるスイッチＳＷ２をオン状態とすることによって、磁気抵抗素子ＭＲ１の両端に発生している電圧変動をなくし、スイッチＳＷ１がオフ状態からオン状態に切り替わる際の増幅器出力の安定時間を短縮することができ、磁気抵抗素子ＭＲ１による読取動作を高速に行うことができる。
【００３２】実施の形態２．つぎに、この発明の実施の形態２について説明する。この実施の形態２では、上述した実施の形態１である磁気抵抗素子増幅回路１をハードディスクドライブ装置１０に適用している。
【００３３】図３は、この発明の実施の形態２であるハードディスクドライブ装置の構成を示すブロック図である。図３において、図１に示した磁気抵抗素子増幅回路１は、ハードディスクドライブ装置１０のプリアンプ２３として用いる。
【００３４】ハードディスクドライブ装置１０は、パーソナルコンピュータ２０に接続される。ハードディスクドライブ装置１０は、マイクロコンピュータ２１を有し、マイクロコンピュータ２１は、パーソナルコンピュータ２０と制御信号Ｓ１の送受信を行う。マイクロコンピュータ２１は、パーソナルコンピュータ２０からの制御信号Ｓ１をもとに記憶媒体２９に対するデータの書込あるいはデータの読取の制御を行う。
【００３５】データの書込を行う場合、マイクロコンピュータ２１は、リードチャネル２２に対して制御信号Ｓ２および書込情報Ｄ１を送出し、リードチャネル２２は、書込情報Ｄ１をもとに書込信号Ｄ２をプリアンプ２３を介し、書込信号Ｄ３としてアーム２８の図示しない書込ヘッドに送出し、記録媒体２９上に書き込む。この際、マイクロコンピュータ２１は、制御信号Ｓ３によってモータドライバ２４を制御し、モータドライバ２４は、制御信号Ｓ５によって記録媒体２９を回転駆動させるスピンドルモータ２５を制御する。また、マイクロコンピュータ２１は、制御信号Ｓ４によってサーボＩＣ２６を制御し、サーボＩＣ２６は、アーム２８を駆動するサーボモータ２７の駆動制御を行う。これによって、書込信号Ｄ３は、記録媒体上の所望位置に書き込まれる。
【００３６】一方、データの読込を行う場合、マイクロコンピュータ２１は、リードチャネル２２に対して制御信号Ｓ２を送る。さらに、マイクロコンピュータ２１は、書込時と同じように、制御信号Ｓ３によってモータドライバ２４を制御し、モータドライバ２４は、制御信号Ｓ５によって記録媒体２９を回転駆動させるスピンドルモータ２５を制御する。また、マイクロコンピュータ２１は、制御信号Ｓ４によってサーボＩＣ２６を制御し、サーボＩＣ２６は、アーム２８を駆動するサーボモータ２７の駆動制御を行う。これによって、アーム２８の読込ヘッドである磁気抵抗素子ＭＲ１は、記録媒体２９上の所望の読込位置に移動される。
【００３７】磁気抵抗素子ＭＲ１によって読み込まれた読取信号Ｄ１１は、プリアンプ２３によって増幅され、増幅された読取信号Ｄ１２はリードチャネル２２に出力される。リードチャネル２２は、制御信号Ｓ２のもとに、読取信号Ｄ１２を読取情報Ｄ１３としてマイクロコンピュータ２１に出力し、マイクロコンピュータ２１は、読み取った読取情報Ｄ１３をパーソナルコンピュータ２０側に転送する。
【００３８】ここで、リード／ライトＩＣ（Ｒ／ＷＩＣ）によって実現されるプリアンプ２３は、図１に示した磁気抵抗素子増幅回路１を有し、磁気抵抗素子ＭＲ１の両端電圧を読取信号Ｄ１１（ベース電流）として取得し、この読取信号Ｄ１１を増幅出力する。
【００３９】プリアンプ２３は、図１に示した磁気抵抗素子増幅回路１を用いて磁気抵抗素子ＭＲ１の両端電圧を増幅しているが、ＳＷ１のオフ状態からオン状態に移行する際、ＳＷ２のオンによってベース電流が引き抜かれ、磁気抵抗素子ＭＲ１の両端電圧が変動しないようにしているので、増幅出力の安定時間が短くなり、高速読取動作が可能になるとともに、書込時から読込時への移行時間が短縮され、書込／読取動作が繰り返される場合における移行時間が短縮され、効率的な書込／読取動作を行うことができる。
【００４０】なお、上述した実施の形態２では、ハードディスクドライブ装置を例にあげて説明したが、これに限らず、磁気抵抗素子ＭＲ１を用いるフロッピーディスクドライブ装置などのディスクドライブ装置にも適用できる。
【００４１】この実施の形態２によれば、実施の形態１に示した磁気抵抗素子増幅回路１をプリアンプ２３として用いているので、書込から読取への移行時間が短縮し、高速読取動作および書込／読取動作の高速化を実現することができる。
【００４２】
【発明の効果】以上説明したように、この発明によれば、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチがオンのとき、第２のスイッチはオフとなって、前記信号の増幅動作のみを行い、前記第１のスイッチがオフのとき、第２のスイッチはオンとなって、前記信号の増幅動作は行われず、ベース電流引抜回路が、前記第１のトランジスタおよび前記第２のトランジスタが増幅動作している場合におけるベース電流分を引き抜き、磁気抵抗素子の両端の電圧変動をなくし、前記信号の増幅動作を再開する場合に増幅動作の安定時間を短くするようにしているので、高速読取動作を実現することができるという効果を奏する。
【００４３】つぎの発明によれば、第１のトランジスタおよび第２のトランジスタのベース電流は常に流れ、ベース電流補正手段の電流源が、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正するようにし、磁気抵抗素子の両端の電圧変動をなくすことができるので、高速読取動作を実現することができるという効果を奏する。
【００４４】つぎの発明によれば、第３のトランジスタが前記第１のトランジスタのベースに接続されてベース電流を引き抜き、第４のトランジスタが前記第２のトランジスタのベースに接続されてベース電流を引き抜くが、この際、第３のトランジスタおよび第４のトランジスタは、第５のトランジスタとカレントミラーを形成し、増幅動作時と同じベース電流を引き抜くようにしているので、簡易な構成で、高速読取動作を実現することができるという効果を奏する。
【００４５】つぎの発明によれば、前記第１のトランジスタおよび前記第２のトランジスタによる前記信号の増幅動作をスイッチングする第１のスイッチがオンのとき、第２のスイッチはオフとなって、前記信号の増幅動作のみを行い、前記第１のスイッチがオフのとき、第２のスイッチはオンとなって、前記信号の増幅動作は行われず、ベース電流引抜回路が、前記第１のトランジスタおよび前記第２のトランジスタが増幅動作している場合におけるベース電流分を引き抜き、磁気抵抗素子の両端の電圧変動をなくし、前記信号の増幅動作を再開する場合に増幅動作の安定時間を短くするようにしているので、高速読取動作および高速書込／読取動作を実現することができるという効果を奏する。
【００４６】つぎの発明によれば、第１のトランジスタおよび第２のトランジスタのベース電流は常に流れ、ベース電流補正手段の電流源が、前記第１のスイッチおよび前記第２のスイッチのスイッチング動作と独立して前記ベース電流値を補正するようにしているので、磁気抵抗素子の両端の電圧変動をなくすようにしているので、高速読取動作を実現することができるという効果を奏する。
【００４７】つぎの発明によれば、第３のトランジスタが前記第１のトランジスタのベースに接続されてベース電流を引き抜き、第４のトランジスタが前記第２のトランジスタのベースに接続されてベース電流を引き抜くが、この際、第３のトランジスタおよび第４のトランジスタは、第５のトランジスタとカレントミラーを形成し、増幅動作時と同じベース電流を引き抜くようにしているので、簡易な構成で、高速読取動作を実現することができるという効果を奏する。
|
| 【出願人】 |
【識別番号】０００００６０１３
【氏名又は名称】三菱電機株式会社
|
| 【出願日】 |
平成１２年８月７日（２０００．８．７） |
| 【代理人】 |
【識別番号】１０００８９１１８
【弁理士】
【氏名又は名称】酒井 宏明
|
| 【公開番号】 |
特開２００２−５６５０４（Ｐ２００２−５６５０４Ａ） |
| 【公開日】 |
平成１４年２月２２日（２００２．２．２２） |
| 【出願番号】 |
特願２０００−２３９０１９（Ｐ２０００−２３９０１９） |
|