マイクロコンピュータ

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	マイクロコンピュータ
【発明者】	【氏名】片居木孝至【氏名】金子進【氏名】徳永浩二
【要約】	【課題】揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移を可能とする。【解決手段】ＣＰＵ２４において、命令フェッチユニット９によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、第１命令の直後に命令フェッチ手段によってフェッチされた第２命令を第１命令よりも先に実行し、その後に第１命令を実行することで、揮発性メモリがセルフリフレッシュモードに遷移されたにもかかわらず、第１命令を実行することができ、揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移が可能とされる。

【特許請求の範囲】
【請求項１】通常動作モードと低消費電力モードとを備え、記憶情報保持のためのセルフリフレッシュモードを有する揮発性メモリに記憶されたプログラムを実行可能な中央処理装置を含むマイクロコンピュータであって、上記中央処理装置は、上記揮発性メモリから命令をフェッチする命令フェッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、その後に上記第１命令を実行する命令実行手段と、を含んで成ることを特徴とするマイクロコンピュータ。
【請求項２】通常動作モードと低消費電力モードとを備え、記憶情報保持のためのセルフリフレッシュモードを有する揮発性メモリに記憶されたプログラムを実行可能な中央処理装置と、上記揮発性メモリのリフレッシュ動作の制御機能を有するバスステートコントローラとを含むマイクロコンピュータであって、上記中央処理装置は、上記揮発性メモリから命令をフェッチする命令フェッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、上記第２命令の実行によって、上記不揮発性メモリのリフレッシュモードを、上記バスステートコントローラの制御による通常動作リフレッシュモードからセルフリフレッシュモードに遷移させ、上記第２命令が実行された後に上記第１命令が実行されることによって、上記中央処理装置を低消費電力モードに遷移させるとともに、上記命令フェッチ手段によるその後の命令フェッチを禁止するための命令実行手段と、を含むことを特徴とするマイクロコンピュータ。
【請求項３】上記揮発性メモリとの間のインタフェースを制御するための情報を記憶可能な記憶手段と、上記第１命令の実行により上記スタンバイモードへ遷移される前に、上記記憶手段の記憶情報を退避するための第１制御手段を含む請求項２記載のマイクロコンピュータ。
【請求項４】上記中央処理装置は、低消費電力モードから通常動作モードへの遷移指示に応じて、上記揮発性メモリをセルフリフレッシュモードから、上記バスステートコントローラの制御による通常動作リフレッシュモードに遷移させるための第２制御手段を含む請求項２又は３記載のマイクロコンピュータ。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュータ、さらにはそれにおける低消費電力モードへ移行する際の内部動作の改良に関するものであり、例えば携帯情報機器に適用して有効な技術に関する。
【０００２】
【従来の技術】マイクロコンピュータ応用機器において、システムの処理を続行する必要がない場合、ＣＰＵ（中央処理装置）を外部割り込みが発生するまで休止状態にするスリープ命令を実行させることにより、システム処理を休止状態にする制御技術が採用されている。ＣＰＵを休止状態にする命令をサポートしているマイクロコンピュータなどにおいては、スリープ命令の実行後に、割り込みなどの外部イベントが発生するまで無限に待つという機能を備えている。
【０００３】ＣＰＵの休止状態には、スリープモードとスタンバイモードを挙げることができる。スリープモードにおいてはＣＰＵでの命令実行が停止されるだけで、ＣＰＵへの電源供給は絶たれていないが、スタンバイモードにおいてはＣＰＵへの電源供給をも停止されるため、スタンバイモードは、低消費電力モードの一例とされる。ＣＰＵでスリープ（ｓｌｅｅｐ）命令が実行されることによって、上記スリープモードやスタンバイモードへ遷移することができる。上記スリープモードとスタンバイモードとの区別は、所定のレジスタに設定されているスタンバイビットの論理状態によって決定される。例えばスタンバイビットが論理値“０”でスリープ命令が実行された場合には、ＣＰＵはスリープモードに遷移され、スタンバイビットが論理値“１”でスリープ命令が実行された場合には、ＣＰＵはスタンバイモードに遷移される。
【０００４】尚、ＣＰＵのスリープモードについて記載された文献の例としては、ＣＱ出版社から発行された「トランジスタ技術（１９９９年５月号第１７６頁から）」がある。
【０００５】
【発明が解決しようとする課題】マイクロコンピュータ応用機器の一例として携帯情報機器を挙げることができる。そのような携帯用情報機器の設計及び開発においては、ハードウェア及びソフトウェアの評価期間を短縮するために、オペレーティングシステムや、アプリケーションソフトウェアなどを揮発性メモリ例えばＳＤＲＡＭ（シンクロナス・ランダム・アクセス・メモリ）へ常駐させ、このＳＤＲＡＭに常駐されたオペレーティングシステムや、アプリケーションソフトウェアなどをＣＰＵで実行することが考えられる。ＲＡＭなどの揮発性メモリは、ＲＯＭ（リード・オンリ・メモリ）などの不揮発性メモリに比べると、記憶情報の高速読み出しが可能であるため、ＲＯＭ（リード・オンリ・メモリ）などの不揮発性メモリからオペレーティングシステムや、アプリケーションソフトウェアなどをＣＰＵでフェッチして実行するのに比べて、処理の高速化が可能となり、そのことが評価期間の短縮につながるからである。
【０００６】しかしながら、携帯情報機器にとって必須の機能とされているスタンバイモードの評価においては、ＣＰＵ及びＳＤＲＡＭの制限によりプログラムをＳＤＲＡＭへ常駐させることができないため、ＲＯＭをベースにプログラムを実行せねばならない。例えば、ＣＰＵがスタンバイモードに遷移する際、先ず、システム全体の消費電力を下げるためにＳＤＲＡＭへのリフレッシュが停止され、次に、システムが必要とする情報を保持させるため、ＳＤＲＡＭがセルフリフレッシュモードに遷移される。ＳＤＲＡＭのセルフリフレッシュモードにおいては、ＳＤＲＡＭへのアクセスは不可能となる。このため、当該ＳＤＲＡＭがセルフリフレッシュモードに遷移された後は、正しいスリープ命令をＳＤＲＡＭからフェッチすることができず、ＣＰＵをスタンバイモードに遷移することができない。また、仮にＣＰＵをスタンバイモードに遷移できたとしても、このスタンバイモードから通常動作モードに遷移するのに必要なプログラムがＳＤＲＡＭに格納されていることから、セルフリフレッシュモードに遷移されているＳＤＲＡＭからの情報読み出しは不可能となり、それによってスタンバイモードから通常動作モードへの遷移は不可能とされる。
【０００７】本発明の目的は、揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移を可能とする技術を提供することにある。
【０００８】また、本発明の別の目的は、揮発性メモリにプログラムを常駐させた状態で低消費電力モードから通常動作モードへの遷移を可能とする技術を提供することにある。
【０００９】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】すなわち、通常動作モードと低消費電力モードとを備え、記憶情報保持のためのセルフリフレッシュモードを有する揮発性メモリに記憶されたプログラムを実行可能な中央処理装置を含んでマイクロコンピュータが構成されるとき、上記中央処理装置には、上記揮発性メモリから命令をフェッチする命令フェッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、その後に上記第１命令を実行する命令実行手段とを設ける。
【００１２】上記手段によれば、命令実行手段は、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、その後に上記第１命令を実行する。プログラミングにおいて上記第２命令は、上記揮発性メモリをセルフリフレッシュモードに遷移させるための命令とすることができ、その場合において、上記揮発性メモリがセルフリフレッシュモードに遷移されたにもかかわらず、上記第１命令を実行することができ、このことが、揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移を可能とする。
【００１３】また、通常動作モードと低消費電力モードとを備え、記憶情報保持のためのセルフリフレッシュモードを有する揮発性メモリに記憶されたプログラムを実行可能な中央処理装置と、上記揮発性メモリのリフレッシュ動作の制御機能を有するバスステートコントローラとを含んでマイクロコンピュータが構成されるとき、上記中央処理装置には、上記揮発性メモリから命令をフェッチする命令フェッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、上記第２命令の実行によって、上記不揮発性メモリのリフレッシュモードを、上記バスステートコントローラの制御による通常動作リフレッシュモードからセルフリフレッシュモードに遷移させ、上記第２命令が実行された後に上記第１命令が実行されることによって、上記中央処理装置を低消費電力モードに遷移させるとともに、上記命令フェッチ手段によるその後の命令フェッチを禁止するための命令実行手段とを設ける。
【００１４】上記手段によれば、命令実行手段は、上記命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、上記第１命令の直後に上記命令フェッチ手段によってフェッチされた第２命令を上記第１命令よりも先に実行し、その後に上記第１命令を実行する。プログラミングにおいて上記第２命令は、上記揮発性メモリをセルフリフレッシュモードに遷移させるための命令とすることができ、その場合において、上記揮発性メモリがセルフリフレッシュモードに遷移されたにもかかわらず、上記第１命令を実行することができ、このことが、揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移を可能とする。
【００１５】このとき、上記揮発性メモリとの間のインタフェースを制御するための情報を記憶可能な記憶手段と、上記第１命令の実行により上記スタンバイモードへ遷移される前に、上記記憶手段の記憶情報を退避するための第１制御手段を設けることができる。
【００１６】また、上記中央処理装置には、低消費電力モードから通常動作モードへの遷移指示に応じて、上記揮発性メモリをセルフリフレッシュモードから、上記バスステートコントローラの制御による通常動作リフレッシュモードに遷移させるための第２制御手段を設けることができる。このとき第２制御手段によって、上記揮発性メモリをセルフリフレッシュモードから、上記バスステートコントローラの制御による通常動作リフレッシュモードに遷移されるため、揮発性メモリにプログラムを常駐させた状態で低消費電力モードから通常動作モードへの遷移が可能とされる。
【００１７】
【発明の実施の形態】図７には、本発明にかかるマイクロコンピュータが適用された携帯用情報機器が示される。
【００１８】この携帯用情報機器７０は、外部バスＢＵＳを介して、マイクロコンピュータ３１、ＳＤＲＡＭ（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）３２、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）３３、ＲＯＭ（リード・オンリ・メモリ）３４、周辺装置制御部３５、表示制御部３６などが、互いに信号のやり取りが可能に結合され、予め定められたプログラムに従って所定のデータ処理を行う。上記マイクロコンピュータ３１は、本システムの論理的中核とされ、主として、アドレス指定、情報の読出しと書込み、データの演算、命令のシーケンス、割り込みの受付け、記憶装置と入出力装置との情報交換の起動等の機能を有し、演算制御系や、バス制御系、メモリアクセス制御系などから構成される。上記ＳＤＲＡＭ３２や、ＳＲＡＭ３３、及びＲＯＭ３４は内部記憶装置として位置付けられている。ＲＯＭ３４にはＣＰＵ３０での計算や制御に必要なプログラムが格納される。また、ＳＲＡＭ３３は、リード・ライト動作の高速性を活かしてメインメモリやキャッシュメモリなどとして利用される。周辺装置制御部３５によって、記憶装置３８の動作制御や、キーボード３９などからの情報入力制御が行われ、さらに、表示制御部３６の制御によって、液晶ディスプレイ４０への情報表示が行われる。記憶装置３８は、特に制限されないが、不揮発性メモリの一例とされるフラッシュメモリを記憶媒体として含んで成る。
【００１９】上記構成の携帯用情報機器７０の設計及び開発において、ハードウェアやソフトウェアの評価期間の短縮化を図るため、オペレーティングシステムやアプリケーションソフトなどは、ＳＤＲＡＭ３２に常駐される。すなわち、オペレーティングシステムやアプリケーションソフトなどがＲＯＭ３４あるいは記憶装置３８に記憶されている場合において、このオペレーティングシステムやアプリケーションソフトなどがＲＯＭ３４あるいは記憶装置３８から、高速動作可能なＳＤＲＡＭ３２に転送され、このＳＤＲＡＭ３２におけるオペレーティングシステムやアプリケーションソフトなどがマイクロコンピュータ３１によってフェッチされて実行される。また、この携帯用情報機器７０においては、低消費電力モード（スタンバイモード）の評価も、オペレーティングシステムやアプリケーションソフトなどが、ＳＤＲＡＭ３２に常駐された状態で行われる。オペレーティングシステムやアプリケーションソフトなどが、ＳＤＲＡＭ３２に常駐された状態で、低消費電力モードの評価を行うことができのは、後述するところの、ＣＰＵの低消費電力モードに関する命令セットが使用されることによる。
【００２０】図８には上記ＳＤＲＡＭ３２の構成例が示される。
【００２１】ＳＤＲＡＭ３２は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン等の一つの半導体基板に形成される。
【００２２】メモリセルアレイ５０は、ダイナミック型メモリセルをアレイ状に配列して成る複数のメモリマットを有する。外部からアドレスがロウアドレスバッファ５１を介してロウアドレスデコーダ５２に伝達され、そこでデコードされることによって、メモリセルアレイ５０のワード線を選択的に駆動するための信号が生成されるようになっている。また、外部から取込まれたアドレスの一部が、カラムアドレスバッファ５３を介してカラムアドレスカウンタ５４に入力される。このカラムアドレスカウンタ５４は、入力アドレスを初期アドレスとしてそれに続くカラムアドレスを歩進動作によって生成する。生成されたカラムアドレスは、カラムアドレスデコーダ５４に伝達される。このカラムアドレスデコーダ５４は、入力アドレスをデコードすることによって、センスアンプ及びカラム選択回路５６におけるカラム選択系の動作信号を生成する。センスアンプ及びカラム選択回路５６は、メモリセルアレイ５０のメモリセルに結合されたデータ線の微弱な電位差（メモリセルデータ）を増幅するためのセンスアンプや、コモンＩ／Ｏ線（Ｉ／Ｏバスとも称される）を、上記カラムアドレスデコーダ５５からの制御信号に基づいて選択的にデータ線に結合するためのカラム選択系などが含まれる。
【００２３】センスアンプで増幅されたメモリセルデータは、入出力バッファ５７を介して外部出力される。また、外部からの書込みデータは、入出力バッファ５７を介してコモンＩ／Ｏ線に伝達され、上記のようにカラムアドレスに基づいて選択されたデータ線を介して、対応するメモリセルに書込まれる。
【００２４】コントローラ５８は、基本クロックＣＬＫ、クロックイネーブルＣＬＥ、チップセレクト信号ＣＳ＊（＊はローアクティブ又は信号反転を意味する）、ロウアドレスストローブ信号ＲＡＳ＊、カラムアドレスストローブ信号ＣＡＳ＊、ライトイネーブル信号ＷＥ＊など、外部から入力される各種信号に基づいて、ＳＤＲＡＭ３２における各部の動作制御信号を生成する。特に、このＳＤＲＡＭ３２の動作モードは、チップセレクト信号ＣＳ＊、ロウアドレスストローブ信号ＲＡＳ＊、ライトイネーブル信号ＷＥ＊の論理状態の組合せにによって決定される。ここで、クロックイネーブルＣＫＥがアサートされた状態で、クロックＣＬＫの取込みが有効とされ、クロックＣＬＫの取込みが有効とされる場合に、各部がクロックＣＬＫに同期動作される。従って、クロックイネーブルＣＫＥがネゲートされた状態では、クロックＣＬＫが有効とされないから、同期動作が行われない。つまり低消費電力モードとされる。この実施例では、ＣＰＵ２４における低消費電力モードについての割り込み処理によって、上記クロックイネーブルＣＬＫがネゲートされることによって、ＳＤＲＡＭ３２が低消費電力モードに移行されるようになっている。ＳＤＲＡＭ３２の低消費電力モードにおいては、外部からのメモリアクセスは不可能とされる。また、この低消費電力モードにおいては、記憶情報の保持のためのセルフリフレッシュが行われる。このような意味で、上記低消費電力モードはセルフリフレッシュモードとも称される。セルフリフレッシュにおいては、チップ内に設けられたタイマ機能により、待機状態が所定時間続いた場合に自動的にリフレッシュ動作が行われることで記憶情報の喪失が阻止される。
【００２５】図１には上記マイクロコンピュータ３１の構成例が示される。
【００２６】図１に示されるように、マイクロコンピュータ３１は、特に制限されないが、バス制御のためのバスコントローラ２１、割り込み制御のための割り込みコントローラ２３、演算処理のためのＣＰＵ（中央処理装置）２４、時間計測のためのタイマ２５、そして、ＣＰＵ２４で実行されるマイクロプログラムが格納された内蔵ＲＯＭ２６、ＣＰＵ２４での演算処理のための作業領域などとして使用される内蔵ＲＡＭ２７、内蔵周辺モジュール２８が設けられ、それらが信号のやり取り可能に内部バス２２によって結合されている。内部バス２２は、アドレス信号を伝達するためのアドレスバス、データを伝達するためのデータバス、及びコントロール信号を伝達するためのコントロールバスを含む。上記周辺回路には、ユーザブレークコントローラ、ダイレクトメモリアクセスコントローラ、シリアルコミュニケーションインタフェース、シリアルインタフェース、及びユーザデバッグインタフェース、などが含まれる。バスコントローラ２１は、この内部バス２２とシステムバスＢＵＳとに結合され、信号伝達のためのバス制御を行う。
【００２７】図５には上記ＣＰＵ２５の構成例が示される。
【００２８】ＣＰＵ２４は、特に制限されないが、命令フェッチユニット９、命令レジスタ１０Ａ，１０Ｂ、命令デコーダ１１、ディジタル信号処理のためのＤＳＰユニット１２、整数演算のための整数ユニット１３、演算制御のための制御レジスタ１４、ＤＳＰ命令のオペランドとしてＤＳＰデータの転送やデータ処理に使用されるＤＳＰレジスタ１５、データ処理やアドレス計算に使用される汎用レジスタ１６、積和レジスタやプログラムカウンタなどを含むシステムレジスタ１７を含んで成る。
【００２９】命令フェッチユニット９は、ＳＤＲＡＭ３２から命令をフェッチする。フェッチされた命令は命令レジスタ１０Ａを介して命令デコーダ１１に伝達されてデコードされる。命令フェッチユニット９によって、ＣＰＵの動作モードからスタンバイモードへの遷移を指定するスリープ命令がフェッチされた場合において、スタンバイビットが論理値“１”に設定されている場合には、このスリープ命令は、命令レジスタ１０Ａに保持されるが、そのスリープ命令は遅延命令として取り扱われ、直ぐにはデコードされない。そして命令フェッチユニット９によって次にフェッチされた命令が命令レジスタ１０Ｂに保持され、それが命令デコーダ１１によってデコードされ、そのデコード結果がＤＳＰユニット１２や整数演算ユニット１３に供給されることで、命令が実行される。その後、上記命令レジスタ１０Ａに保持されているスリープ命令が命令デコーダ１１でデコードされ、そのデコード結果がＤＳＰユニット１２や整数演算ユニット１３に供給されることで、命令が実行される。
【００３０】尚、スタンバイビットが論理値“０”に設定されている場合、スリープ命令の実行によってスリープモードに遷移されるが、この場合には、ＣＰＵ２４での命令実行が停止されるだけで、ＣＰＵ２４への電源供給は絶たれていないため、スリープ命令は、遅延命令ではなく、メモリ制御命令や周辺デバイス制御命令と同様に、フェッチされた順に実行される。
【００３１】ＤＳＰユニット１２及び整数ユニット１３は、フェッチ及びデコードユニット１１からのデコード結果に基づいて演算処理を行う。マイクロコンピュータ３１は、バスを通じて外部空間を含むアドレス空間のどの領域に対してもアクセスすることができる。整数ユニット１３は、バスを介して命令とデータ転送する。
【００３２】ここで、上記ＤＳＰユニットや整数演算ユニット１３が、本発明における命令実行手段の一例とされる。
【００３３】図６には上記バスステートコントローラ２１の構成例が示される。
【００３４】バスステートコントローラ２１は、内部バスと外部バスとの間のバスステートの制御の他に、広範囲なメモリタイプについてのインタフェースを提供する。バスステートコントローラ２１の内部アドレス空間には、内蔵ＲＯＭ２６や内蔵ＲＡＭ２７、内蔵周辺モジュール２８が配置される。バスステートコントローラ２１の外部アドレス空間には、外部に接続されるデバイス（ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭなど）が配置される。また、リフレッシュ機能を有し、ＳＤＲＡＭ３２の通常動作リフレッシュとセルフリフレッシュをサポートする。上記通常動作リフレッシュは、ロウアドレスストローブ信号ＲＡＳよりも先にカラムアドレスストローブ信号ＣＡＳをアサートすることによってリフレッシュを指示するＣＡＳビフォＲＡＳリフレッシュとされる。
【００３５】図６に示されるようにバスステートコントローラ２１は、特に制限されないが、外部バスＢＵＳとのインタフェースをとるためのバスインタフェース２１１、バスサイクルにおけるウェイト制御のためのウェイト制御部２１２、アドレス空間におけるエリア制御のためのエリア制御部２１３、メモリ制御のためのメモリ制御部２１４、内部バス２２とのインタフェースをとるための内部バスインタフェース２１５、及び各種レジスタが含まれる。上記各種レジスタ２１５には、ウェイトコントロールのためのウェイトコントロールレジスタＷＣＲ、バスコントロールのためのバスコントロールレジスタＢＣＲ、個別メモリコントロールのための個別メモリコントロールレジスタＭＣＲ、さらにはリフレッシュコントロールのためのリフレッシュタイマカウンタＲＴＣＮＴ、リフレッシュタイムコンスタントレジスタＲＴＣＯＲ、リフレッシュタイマコントロール／ステータスレジスタＲＴＣＳＲが含まれる。
【００３６】ここで、個別メモリコントロールレジスタＭＣＲにおける所定ビットの論理値によってリフレッシュ動作を実行するか否か、さらには通常動作リフレッシュやセルフリフレッシュのモード指定が可能とされる。例えばビット３がモード指定ビットとされるとき、このモード指定ビットが論理値“０”の場合には、通常動作リフレッシュが指定され、モード指定ビットが論理値“１”の場合には、セルフリフレッシュが指定されるように設定することができる。上記モード指定ビットは、ＣＰＵ２４によって設定することができる。
【００３７】尚、ＣＭＰは、リフレッシュタイマカウンタＲＴＣＮＴの値とリフレッシュタイムコンスタントレジスタＲＴＣＯＲの値とが一致したか否かを判別し、その判別結果をメモリ制御部２１４に供給するために設けられる。
【００３８】図２には、上記ＣＰＵ２４の低消費電力モード（スタンバイモード）に関する命令セットについての機能仕様が示される。
【００３９】図２に示されるように上記ＣＰＵ２４の低消費電力モードに関する命令セットは、ＣＰＵ２４がスタンバイモードに遷移するスリープ命令が遅延命令として取り扱われ、このスリープ命令はＣＰＵ２４において遅延実行される。すなわち、フェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示するスリープ命令であるとき、このスリープ命令の直後にフェッチされた命令を上記スリープ命令よりも先に実行し、その後に上記スリープ命令が実行される。また、スリープ命令が実行されることによってＣＰＵ２４はスタンバイモードに遷移されるが、ＣＰＵ２４がこのスタンバイモードから解除されない限り、命令フェッチは行われない。さらに、ＣＰＵ２４がスタンバイモードから通常動作モードに遷移する際には、予め指定された値を、汎用レジスタ１６などの予め指定されたアドレスに書き込まれる。このとき汎用レジスタ１６に書き込まれた情報は、ＣＰＵ２４がスタンバイモードから通常動作モードに遷移する際にバスステートコントローラ２１における所定レジスタ例えば個別メモリコントロールレジスタＭＣＲに書き込まれるようになっている。本例においては、上記汎用レジスタ１６に書き込まれている情報は論理値“０”であり、ＣＰＵ２４に対する割り込みが割り込みコントローラ２３によって受け付けられることでＣＰＵ２４がスタンバイモードから通常動作モードに遷移される場合には、先ず、個別メモリコントロールレジスタＭＣＲにおけるビット３が上記汎用レジスタの情報によって論理値“０”にセットされる。これにより、ＳＤＲＡＭ３２が通常リフレッシュモードに遷移される。
【００４０】図３には、ＣＰＵ２４が通常動作モードからスタンバイモードに遷移する場合の流れが示される。
【００４１】ＣＰＵ２４は、基本的にはＳＤＲＡＭ３２から命令をフェッチすると、その命令をフェッチ順に実行する。例えばマイクロコンピュータ３１の外部に配置されている周辺デバイスへの制御命令３２ＡがＣＰＵ２４によってフェッチされた場合に、ＣＰＵ２４においてこの制御命令３２Ａが実行されることによって、上記周辺デバイスが制御される。そして、スリープ命令３２Ｂがフェッチされた場合には、ＣＰＵ２４ではこの命令が遅延命令として取り扱われるため、このスリープ命令３２Ｂの実行の前に、上記スリープ命令３２Ｂの直後にフェッチされたメモリ制御命令３２Ｃがフェッチされてそれが実行される。このメモリ制御命令の実行において、先ず、バスステートコントローラ２１における各種レジスタの保持情報がＳＤＲＡＭ３２に退避され、その後に、ＳＤＲＡＭ３２がセルフリフレッシュモードに遷移される。そして上記メモリ制御命令３２Ｃが実行された後に、上記スリープ命令３２Ｂが実行されることによってＣＰＵ２４がスタンバイモードに遷移される。尚、このとき、スタンバイビットは論理値“１”にセットされているものとする。ここで、スリープ命令３２Ｂは、上記メモリ制御命令３２Ｃの前に既にＣＰＵ２４にフェッチされているため、上記メモリ制御命令３２Ｃの実行によりＳＤＲＡＭ３２がセルフリフレッシュモードに遷移されたにもかかわらず、スリープ命令３２Ｂの実行が可能とされる。
【００４２】そして、上記スリープ命令３２Ｂが実行された後は、上記メモリ制御命令３２Ｃの次の命令例えば周辺デバイスへの制御命令３２Ｄのフェッチは禁止される。
【００４３】このように、スリープ命令３２Ｂがフェッチされた場合には、ＣＰＵ２４ではこの命令が遅延命令として取り扱われ、このスリープ命令３２Ｂの実行の前に、上記スリープ命令３２Ｂの直後にフェッチされたメモリ制御命令３２Ｃがフェッチされてそれが実行されることから、上記メモリ制御命令３２Ｃの実行によりＳＤＲＡＭ３２がセルフリフレッシュモードに遷移されたにもかかわらず、スリープ命令３２Ｂの実行が可能とされる。
【００４４】図４には、ＣＰＵ２４がスタンバイモードから通常動作モードへ遷移する場合の流れが示される。
【００４５】例えば割り込みによってＣＰＵ２４がスタンバイモードから通常動作モードへの遷移が指示された場合には、先ず、ＣＰＵ２４はＳＤＲＡＭ２４をセルフリフレッシュモードから通常動作リフレッシュモードへ変更される。このモード変更は、上述したように、予め汎用レジスタ１６に設定されている情報に基づいてバスステートコントローラ２１における個別メモリコントロールレジスタＭＣＲにおけるビット３が論理値“１”にセットされることにより可能とされる。これにより、ＳＤＲＡＭ３２は、セルフリフレッシュモードから通常リフレッシュモードへ遷移され、ＣＰＵ２４からのアクセスが可能とされる。通常動作リフレッシュモードに遷移された後は、バスステートコントローラ２１におけるその他のレジスタの状態が、ＳＤＲＡＭ３２に退避されているレジスタ情報に従って再設定される。次に、ＣＰＵ２４によって周辺デバイス制御命令３２Ｅ、メモリ制御命令３２Ｆ、周辺デバイス制御命令３２Ｇが順にフェッチされ、それぞれＣＰＵ２４で実行される。
【００４６】上記の例によれば、以下の作用効果を得ることができる。
【００４７】（１）スリープ命令３２Ｂがフェッチされた場合に、ＣＰＵ２４においてこの命令が遅延命令として取り扱われ、このスリープ命令３２Ｂの実行の前に、上記スリープ命令３２Ｂの直後にフェッチされたメモリ制御命令３２Ｃがフェッチされてそれが実行される。このメモリ制御命令の実行において、先ず、バスステートコントローラ２１における各種レジスタの保持情報がＳＤＲＡＭ３２に退避され、その後に、ＳＤＲＡＭ３２がセルフリフレッシュモードに遷移される。そして上記メモリ制御命令３２Ｃが実行された後に、上記スリープ命令３２Ｂが実行されることによってＣＰＵ２４がスタンバイモードに遷移される。このようにＳＤＲＡＭ３２がセルフリフレッシュモードに遷移されたにもかかわらず、上記スリープ命令３２Ｂが実行されることによってＣＰＵ２４をスタンバイモードに遷移させることができる。
【００４８】（２）予め汎用レジスタ１６に設定されている情報に基づいてバスステートコントローラ２１における個別メモリコントロールレジスタＭＣＲにおけるビット３が論理値“１”にセットされることによりＳＤＲＡＭ２４がセルフリフレッシュモードから通常動作リフレッシュモードへ変更される。これにより、ＣＰＵ２４からのアクセスが可能とされる。
【００４９】（３）上記（１），（２）の作用効果により、揮発性メモリにプログラムを常駐させた状態でハードウェア及びソフトウェアの評価を行うことができるため、処理の高速化により、評価期間の短縮を図ることができる。
【００５０】以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５１】例えば、ＣＰＵ２４がスタンバイモードから通常動作モードへ遷移する場合において、ハードウェアによって、バスステートコントローラ２１における個別メモリコントロールレジスタＭＣＲにおけるビット３を論理値“１”にセットするようにしてもよい。
【００５２】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯情報機器に適用した場合について説明したが、本発明はそれに限定されるものではなく、各種データ処理装置に広く適用することができる。
【００５３】本発明は、少なくとも中央処理装置を含むことを条件に適用することができる。
【００５４】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５５】すなわち、命令フェッチ手段によってフェッチされた命令が、通常動作モードから低消費電力モードへの遷移を指示する第１命令であるとき、第１命令の直後に命令フェッチ手段によってフェッチされた第２命令を第１命令よりも先に実行され、その後に第１命令が実行されるため、プログラミングにおいて第２命令は、揮発性メモリをセルフリフレッシュモードに遷移させるための命令とすることにより、揮発性メモリがセルフリフレッシュモードに遷移されたにもかかわらず、第１命令を実行することができるため、揮発性メモリにプログラムを常駐させた状態で通常動作モードから低消費電力モードへの遷移が可能とされる。
【００５６】また、低消費電力モードから通常動作モードへの遷移指示に応じて、上記揮発性メモリをセルフリフレッシュモードから、上記バスステートコントローラの制御による通常動作リフレッシュモードに遷移させるための第２制御手段を設けることにより、上記揮発性メモリをセルフリフレッシュモードから、上記バスステートコントローラの制御による通常動作リフレッシュモードに遷移されるため、揮発性メモリにプログラムを常駐させた状態で低消費電力モードから通常動作モードへ遷移させることができる。

【出願人】	【識別番号】０００００５１０８【氏名又は名称】株式会社日立製作所
【出願日】	平成１３年５月２２日（２００１．５．２２）
【代理人】	【識別番号】１０００８９０７１【弁理士】【氏名又は名称】玉村静世
【公開番号】	特開２００２－３４１９８０（Ｐ２００２－３４１９８０Ａ）
【公開日】	平成１４年１１月２９日（２００２．１１．２９）
【出願番号】	特願２００１－１５２０９５（Ｐ２００１－１５２０９５）