リセット回路を内蔵した記憶媒体

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	リセット回路を内蔵した記憶媒体
【発明者】	【氏名】桑畑和良
【要約】	【課題】リセット回路と書き換え可能な記憶媒体とをバス通信可能に接続することにより、製品として完成後も、外部から記憶媒体内のプログラム内容を書き換えることにより、リセット回路の各種動作条件を変更可能とする。【解決手段】マイクロコンピュータ１にリセット信号を出力するリセット回路３が、外部から電気的に書き換え可能なＥＥＰＲＯＭ２に一体的に内蔵されているとともに、このリセット回路３とＥＥＰＲＯＭ２とが内部においてＩＩＣバス４によりバス通信可能に接続されており、リセット回路３のリセット信号を出力するタイミングまたはリセット後のバックアップ時間を、ＥＥＰＲＯＭ２のプログラム内容を外部から書き換えることにより、バス通信を利用して変更可能とする。

【特許請求の範囲】
【請求項１】マイクロコンピュータにリセット信号を出力するリセット回路が、外部から電気的に書き換え可能なＥＥＰＲＯＭに一体的に内蔵されているとともに、このリセット回路とＥＥＰＲＯＭとが内部においてバス通信可能に接続されており、前記リセット回路のリセット信号を出力するタイミングまたはリセット後のバックアップ時間を、前記ＥＥＰＲＯＭのプログラム内容を外部から書き換えることにより、前記バス通信を利用して変更可能としたことを特徴とするリセット回路を内蔵した記憶媒体。
【請求項２】マイクロコンピュータにリセット信号を出力するリセット回路と、外部から書き換え可能な記憶媒体とがバス通信可能に接続されており、前記リセット回路の各種動作条件を前記記憶媒体のプログラム内容を外部から書き換えることにより、前記バス通信を利用して変更可能としたことを特徴とするリセット回路を内蔵した記憶媒体。
【請求項３】前記動作条件が、リセット信号を出力するタイミングまたはリセット後のバックアップ時間であることを特徴とする請求項２に記載のリセット回路を内蔵した記憶媒体。
【請求項４】前記リセット回路が、前記記憶媒体に一体的に内蔵されていることを特徴とする請求項２または請求項３に記載のリセット回路を内蔵した記憶媒体。
【請求項５】前記記憶媒体が電気的に書き換え可能なＥＥＰＲＯＭであることを特徴とする請求項２または請求項３に記載のリセット回路を内蔵した記憶媒体。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュータを制御している製品に必要不可欠であるリセット回路に係り、より詳細には、リセット回路を書き換え可能な記憶媒体に内蔵することにより、製品後もリセット回路の各種条件を容易に変更可能としたリセット回路を内蔵した記憶媒体に関する。
【０００２】
【従来の技術】従来より、マイクロコンピュータをリセットするためのリセット回路が種々提案されている。例えば、特開２０００－２０７０６５号公報や特開平１０－５５２２８号公報には、マイクロコンピュータに外付けする形でリセット回路が組まれている（これを従来技術１という）。また、特開平５－２６５５９５号公報や特開平４－３１９８１号公報には、外部のリセット回路を削除し、ワンチップマイコン内にリセット回路を構成した技術が開示されている（これを従来技術２という）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従来技術１では、リセット回路をディスクリート回路として構成しているため、リセット回路の定数を変更する場合には、電解コンデンサや抵抗といった部品自体を変更する必要があるといった問題があった。
【０００４】また、上記従来技術２では、リセット回路がワンチップマイコンに内蔵されているため、マスク工程によってワンチップマイコンを組み込んでしまった後は、リセット回路の定数を変更することができないといった問題があった。
【０００５】本発明はかかる問題点を解決すべく創案されたもので、その目的は、リセット回路と書き換え可能な記憶媒体とをバス通信可能に接続することにより、製品として完成後も、不具合等が発生した場合には、外部から記憶媒体内のプログラム内容を書き換えることにより、リセット回路の各種動作条件を変更可能としたリセット回路を内蔵した記憶媒体を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため、本発明のリセット回路を内蔵した記憶媒体は、マイクロコンピュータにリセット信号を出力するリセット回路が、外部から電気的に書き換え可能なＥＥＰＲＯＭに一体的に内蔵されているとともに、このリセット回路とＥＥＰＲＯＭとが内部において、例えばＩ²Ｃバス等によるバス通信可能に接続されており、前記リセット回路のリセット信号を出力するタイミングまたはリセット後のバックアップ時間を、前記ＥＥＰＲＯＭのプログラム内容を外部から書き換えることにより、前記バス通信を利用して変更可能としたことを特徴とする。
【０００７】このような特徴を有する本発明によれば、リセット回路がＥＥＰＲＯＭに一体的に内蔵されており、このリセット回路とＥＥＰＲＯＭとが内部においてＩＩＣバス等によりバス通信可能に接続されている。つまり、ＥＥＰＲＯＭの内部プログラムにより、バス通信によって、リセット回路のリセット信号を出力するタイミングや、リセット後のバックアップ時間が制御可能となっている。そのため、製品完成後でも、マイクロコンピュータからＥＥＰＲＯＭのプログラム内容を書き換えるロムコレクションによって、リセット回路のリセット信号を出力するタイミングや、リセット後のバックアップ時間を容易に変更することができる。また、リセット回路をＥＥＰＲＯＭに内蔵することによって、ＰＣＢ（printed circuit board ）の有効面積が広くなり、基板レイアウトの自由度が高くなる。
【０００８】また、本発明のリセット回路を内蔵した記憶媒体は、マイクロコンピュータにリセット信号を出力するリセット回路と、外部から書き換え可能な記憶媒体とがバス通信可能に接続されており、前記リセット回路の各種動作条件を前記記憶媒体のプログラム内容を外部から書き換えることにより、前記バス通信を利用して変更可能としたことを特徴とする。また、動作条件としては、リセット信号を出力するタイミングや、リセット後のバックアップ時間などがある。
【０００９】このような特徴を有する本発明によれば、リセット回路と書き換え可能な記憶媒体とがバス通信可能に接続されている。つまり、記憶媒体の内部プログラムにより、バス通信によって、リセット回路の各種動作条件（例えば、リセット信号を出力するタイミングや、リセット後のバックアップ時間）が制御可能となっている。そのため、製品完成後でも、マイクロコンピュータから記憶媒体のプログラム内容を書き換えることによって、リセット回路のリセット信号を出力するタイミングや、リセット後のバックアップ時間を容易に変更することができる。
【００１０】また、本発明のリセット回路を内蔵した記憶媒体によれば、リセット回路を、ＥＥＰＲＯＭである記憶媒体に一体的に内蔵することによって、ＰＣＢの有効面積が広くなり、基板レイアウトの自由度を高くすることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して説明する。図１は、本発明のリセット回路を内蔵した記憶媒体の実施の形態を示す回路ブロック図である。
【００１２】本実施の形態では、マイクロコンピュータ（以下、マイコンと略記する）１に、外部から電気的に書き換え可能なＥＥＰＲＯＭ２が接続されており、ＥＥＰＲＯＭ２の反対側の１つの端子２５とマイコン１のリセット端子１５とが接続された構成となっている。
【００１３】ＥＥＰＲＯＭ２には、後述するリセット回路３（図１において斜線を付して示す）が一体的に内蔵されており、このリセット回路３とＥＥＰＲＯＭ２とが、内部においてＩＩＣバス４によりバス通信可能に接続されている。
【００１４】ＥＥＰＲＯＭ２の一方の側の各端子とマイコン１の各端子とは、それぞれ信号線によって接続されている。すなわち、ＥＥＰＲＯＭ２のクロック端子２１とマイコン１のクロック端子１１とがクロック信号線（ＳＣＬ）５１によって接続されており、ＥＥＰＲＯＭ２のデータ端子２２とマイコン１のデータ端子１２とがデータバス（ＳＤＡ）５２によって接続されており、ＥＥＰＲＯＭ２のバス制御端子２３とマイコン１のバス制御端子１３とが制御信号線（Ｂｕｓ－ＯＰＥＮ）５３によって接続されている。また、ＥＥＰＲＯＭ２の電源端子２４とマイコン１の電源端子１４とには、共通の電源（＋Ｂ）が接続されている。
【００１５】また、ＥＥＰＲＯＭ２の他方に設けられた各端子は、内蔵されたリセット回路３の各端子として用いられており、端子２５はリセット信号を出力するリセット端子となっている。そのため、このリセット端子２５は、マイコン１のリセット端子１５に接続されている。また、端子２６は、リセット回路３に電源（＋Ｂ）を供給するための電源端子となっている。その他の端子２７、２８はＧＮＤに接続された構成となっている。
【００１６】クロック信号線５１は、マイコン１からＥＥＰＲＯＭ２に対して基準クロックを出力する信号線である。データバス５２は、マイコン１とＥＥＰＲＯＭ２との間でデータの送受信を行うための通信線であり、ロムコレクションによるＥＥＰＲＯＭ２へのプログラムの書き込みは、このデータバス５２を通じて行われる。制御信号線５３は、例えばマイコン１からＥＥＰＲＯＭ２に対してデータを送信するとき、ＥＥＰＲＯＭ２のバスをオープンとして、データの衝突を避けるための制御信号線であり、マイコン１からＥＥＰＲＯＭ２に対してデータを送信するときには、Ｂｕｓ－ＯＰＥＮを例えば「Ｈ」にし、ＥＥＰＲＯＭ２からマイコン１に対してデータを送信するときには、Ｂｕｓ－ＯＰＥＮを例えば「Ｌ」にする。
【００１７】図２は、ＥＥＰＲＯＭ２に内蔵されているリセット回路３の一構成例を示している。
【００１８】このリセット回路３は、電源（＋Ｂ）が導かれる電源端子２６とＧＮＤとの間に、第１の電解コンデンサＣ１と第１のスイッチ回路３１とが並列に接続されているとともに、抵抗Ｒ１の一方の端子と、第２の電解コンデンサＣ２の一方の端子とが接続されている。また、抵抗Ｒ１の他方の端子はトランジスタＱのコレクタに接続されており、第２の電解コンデンサＣ２の他方の端子はトランジスタＱのベースと、一方の端子がＧＮＤに接続された抵抗Ｒ２の他方の端子に接続されている。また、トランジスタＱのベースには、一方の端子がＧＮＤに接続された第２のスイッチ回路３２の他方の端子が接続されている。さらに、トランジスタＱのエミッタは、並列に接続された抵抗Ｒ３と第３の電解コンデンサＣ３とを介してＧＮＤに接続されているとともに、抵抗Ｒ４を介してリセット端子２５に接続された構成となっている。
【００１９】第１のスイッチ回路３１および第２のスイッチ回路３２は、ＥＥＰＲＯＭ２に書き込まれている制御プログラムに従い、内部のＩＩＣバス４を通じて送られてくる制御信号により、オン／オフのスイッチングを行うようになっている。
【００２０】上記構成において、例えばコンセントを抜く等して電源が遮断されたとき、第１のスイッチ回路３１および第２のスイッチ回路３２をスイッチングせずに常にオフ状態としている場合には、マイコン１にリセット信号を出力するタイミングは、第２の電解コンデンサＣ２の定数によって決まり、電源遮断後のバックアップ時間は、第１の電解コンデンサＣ１の定数によって決まる。
【００２１】すなわち、それぞれの電解コンデンサは、電源端子２６から＋Ｂ電源が供給されなくなった時点（時刻ｔ０）から放電を開始し、図３に示すように一定のカーブを描いて電圧が低下することになる。なお、図３では、説明の便宜上、本来なら個別に示す必要のある第１の電解コンデンサＣ１および第２の電解コンデンサＣ２の放電特性を、同じ１つの特性として図示している。
【００２２】そして、第２の電解コンデンサＣ２による放電電圧が例えば２．５Ｖを切ると（時刻ｔ１）、リセット端子２５からマイコン１のリセット端子１５に対してリセット信号を出力するようになっている。また、第１の電解コンデンサＣ１による放電電圧が例えば２．０Ｖを切ると（時刻ｔ２）、リセット回路３へのバックアップ電源の供給が終了することになる。すなわち、時刻ｔ０からｔ１までの時間Ｔ１が、電源遮断後、マイコン１にリセット信号を出力するまでのタイミング時間となり、時刻ｔ０からｔ２までの時間Ｔ２が、電源遮断後のリセット回路３への電源供給のバックアップ時間となる。
【００２３】ここで、ＥＥＰＲＯＭ２に書き込まれている制御プログラムに従って、第１のスイッチ回路３１および第２のスイッチ回路３２をそれぞれ個別にスイッチングすると、それぞれの電解コンデンサは、図４に示すように階段状のカーブを描いて電圧が低下することになる。なお、図４では、説明の便宜上、本来なら個別に行う第１のスイッチ回路３１および第２のスイッチ回路３２のスイッチング動作を、同じスイッチング動作として図示している。
【００２４】そして、第２の電解コンデンサＣ２による放電電圧が２．５Ｖを切ると（時刻ｔ１′）、リセット端子２５からマイコン１のリセット端子１５に対してリセット信号を出力する。また、第１の電解コンデンサＣ１による放電電圧が２．０Ｖを切ると（時刻ｔ２′）、リセット回路３へのバックアップ電源の供給が終了する。すなわち、時刻ｔ０からｔ１′までの時間Ｔ１′が、電源遮断後、マイコン１にリセット信号を出力するまでのタイミング時間となり、時刻ｔ０からｔ２′までの時間Ｔ２′が、電源遮断後のリセット回路３への電源供給のバックアップ時間となる。
【００２５】すなわち、ＥＥＰＲＯＭ２に書き込まれている制御プログラムに従って、第１のスイッチ回路３１および第２のスイッチ回路３２をそれぞれ個別にスイッチングすることにより、スイッチングする前と比較して、リセット時間をＴ１からＴ１′に変更することができ、バックアップ時間をＴ２からＴ２′に変更することができるようになっている。
【００２６】このように、本発明のリセット回路を内蔵した記憶媒体によれば、ＥＥＰＲＯＭ２に書き込まれているプログラム（本実施の形態では、スイッチング動作を制御するプログラム）を、ロムコレクションによって書き換えることにより、内蔵したリセット回路３のリセット時間やバックアップ時間をソフト的に変更することが可能となる。
【００２７】なお、上記したリセット回路３は、本発明を実現するための一具体例であり、この具体例に限定されるものではない。例えば、本発明を実現するための他の方法としては、リセット回路自体は第１のスイッチ回路３１および第２のスイッチ回路３２を有さない従来のリセット回路を用い、ＥＥＰＲＯＭ２に書き込まれたプログラムに従って、図３および図４に示す閾値（２．５Ｖや２．０Ｖ）を変更するように構成してもよい。これによっても、リセット回路のリセット時間やバックアップ時間をソフト的に変更することが可能となる。
【００２８】
【発明の効果】本発明のリセット回路を内蔵した記憶媒体によれば、リセット回路が記憶媒体であるＥＥＰＲＯＭに一体的に内蔵されており、このリセット回路とＥＥＰＲＯＭとが内部においてＩＩＣバス等によりバス通信可能に接続されている。つまり、ＥＥＰＲＯＭの内部プログラムにより、バス通信によって、リセット回路のリセット信号を出力するタイミングや、リセット後のバックアップ時間が制御可能となっている。そのため、製品完成後でも、マイクロコンピュータからＥＥＰＲＯＭのプログラム内容を書き換えるロムコレクションによって、リセット回路のリセット信号を出力するタイミングや、リセット後のバックアップ時間を容易に変更することができる。また、リセット回路をＥＥＰＲＯＭに内蔵することによって、ＰＣＢの有効面積が広くなり、基板レイアウトにより自由度を持たせることができる。

【出願人】	【識別番号】０００２０１１１３【氏名又は名称】船井電機株式会社
【出願日】	平成１３年５月１５日（２００１．５．１５）
【代理人】
【公開番号】	特開２００２－３４１９７２（Ｐ２００２－３４１９７２Ａ）
【公開日】	平成１４年１１月２９日（２００２．１１．２９）
【出願番号】	特願２００１－１４４８６２（Ｐ２００１－１４４８６２）