| 【発明の名称】 |
メモリモジュールへの電力供給制御装置 |
| 【発明者】 |
【氏名】小嶋 淳
|
| 【要約】 |
【課題】本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関し、特に出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができる制御回路を提供するものである。
【解決手段】メモリコントローラ５はＣＰＵ３から出力される制御信号によって、電力供給回路６に駆動信号を供給し、初期時最小の数のバッファ６ａ〜６ｄを駆動し、メモリモジュール１に電流を供給してメモリモジュール１を駆動する。判定回路７ではメモリモジュール１から出力される出力信号（出力波形）/ Ｒ’とメモリコントローラ５から出力される駆動信号（信号波形）/ Ｒを比較し、両信号波形の波形レベルが一致するまで電力供給回路６のバッファ６ａ〜６ｄを順次駆動し、メモリモジュール１への供給電流を増す。このように構成することにより、順次メモリモジュール１への供給電流を増加してゆき、最終的に最適な供給電流を設定する。 |
【特許請求の範囲】
【請求項１】 メモリモジュールに電力を供給する電力供給手段と、該電力供給手段が前記メモリモジュールに電力を供給する際の信号波形と、該メモリモジュールからの出力波形を比較する比較手段と、該比較結果において、前記信号波形と出力波形が不一致であるとき、前記電力供給手段からメモリに供給する電力を増加し、前記両波形が一致するまで同じ処理を継続する制御手段と、を有することを特徴とするメモリモジュールへの電力供給制御装置。
【請求項２】 前記不一致は、前記信号波形と出力波形の波形レベルで判断することを特徴とする請求項１記載のメモリモジュールへの電力供給制御装置。
【請求項３】 前記信号波形と出力波形が不一致であるとき、アクセスタイミングを遅らせる制御を行うことを特徴とする請求項１記載のメモリモジュールへの電力供給制御装置。
【請求項４】 メモリモジュールに電力を供給する電力供給手段と、該電力供給手段が前記メモリモジュールに電力を供給する際の信号波形と、該メモリモジュールからの出力波形を比較する比較手段と、該比較結果において、前記信号波形と出力波形が不一致である時間を計測し、該不一致である時間が所定時間を越えるとき、前記電力供給手段からメモリモジュールに供給する電力を増加し、前記不一致である時間が所定時間になるまで同じ処理を継続する制御手段と、を有することを特徴とするメモリモジュールへの電力供給制御装置。
【請求項５】 前記信号波形と出力波形が不一致であるとき、アクセスタイミングを遅らせる制御を行うことを特徴とする請求項４記載のメモリモジュールへの電力供給制御装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関する。
【０００２】
【従来の技術】今日、多くの電子機器にＩＣ（integrated circuit）が使用され、特に注文設計による特定用途向けＩＣであるＡＳＩＣは、例えば仕様の異なるノートパソコン等に使用されている。そして、ＡＳＩＣの中には、出力電流を段階的にプログラマブルに可変可能な出力バッファを持つタイプもある。
【０００３】このようなＡＳＩＣは、例えば前もってメモリモジュールの有無を検出し、メモリモジュールの数が多い時には、出力電流が大きくなるようにバッファの出力電流を増減し、適正な波形が得られるように制御している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の方式では、上記のようにメモリモジュールの数によって出力電流を決定しているので、メモリモジュール上の負荷容量は前もって想定した容量と一致していなければ、想定した波形にはならない。例えば、図９に示すようなメモリモジュールを想定していたにも関わらず、実際に挿入されたメモリモジュールの構成が図１０に示す場合、データ以外の信号負荷が２倍になる。かかる場合、メモリモジュールの出力波形には、いわゆる“なまり”を生じることになる。一方、上記と逆である場合には、供給電流が大きすぎ、高調波を生じる。
【０００５】図１１（ａ）〜（ｃ）は上記出力波形を示す図である。ここで、同図（ｂ）に示す出力波形はメモリモジュールに適正な電流供給が行われ、出力波形になまりも高調波もない波形を示し、同図（ａ）に示す出力波形はメモリモジュールに必要以上の電流供給が行われ、出力波形に高調波が発生した場合を示し、同図（ｃ）に示す出力波形はメモリモジュールに供給される電流が不充分であり、出力波形になまりが発生した場合を示す。
【０００６】したがって、上記図１１（ａ）や（ｂ）に示す出力波形を各種制御に使用し、又はデータとして使用する場合、誤動作の原因になる。本発明は出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができるメモリモジュールへの電力供給制御装置を提供するものである。
【０００７】また、出力信号の波形状態から、その信号の遅延時間を想定し、アクセスタイミングを変更することにより、デバイスのスペック条件に合ったタイミングでアクセスすることができるメモリモジュールへの電力供給制御装置を提供するものである。
【０００８】
【課題を解決するための手段】上記課題は、請求項１記載の発明によれば、メモリモジュールに電力を供給する電力供給手段と、該電力供給手段が前記メモリモジュールに電力を供給する際の信号波形と、該メモリモジュールからの出力波形を比較する比較手段と、該比較結果において、前記信号波形と出力波形が不一致であるとき、前記電力供給手段から記メモリモジュールに供給する電力を増加し、前記両波形が一致するまで前記同じ処理を継続する制御手段とを有するメモリモジュールへの電力供給制御装置を提供することによって達成できる。
【０００９】ここで、上記メモリモジュールは、例えばＡＳＩＣ等のＩＣ回路に使用され、使用されるモジュールの数が外部から分からない。また、上記信号波形と出力波形の比較は、例えば遅延回路を使用し、上記信号波形に対して出力波形を一定時間遅らせたタイミングで比較する。
【００１０】このように構成することにより、上記出力波形が例えば供給電力の不足等によってなまっている場合、両波形のレベルが一致せず供給電力の不足を判断でき、従ってこのような場合、上記電力供給手段から供給する電力を増加し、メモリモジュールへの供給電力不足を解消する。
【００１１】請求項２の記載は、請求項１記載の発明において、前記不一致は、前記信号波形と出力波形の波形レベルで判断する構成である。この場合、波形レベルの比較は所定のしきい値を設定し、信号波形と出力波形を比較する。このように構成することにより、容易に信号レベルの比較を行うことができる。
【００１２】請求項３の記載は、請求項１記載の発明において、前記信号波形と出力波形が不一致であるとき、アクセスタイミングを遅らせる制御を行う構成である。このように構成することにより、例えば上記電力供給手段からの電力供給によっても出力波形のなまりが解消されず、供給電力不足である場合の対応手段となる。
【００１３】上記課題は、請求項４記載の発明によれば、メモリモジュールに電力を供給する電力供給手段と、該電力供給手段が前記メモリモジュールに電力を供給する際の信号波形と、該メモリモジュールからの出力波形を比較する比較手段と、該比較結果において、前記信号波形と出力波形が不一致である時間を計測し、該不一致である時間が所定時間を越えるとき、前記電力供給手段からメモリモジュールに供給する電力を増加し、前記不一致である時間が所定時間になるまで同じ処理を継続する制御手段とを有するメモリモジュールへの電力供給制御装置を提供することによって達成できる。
【００１４】本例は遅延回路を使用することなく、信号波形と出力波形が不一致である時間を計測し、この不一致時間が所定時間になるまで上記電力供給手段からメモリモジュールに電力を供給する。そして、例えば上記所定時間を前述の遅延時間に対応させることによって、上記電力供給手段から供給する電力を増加し、メモリモジュールへの供給電力不足を解消できる。
【００１５】請求項５の記載は、請求項４記載の発明において、前記信号波形と出力波形が不一致であるとき、アクセスタイミングを遅らせる制御を行う構成である。このように構成することにより、例えば上記電力供給手段からの電力供給によっても出力波形のなまりが解消されず、供給電力不足である場合の対応手段となる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態について、図面を参照しながら説明する。
＜第１の実施形態＞図１は本発明の第１の実施形態を説明する回路図である。
【００１７】同図において、本例のメモリモジュールへの電力供給制御装置は、メモリモジュール１、メモリモジュールへの電力供給を行う電力供給部２、ＣＰＵ３、及び遅延回路４で構成されている。メモリモジュール１はＳＤＲＡＭ等を複数搭載したモジュールで構成され、例えば本例では３個のモジュールを有する。尚、外部から上記メモリモジュール１の負荷容量は分からない。
【００１８】上記メモリモジュール１は抵抗Ｒ１を介して電力供給部２に接続されている。電力供給部２はメモリコントローラ５、パワートランジスタ等で構成される電力供給回路６、及び判定回路７で構成されている。メモリコントローラ５はＣＰＵ３の制御に従って電力供給回路６に駆動信号を出力し、必要な数の電力供給回路６を駆動する。
【００１９】電力供給回路６は４個のバッファ６ａ〜６ｄで構成され、メモリコントローラ５から供給される駆動信号に従って駆動する。したがって、４個のバッファ６ａ〜６ｄの中の何れか１個、２個、３個、又は４個全てを駆動し、メモリモジュール１に電力供給を行う。
【００２０】判定回路７にはメモリコントローラ５から駆動信号（信号波形）/ Ｒと、メモリモジュール１から出力される出力信号（出力波形）/ Ｒ’が入力し、両信号の波形レベルの一致を判定する。また、判定回路７の判定処理のタイミングは、次に説明する遅延回路４からの出力信号に従う。
【００２１】遅延回路４は上記駆動信号（信号波形）/ Ｒと出力信号（出力波形）/ Ｒ’の供給タイミングを設定する回路であり、クロックジェネレータ４ａと、抵抗Ｒ２、コンデンサＣの時定数回路で構成されている。クロックジェネレータ４ａは一定周波数のクロック信号を出力し、前述のメモリコントローラ５にクロック信号（ＣＬＫ−Ａ）として出力する。また、クロックジェネレータ４ａから出力されるクロック信号は、上記抵抗Ｒ２とコンデンサＣで構成される時定数回路によって所定時間遅延され、クロック信号（ＣＬＫ−Ｂ）として判定回路７に出力される。尚、抵抗Ｒ２とコンデンサＣによって構成される時定数回路は、抵抗Ｒ２の抵抗値及びコンデンサＣの容量を適当に設定することによって所定時間の設定が行える。尚、この所定時間の具体的な設定については後述する。以上の構成において、以下に図２に示すフローチャートに従って本例の処理動作を説明する。
【００２２】先ず、メモリモジュール１、電力供給部２、ＣＰＵ３、遅延回路４を駆動し、ＣＰＵ３の制御に従ってメモリコントローラ５から駆動信号（信号波形）/ Ｒを電力供給回路６に出力し、電力供給回路６を駆動する。このとき、上記駆動信号（信号波形）/ Ｒの出力タイミングは、クロックジェネレータ４ａから出力されるクロック信号（ＣＬＫ−Ａ）の出力タイミングである。
【００２３】また、初期時メモリモジュール１からの出力信号（出力波形）/ Ｒ’が最小になるように制御する（ステップ（以下、ＳＴで示す）。具体的には、例えば電力供給回路６（バッファ６ａ〜６ｄ）の中の１個の供給回路のみを駆動し、メモリモジュール１へ最小の電力を供給する。
【００２４】次に、判定回路７では上記出力信号（出力波形）/ Ｒ’とメモリコントローラ５から出力される駆動信号（信号波形）/ Ｒを比較し、両波形のレベルをチェックする（ＳＴ２）。ここで、図３及び図４は上記判定回路７の判定処理を説明する図である。尚、両図に示すクロック信号（ＣＬＫ−Ａ）とクロック信号（ＣＬＫ−Ｂ）間のタイムラグＴは前述の時定数回路が生成する所定時間であり、メモリモジュール１に対して最小の電力供給を行った場合になまりを発生させず最適な出力信号（出力波形）/ Ｒ’を得ることができる時間である。
【００２５】尚、図５（ａ）は出力波形になまりを発生させることなく、最適な出力波形の例である。また、同図（ｂ）は前述のようになまりが発生した出力波形を示す。したがって、判定回路７において、駆動信号（信号波形）/ Ｒと出力信号（出力波形）/ Ｒ’が図３に示す状態であるとき、波形なまりもなく、両信号の波形レベルは一致している。この場合、メモリモジュール１への電力供給は適切であると判定し（ＳＴ２が信号遅延非検出）、設定値の変更処理を完了する（ＳＴ３）。すなわち、この場合には電力供給回路６から供給される電力が適切であると判定され、例えば電力供給回路６の中の１個のバッファのみが駆動して電力供給を行う状態に設定される。
【００２６】一方、駆動信号（信号波形）/ Ｒと出力信号（出力波形）/ Ｒ’が図４に示す状態であるとき、波形なまりがあり、両信号の波形レベルは一致しない。すなわち、図４に示すように出力信号（出力波形）/ Ｒ’のハイレベルのしきい値をＡとし、ローレベルのしきい値をＡ’とすれば、両波形のレベルは一致しない。この場合には電力供給回路６から供給される電力が不充分であり、波形なまりが発生したものと判定し（ＳＴ２が信号遅延検出）、メモリモジュール１への電力供給を増加させるべく、バッファ６ａ〜６ｄの駆動を１段階増し、より多く電流をメモリモジュール１へ供給する（ＳＴ４）。
【００２７】このようにして、メモリモジュール１への電力供給を増加させた後、再度判定回路７による波形なまりのチェックを行う（ＳＴ２）。そして、同様の波形レベルの一致、不一致を判断し、不一致であれば電力供給回路６からの電力供給を更に１段階増加する（ＳＴ２が信号遅延検出、ＳＴ４）。
【００２８】以下同様にして判定回路７によるチェック処理を継続し、電力供給回路６から最適な電力供給を行う。このように制御することによって、メモリモジュール１には最適な駆動電力が供給され、波形なまりのない前述の図５（ａ）に示す出力信号（出力波形）/ Ｒ’を得ることができる。
＜第２の実施形態＞次に、本発明の第２の実施形態について説明する。
【００２９】本例においても基本的には前述の図１の回路を使用するが、遅延回路４の時定数回路に代えて不図示の高周波作成回路を使用する構成である。したがって、以下の説明において、クロックジェネレータ４ａから出力されるクロック信号は同じ（ＣＬＫ−Ａ）を使用するが、判定回路７に供給されるクロック信号はより高周波な（ＣＬＫ−Ｂ）’とする。
【００３０】図６は本例の処理を説明するタイムチャートである。上記のように、クロックジェネレータ４ａからは前述と同じタイミングでクロック信号（ＣＬＫ−Ａ）が出力され、一方判定回路７には高周波なクロック信号（ＣＬＫ−Ｂ）’が供給される。また、メモリコントローラ５からは図６に示すタイミングで（上記クロック信号（ＣＬＫ−Ａ）の出力タイミングに同期して）、出力信号（出力波形）/Ｒ’が判定回路７に出力される。
【００３１】さらに、判定回路７にはメモリモジュール１の出力信号（出力波形）/ Ｒ’も供給され、判定回路７では供給される駆動信号（信号波形）/ Ｒに対する出力信号（出力波形）/ Ｒ’の遅れ時間を高周波なクロック信号（ＣＬＫ−Ｂ）’の数で判定する。
【００３２】例えば、図６に示す例では、駆動信号（信号波形）/ Ｒに対する出力信号（出力波形）/ Ｒ’の遅れ時間は、クロック信号（ＣＬＫ−Ｂ）’２クロック分である。したがって、予めメモリモジュール１に対して最小の電力供給を行った場合になまりを発生させずに最適の出力信号（出力波形）/ Ｒ’を得ることができる遅れ時間を上記クロック信号（ＣＬＫ−Ｂ）’の数で設定しておくことによって出力信号（出力波形）/ Ｒ’の波形なまりを判定することができる。
【００３３】例えば、図６に示す例の場合、予め設定されたクロック信号（ＣＬＫ−Ｂ）’の数が“２”であれば、遅延時間はないことになり、メモリモジュール１に最適な電力供給が行われていることになる。一方、予め設定されたクロック信号（ＣＬＫ−Ｂ）’の数が“１”であれば、波形になまりが発生し、メモリモジュール１への電力供給が不充分であると判定できる。
【００３４】したがって、この場合には電力供給回路６のバッファ６ａ〜６ｄを１段階増やし、メモリモジュール１への電力供給量を増加する。以下、前述の図２に示す処理と同様、メモリモジュール１への電力供給を増加させた後、再度判定回路７によるチェックを行い（ＳＴ２）、不一致であれば電力供給回路６からの電力供給を更に１段階増加する。
【００３５】以下同様にして判定回路７によるチェック処理を継続し、電力供給回路６から最適な電力供給を行う。このように制御することによっても、メモリモジュール１には最適な駆動電力の供給設定が行える。
＜第３の実施形態＞次に、本発明の第３の実施形態について説明する。
【００３６】本例はアクセスタイミングを遅らせる構成であり、例えば負荷が重く、電力供給回路６による供給電力の増加によってメモリモジュール１に適正な電力が供給できない場合、本例を適用することによって課題を解決することができる。図７は本例の処理動作を説明するフローチャートである。本例においても、前述の実施形態と同様、判定回路７により波形レベルの一致をチェックする（ステップ（以下、ＳＴＰで示す）１）。そして、両信号の波形レベルが一致しないとき、波形なまりがあり、充分な電流がメモリモジュール１に供給されていないと判定する（ＳＴＰ１が信号遅延検出）。
【００３７】図８はこの状態を示し、本例ではメモリモジュール１への電力供給を増加させるのではなく、アクセスタイミングを変更する（ＳＴＰ２）。すなわち、アクセスタイミングを１クロック増加するように制御する。このように制御することにより、メモリモジュール１の出力タイミングは１クロック分遅くなるが、適正な出力信号（出力波形）/ Ｒ’を得ることができる。
【００３８】特に、この制御はメモリモジュール１の負荷が大きく、メモリモジュール１への電力供給が充分できない状態の時有効である。したがって、本例を単独で適用する場合だけでなく、前述の第１の実施形態との組み合わせ、又は第２の実施形態との組み合わせによって実施する構成としてもよい。
【００３９】
【発明の効果】以上のように、本発明によれば信号波形の状態から判断し、電力供給回路からの出力電流値を可変し、メモリモジュールに最適な電力供給を行い、誤動作を生じさせるような出力信号の発生を防ぐ。
【００４０】また、電力供給回路から充分な電流供給を行うことができない場合、更にアクセスタイミングをずらすことによってメモリモジュールへの電力供給を行うことができる。
|
| 【出願人】 |
【識別番号】０００１０４１２４
【氏名又は名称】カシオ電子工業株式会社
【識別番号】０００００１４４３
【氏名又は名称】カシオ計算機株式会社
|
| 【出願日】 |
平成１２年１０月２５日（２０００．１０．２５） |
| 【代理人】 |
【識別番号】１０００７４０９９
【弁理士】
【氏名又は名称】大菅 義之 （外１名）
|
| 【公開番号】 |
特開２００２−１３２７００（Ｐ２００２−１３２７００Ａ） |
| 【公開日】 |
平成１４年５月１０日（２００２．５．１０） |
| 【出願番号】 |
特願２０００−３２６１６１（Ｐ２０００−３２６１６１） |
|