半導体装置

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	半導体装置
【発明者】	【氏名】下井康由
【要約】	【課題】インターフェース方式をシリアルインターフェースとしたときでも、シスコンによりシスコンインターフェースに対して実行するコマンド発行の処理時間を短縮し、さらに使い勝手の良いインターフェース機能を実現することができる半導体装置を提供する。【解決手段】シスコン６からＳＹＳＩＦ５へ１命令のみを発行するだけで、コマンド記憶領域１１からＳＹＳＩＦ５に、コマンド記憶領域１１の転送開始アドレスから転送終了アドレスまでの命令群が、専用バスＢ１１を通じて、パラレルデータの形態で順次転送されることにより、シスコン６の負荷が軽減される。

【特許請求の範囲】
【請求項１】ＣＰＵと複数の機能ブロックとメモリとアドレスバスやデータバスおよび制御バス等のバスラインと、シスコンからの命令をデコードして前記ＣＰＵおよび機能ブロックに前記バスラインを介して命令を伝えるシスコンインターフェースとを内蔵する半導体装置において、前記シスコンにより前記バスライン上に発行すべき命令を、一時的に保持して格納するための命令記憶領域を前記メモリ内に設け、前記命令記憶領域に格納された命令群を一括して前記シスコンインターフェースに転送するための専用バスを設けたことを特徴とする半導体装置。
【請求項２】シスコンの発行すべき命令を一時的に保持格納するための命令記憶領域の大きさを可変としたことを特徴とする請求項１記載の半導体装置。
【請求項３】命令記憶領域の転送開始アドレスを格納するためのレジスタを有し、前記転送開始アドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする請求項２記載の半導体装置。
【請求項４】命令記憶領域の転送終了アドレスを格納するためのレジスタを有し、前記転送終了アドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする請求項２記載の半導体装置。
【請求項５】命令記憶領域の転送開始アドレスと転送終了アドレスとを格納するためのレジスタを有し、これらのアドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする請求項２記載の半導体装置。
【請求項６】命令記憶領域の実行アドレスを格納し、その実行アドレスがシスコンから読み出し可能なレジスタと、中断アドレスおよびジャンプ先アドレスを格納するためのレジスタとを有することを特徴とする請求項１または請求項３または請求項４または請求項５記載の半導体装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、半導体装置に関し、特にシスコンによって制御され、特定用途で利用される半導体装置に関するものである。
【０００２】
【従来の技術】近年では、コンピュータシステムを塔載した産業機器やＯＡ機器などが広く利用されるようになってきており、これらの各機器には、それらが持つ各種機能に応じて、それらの特定用途に対応して設計された複数の半導体装置が組み込まれており、これらの各半導体装置は、共用のポートあるいは専用のポートに接続され、そのようなポートを通じてコンピュータシステム等によるシスコンによって機能が制御されている。
【０００３】このようにして利用される半導体装置には、通常、特定用途毎に、その用途に対応する処理プログラムに従って演算処理を行うＣＰＵと、複数の周辺回路からなる機能ブロックと、処理プログラムや演算結果などを一時的に保持格納するメモリと、アドレスバスやデータバスおよび制御バス等からなるバスラインと、シスコンからの命令をデコードしてＣＰＵおよび機能ブロックにバスラインを介して命令を伝えるシスコンインターフェース等が内蔵されている。
【０００４】上記のような従来の半導体装置として、図５に示すＬＳＩ（以下、従来のＬＳＩと称する）を例に挙げて説明する。図５に示される従来のＬＳＩは、ＣＰＵ１と複数の機能ブロック２とメモリ３とアドレスバスやデータバスおよび制御バスなどのバスライン４とシスコンインターフェース（以下、ＳＹＳＩＦと称する）５からなり、外部からシスコン６により制御されている。
【０００５】ＬＳＩ全体の動作を制御するＣＰＵ１と、機能ブロック２と、シスコン６からの命令をデコードしてＣＰＵ１と機能ブロック２に命令を伝えるシスコンインターフェース５（以下、ＳＹＳＩＦと称する）と、メモリとが、バスライン４を介して接続されている。最近では、メモリ３としてダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭと称する）を内蔵する場合が多くなり、また大容量化も進んでいる。
【０００６】シスコン６は、この従来のＬＳＩを制御するために、アドレスとデータからなるコマンドを、ＬＳＩ内部のＳＹＳＩＦ５に対して発行する。従来のＬＳＩでは、シスコン６から発行されたコマンドをレジスタに格納およびデコードし、バスライン４を介して、ＣＰＵ１や各機能ブロック２の制御をリアルタイムに行っている。
【０００７】シスコン６からのコマンドを受け取るＳＹＳＩＦ５では、アドレスとデータをビット毎に受け取るパラレルインターフェースと、アドレスとデータを連続データとして受け取るシリアルインターフェースがある。
【０００８】それぞれのインターフェースには長所と短所があり、パラレルインターフェースは、コマンドをビット毎に受け取るので高速に処理することができるが、アドレスとデータのビット幅に応じてシスコン６のポートが必要であり、一方、シリアルインターフェースでは、アドレスとデータを連続データとすることでシスコンのポートを少なくできるが、その分コマンドの発行に時間がかかる。
【０００９】従来のＬＳＩでは、コマンド発行に要する時間とＳＹＳＩＦ５に割り当てる端子数のどちらに重点を置くかでインターフェースを決めていた。またパラレルインターフェースとシリアルインターフェースを両方用意し、ユーザーの使用形態に応じて選択してもらうようにしていた。
【００１０】
【発明が解決しようとする課題】しかしながら上記のような従来の半導体装置では、前述したように、インターフェース方式をシリアルインターフェースとした場合は、シスコン６のポートを少なくすることができるが、インターフェース方式としてパラレルインターフェースを用いた場合に比べて、シスコン６からのシスコンインターフェース５へのコマンドの発行に時間がかかるという問題点を有していた。
【００１１】本発明は、上記従来の問題点を解決するもので、インターフェース方式をシリアルインターフェースとしたときでも、シスコンによりシスコンインターフェースに対して実行するコマンド発行の処理時間を短縮し、さらに使い勝手の良いインターフェース機能を実現することができる半導体装置を提供する。
【００１２】
【課題を解決するための手段】上記の課題を解決するために、本発明の半導体装置は、ＣＰＵと複数の機能ブロックとメモリとアドレスバスやデータバスおよび制御バス等のバスラインと、シスコンからの命令をデコードして前記ＣＰＵおよび機能ブロックに前記バスラインを介して命令を伝えるシスコンインターフェースとを内蔵する半導体装置において、前記シスコンにより前記バスライン上に発行すべき命令を、一時的に保持して格納するための命令記憶領域を前記メモリ内に設け、前記命令記憶領域に格納された命令群を一括して前記シスコンインターフェースに転送するための専用バスを設けたことを特徴とする。
【００１３】また、シスコンの発行すべき命令を一時的に保持格納するための命令記憶領域の大きさを可変としたことを特徴とする。また、命令記憶領域の転送開始アドレスを格納するためのレジスタを有し、前記転送開始アドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする。
【００１４】また、命令記憶領域の転送終了アドレスを格納するためのレジスタを有し、前記転送終了アドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする。
【００１５】以上により、命令記憶領域の転送開始アドレスから転送終了アドレスまでの命令群をシスコンからの１命令のみで発行可能とすることにより、シスコンの負荷を軽減するとともに、命令発行に要する時間を短縮することができる。
【００１６】また、命令記憶領域の転送開始アドレスと転送終了アドレスとを格納するためのレジスタを有し、これらのアドレスを書き換えることで、前記命令記憶領域の大きさを可変としたことを特徴とする。
【００１７】以上により、命令記憶領域の転送開始アドレスと転送終了アドレスとを個別に設定可能とすることにより、命令記憶領域の任意の領域にある命令群を指定して発行することができる。
【００１８】また、命令記憶領域の実行アドレスを格納し、その実行アドレスがシスコンから読み出し可能なレジスタと、中断アドレスおよびジャンプ先アドレスを格納するためのレジスタとを有することを特徴とする。
【００１９】以上により、実行アドレスのモニタおよび転送中断アドレスの設定を可能とすることにより、一括命令の発行後に、命令発行を中断することができる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（第１の実施の形態）本発明の第１の実施の形態の半導体装置について、シスコンとのインターフェースをシリアルインターフェース方式で行う場合を例に挙げて説明する。
【００２１】図１は本発明の第１の実施の形態の半導体装置の構成を示すブロック図である。図１において、１はＣＰＵ、２は機能ブロック、３はメモリ、４はバスライン、５はＳＹＳＩＦ、６はシスコンである。また、ＳＹＳＩＦ５は、シリアル／パラレル変換器（シリパラ変換器と略記する）７、セレクタ８、コマンドデコーダ９からなる。また、メモリ３とセレクタ８との間には、メモリ３からのデータがセレクタ８を介してコマンドデコーダ９に転送可能なように、専用バスＢ１１が設けられている。
【００２２】以上の構成において、シスコン６は、メモリ３内のコマンド記憶領域１１に対してデータを書き込むためのコマンドをＳＹＳＩＦ５に発行することにより、レジスタアドレスおよびデータを、ＳＹＳＩＦ５から専用バスＢ１１を通じて、メモリ３内のコマンド記憶領域１１に書き込むことが可能である。
【００２３】この場合、シスコン６は、あらかじめ使用頻度の高いコマンド、たとえば各種レジスタを設定するためのパラメータなどを、時系列にメモリ３内にある固定長の命令記憶領域としてのコマンド記憶領域１１に書き込んでおく。
【００２４】このような状態で、シスコン６は、ＳＹＳＩＦ５に対して、コマンド記憶領域からＳＹＳＩＦ５へのデータ転送のための転送コマンドを１命令として発行することにより、コマンド記憶領域からＳＹＳＩＦ５にコマンドが、専用バスＢ１１を通じて、パラレルデータの形態で順次転送される。
（第２～第５の実施の形態）本発明の第２～第５の実施の形態の半導体装置について、シスコンとのインターフェースをシリアルインターフェース方式で行う場合を例に挙げて説明する。
【００２５】図２は本発明の第２～第５の実施の形態の半導体装置の構成を示すブロック図である。この半導体装置は、図２に示すように、ＳＹＳＩＦ５内に、コマンドデコーダ９との間で相互にデータ転送が可能なように双方向接続され、メモリ３内のコマンド記憶領域１１を制御するための各種情報が格納される制御レジスタ１０が設けられている。
【００２６】図３は図２に示す第２～第５の実施の形態の半導体装置における制御レジスタ１０とコマンド記憶領域１１との動作的な関係を示している。図３（ａ）は第２の実施の形態における制御レジスタ１０とコマンド記憶領域１１との関係を示しており、この場合の半導体装置では、制御レジスタ１０として、コマンド記憶領域１１における転送開始アドレスを格納するための転送開始レジスタを設けている。
【００２７】図１の場合では、コマンド記憶領域１１が固定長であるために、ある特定の用途にしか使用できない。しかし図３（ａ）のように転送開始レジスタを設けることで、シスコン６は、あらかじめコマンド群Ａ、Ｂ、Ｃをコマンド記憶領域１１に書き込んでおけば、コマンド（Ａ＋Ｂ＋Ｃ）、コマンド（Ｂ＋Ｃ）、コマンド（Ｃ）を状況に応じて使い分けたり、コマンド記憶領域１１と転送開始レジスタとを随時書き換えることにより、コマンド記憶領域１１および転送開始レジスタ内のデータに基づいて、様々な形態に組み合わされた各種のコマンド群を実行することが、ＳＹＳＩＦ５に対して１つの転送命令を発行するだけで可能になる。
【００２８】図３（ｂ）は第３の実施の形態における制御レジスタ１０とコマンド記憶領域１１との関係を示しており、この場合の半導体装置では、制御レジスタ１０として、コマンド記憶領域１１における転送終了アドレスを格納するための転送終了レジスタを設けている。
【００２９】図３（ｂ）のように転送終了レジスタを設けることで、シスコン６は、あらかじめコマンド群Ａ、Ｂ、Ｃをコマンド記憶領域１１に書き込んでおけば、コマンド（Ａ＋Ｂ＋Ｃ）、コマンド（Ａ＋Ｂ）、コマンド（Ａ）を状況に応じて使い分けたり、コマンド記憶領域１１と転送終了レジスタとを随時書き換えることにより、コマンド記憶領域１１および転送終了レジスタ内のデータに基づいて、様々な形態に組み合わされた各種のコマンド群を実行することが、ＳＹＳＩＦ５に対して１つの転送命令を発行するだけで可能になる。
【００３０】図３（ｃ）は第４の実施の形態における制御レジスタ１０とコマンド記憶領域１１との関係を示しており、この場合の半導体装置では、制御レジスタ１０として、コマンド記憶領域１１における転送開始アドレスを格納するための転送開始レジスタと、転送終了アドレスを格納するための転送終了レジスタとを設けている。
【００３１】図３（ｃ）のように転送開始レジスタおよび転送終了レジスタを設けることで、シスコン６は、あらかじめコマンド群Ａ～Ｆをコマンド記憶領域１１に格納しておき、転送開始レジスタと転送終了レジスタ内のアドレスデータを任意に設定することにより、ＳＹＳＩＦ５に対して１つの転送命令を発行するだけで、コマンドＡ～Ｆからそれぞれ個別に指定したり、コマンド（Ｂ＋Ｃ＋Ｄ）やコマンド（Ｄ＋Ｅ）のようにコマンド記憶領域内のコマンド群を指定して、コマンド発行することが可能になる。
【００３２】図３（ｄ）は第５の実施の形態における制御レジスタ１０とコマンド記憶領域１１との関係を示しており、この場合の半導体装置では、制御レジスタ１０として、コマンド記憶領域１１における転送開始アドレスを格納するための転送開始レジスタと、転送終了アドレスを格納するための転送終了レジスタと、中断アドレスを格納するための中断レジスタと、ジャンプ先アドレスを格納するためのジャンプレジスタと、それぞれのレジスタの有効あるいは無効を設定するためのイネーブルレジスタとを設けている。
【００３３】このように構成された第５の実施の形態の半導体装置について、その動作を以下に説明する。図４は同第５の実施の形態における制御レジスタ１０とコマンド記憶領域１１との設定および動作例の説明図である。図４に示すように、コマンド記憶領域１１の先頭アドレスを８０００番地、最終アドレスを８０４０番地とし、転送開始アドレスを８０１０番地、転送終了アドレスを８０３０番地、中断アドレスを８０２０番地、ジャンプアドレスを８０３０番地に設定する。
【００３４】イネーブルレジスタを（１）のように設定すると、コマンド記憶領域の先頭アドレスが転送開始アドレス、最終アドレスが転送終了アドレスとなり、転送開始アドレスは８０００番地、転送終了アドレスは８０４０番地であるので、転送コマンドは（Ａ＋Ｂ＋Ｃ＋Ｄ）となる。
【００３５】イネーブルレジスタを（２）のように設定すると、転送開始アドレスは８０１０番地、転送終了アドレスは８０３０番地であるので、転送コマンドは（Ｂ＋Ｃ）となる。
【００３６】イネーブルレジスタを（３）のように設定すると、転送開始アドレスは８０００番地、転送終了アドレスは８０４０番地、中断アドレスは８０２０番地であるので、（Ａ＋Ｂ）のコマンドが転送された時点で一時転送が中断される。
【００３７】転送は、（３’）のようにイネーブルレジスタの中断制御ビットを無効にすることにより、再開され（Ｃ＋Ｄ）のコマンドが転送されるが、そのときの各レジスタの有効ビットにより転送コマンドを変えることができる。
【００３８】すなわち、（４）のように転送終了レジスタを有効にすることにより、コマンド群Ｃを、また（５）のようにジャンプレジスタを有効にすることにより、コマンド群Ｄを転送することが可能になる。
【００３９】なお、制御レジスタ１０として、上記の各種レジスタの他に、コマンド記憶領域１１の実行アドレスを格納し、その実行アドレスがシスコン６から読み出し可能なレジスタを設けるように構成してもよい。
【００４０】以上のように、機能的なコマンド発行を可能にするという点で、ＳＹＳＩＦとしてコマンド発行に時間のかかるシリアルインターフェースだけでなく、パラレルインターフェースについても有効な機能となる。
【００４１】
【発明の効果】以上のように本発明によれば、ＤＲＡＭのような大容量の記憶領域に命令記憶領域を割り当てることにより、シスコンによるシスコンインターフェースへのコマンド発行の高速化を可能とし、機能的なコマンド転送を実現することができる。
【００４２】そのため、インターフェース方式をシリアルインターフェースとしたときでも、シスコンによりシスコンインターフェースに対して実行するコマンド発行の処理時間を短縮し、さらに使い勝手の良いインターフェース機能を実現することができる。
【００４３】以上のような構成により、インターフェース方式がパラレルインターフェースである場合にも、有効なインターフェース機能を実現することができる。

【出願人】	【識別番号】０００００５８２１【氏名又は名称】松下電器産業株式会社
【出願日】	平成１２年１０月３０日（２０００．１０．３０）
【代理人】	【識別番号】１０００６８０８７【弁理士】【氏名又は名称】森本義弘
【公開番号】	特開２００２－１３２６９９（Ｐ２００２－１３２６９９Ａ）
【公開日】	平成１４年５月１０日（２００２．５．１０）
【出願番号】	特願２０００－３２９７４６（Ｐ２０００－３２９７４６）