トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 メモリアクセス制御装置及びプログラム変換方法
【発明者】 【氏名】岩崎 洋一
【要約】 【課題】低速のメモリデバイスからデータを効率的に読み出す。

【解決手段】ＣＰＵ１１は、データの先読みを要求するために、オフセットアドレス及び変数アドレスをシステムバスSYSAD に順次送出する。これに応答してメモリ１３は、オフセットアドレスに変数アドレスを書き込む。入出力装置１２は、オフセットアドレスを検出すると、変数アドレスを用いて、先読みのアドレスを生成し、先読みのアドレスをメモリデバイス２に送出する。メモリデバイス２は、先読みのアドレスに対応するデータを入出力装置１２に送出する。入出力装置１２は、データを保持しておく。ＣＰＵ１１は、データのアドレスをシステムバスSYSAD に送出する。入出力装置１２は、アドレスが先読みのアドレスに一致するか否かを判定し、両者のアドレスが一致すれば、先読みして保持しておいたデータをＣＰＵ１１に与える。
【特許請求の範囲】
【請求項１】 メモリデバイスにアクセスして、メモリデバイスからデータを読み出すメモリアクセス制御装置において、システムバス上で、予め設定された外部変数を検出する監視手段と、監視手段によって検出された外部変数に代入される変数アドレスと、この外部変数に対応する予め設定された先頭アドレスとを加算することにより、先読みされるデータのアドレスを予測する予測手段と、予測手段によって予測されたアドレスに応じて、メモリデバイスからデータを読み出して保持する先読み保持手段とを備えることを特徴とするメモリアクセス制御装置。
【請求項２】 複数の外部変数に対応するそれぞれの先頭アドレスを登録した参照テーブルを更に備え、予測手段は、参照テーブルを参照することにより、外部変数に対応する先頭アドレスを求めることを特徴とする請求項１に記載のメモリアクセス制御装置。
【請求項３】 請求項１に記載のメモリアクセス制御装置のプログラム変換方法であって、メモリデバイスからデータを読み出すためのルーチンにおいて、外部変数を参照する様に、コードを変換するステップを含むことを特徴とするメモリアクセス制御装置のプログラム変換方法。
【請求項４】 ルーチンにメモリデバイスのアドレスが記述されている場合に、コードを変換するステップを適用することを特徴とする請求項３に記載のメモリアクセス制御装置のプログラム変換方法。
【請求項５】 外部変数に対応する先頭アドレスを参照テーブルに登録するステップと、同一の外部変数の登録を禁止するステップとを更に含むことを特徴とする請求項３に記載のメモリアクセス制御装置のプログラム変換方法。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、アクセス速度が低いメモリデバイスからデータを効率的に読み出すためのメモリアクセス制御装置に関する。
【０００２】
【従来の技術】一般に、この種の装置においては、図１４に示す様に該装置内のシステムバスSYSAD 上に、メモリデバイスのアドレスAddress が発生すると、このアドレスAddress がアドレス信号線ADDrを通じてメモリデバイスへと伝送され、これに応答してメモリデバイスからデータ信号線DATAを通じてデータDataが伝送され、このデータDataがシステムバスSYSAD 上に取り込まれる。
【０００３】
【発明が解決しようとする課題】ところが、アドレスAddress を受け取ってから、データDataを送出するまでのメモリデバイスの応答速度が遅いと、メモリデバイスへのアクセス時間が長くなり、多くのデータを読み出すときには、長い時間を費やしてしまう。特に、メモリアクセス制御装置のシステムバスSYSAD のデータ転送速度が速い場合は、システムバスSYSAD の使用効率の低下を招くという問題が生じた。
【０００４】このため、例えば特開平４−７７６２号公報に記載の「メモリアクセス方法」においては、メモリのアクセスのときに用いたアドレスに１ワード分の値を加算することによって、次のアドレスを予測し、この予測したアドレスを用いて、メモリをアクセスしている。
【０００５】しかしながら、上記公報の技術によれば、メモリを連続的に繰り返しアクセスすることを前提とし、アクセス回数が多ければ、処理速度を十分に高くすることができるものの、アクセス回数が少なければ、全体の処理時間が短くなるとは限らず、その利点を活かすことが困難である。
【０００６】また、所謂キャッシュにおいては、一度アクセスしたデータを保存しておき、２度目のアクセスのときに該データを直ちに読み出すことを可能にする。
【０００７】しかしながら、このキャッシュの場合は、データを一度読み出すだけならば、何の利点もない。
【０００８】更に、特開平８−９５８５２号公報に記載の「バッファ回路」においては、前処理の実行に先立ち、先読みコマンドを先読み専用ポートに書き込んで、データをメモリから読み出し、この後に前処理等を実行し、これによりデータの先読みを実現している。
【０００９】しかしながら、上記公報の技術においては、データの読み出し手順が一般的なものとは大きく異なり、前処理の以前に先読みのためのコマンドをプログラムに挿入したり、特殊な流れのプログラムを作成せねばならず、プログラムの開発及び実現に手間を要する。
【００１０】そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、１度のアクセスであっても、メモリデバイスからデータを効率的に読み出すことができ、またプログラムの開発が容易なメモリアクセス制御装置及びプログラム変換方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するために、本発明は、メモリデバイスにアクセスして、メモリデバイスからデータを読み出すメモリアクセス制御装置において、システムバス上で、予め設定された外部変数を検出する監視手段と、監視手段によって検出された外部変数に代入される変数アドレスと、この外部変数に対応する予め設定された先頭アドレスとを加算することにより、先読みされるデータのアドレスを予測する予測手段と、予測手段によって予測されたアドレスに応じて、メモリデバイスからデータを読み出して保持する先読み保持手段とを備えている。
【００１２】この様な本発明によれば、外部変数が検出されると、この外部変数に係わる先頭アドレス及び変数アドレスから先読みされるデータのアドレスが生成され、先読みが開始される。このため、メモリデバイスからの読み出しを行う一般的なルーチンにおいて、外部変数に応答して、変数アドレスと先頭アドレスを加算し、これにより先読みされるデータのアドレスを生成する様に、該ルーチンのコードを変換すれば、先読みを実行することができる。従って、従来の様に先読みのためのコマンドを必要とせず、一般的なルーチンのコードを変換するだけで良い。また、外部変数の検出からデータの先読みまでの処理手順が極めて簡単であり、データが少数であっても、処理時間が短くて済む。
【００１３】また、本発明においては、複数の外部変数に対応するそれぞれの先頭アドレスを登録した参照テーブルを更に備え、予測手段は、参照テーブルを参照することにより、外部変数に対応する先頭アドレスを求めている。
【００１４】この様な参照テーブルを設けることにより、複数の外部変数のいずれにも応答して、複数のデータの先読みが可能になる。
【００１５】次に、本発明は、上記メモリアクセス制御装置のプログラム変換方法であって、メモリデバイスからデータを読み出すためのルーチンにおいて、外部変数を参照する様に、コードを変換するステップを含んでいる。
【００１６】ここでは、メモリデバイスからの読み出しを行う一般的なルーチンにおいて、外部変数を参照する様に、該ルーチンのコードを変換している。これにより、外部変数に応答して、先読みの処理を行うことが可能になる。
【００１７】また、本発明においては、ルーチンにメモリデバイスのアドレスが記述されている場合に、コードを変換するステップを適用している。
【００１８】メモリデバイスからの読み出しを行う一般的なルーチンにおいては、データの読み出し処理に、アドレスが必ず伴うので、このアドレスに応じて、コードを変換している。
【００１９】更に、本発明においては、外部変数に対応する先頭アドレスを参照テーブルに登録するステップと、同一の外部変数の登録を禁止するステップとを更に含んでいる。
【００２０】参照テーブルは、外部変数に対応する先頭アドレスを求めるために用いられる。この参照テーブルには、同一の外部変数が重複して登録されることはない。
【００２１】
【発明の実施の形態】以下、本発明の実施形態を添付図面を参照して説明する。
【００２２】図１は、本発明のメモリアクセス制御装置の一実施形態を示すブロック図である。本実施形態のメモリアクセス制御装置１は、中央処理装置（以下ＣＰＵと称す）１１と、入出力装置１２と、ＲＯＭ及びＲＡＭ等からなるメモリ１３とを備えており、動作速度が低いメモリデバイス２に対するデータの書き込み及び読み出しを行うものである。
【００２３】図１において、システムバスSYSAD は、データ及びアドレス等を転送する。ＣＰＵ１１は、アドレスをシステムバスSYSAD に送出し、アドレスストローブ信号ASを「ハイ」にすることにより、該アドレスを確定し、また選択信号/IO ＿CSを「ロー」にすることにより、入出力装置１２を選択する。入出力装置１２は、アドレスストローブ信号ASが「ハイ」になり、選択信号/IO ＿CSが「ロー」になると、システムバスSYSAD 上のアドレスAddress を取り込む。ＣＰＵ１１は、リードライト信号M ＿RD/M＿WRを「ロー」にすることにより、書き込みを入出力装置１２に指示したり、リードライト信号M ＿RD/M＿WRを「ハイ」にすることにより、読み出しを入出力装置１２に指示する。また、入出力装置１２は、アクセス待機要求信号/WAIT を「ハイ」にして、入出力装置１２へのアクセスが行われない様に、ＣＰＵ１１を待機させる。更に、ＣＰＵ１１は、選択信号/MEM＿CSを「ロー」にすることにより、メモリ１３を選択する。
【００２４】入出力装置１２は、メモリデバイス２へのアクセスのときに、選択信号/CS を「ロー」にする。入出力装置１２は、リードライト信号RD/WR を「ロー」に設定することにより、書き込みをメモリデバイス２に指示したり、リードライト信号RD/WR を「ハイ」にすることにより、読み出しをメモリデバイス２に指示する。メモリデバイス２は、選択信号/CS が「ロー」のときに、アドレス信号線ADDr上のアドレスAddress を取り込み、リードライト信号RD/WR に応じて、データ信号線DATA上のデータDataを書き込んだり、あるいは読み出したデータDataをデータ信号線DATAに送出する。
【００２５】本実施形態のメモリアクセス制御装置１の概略動作は、次の通りである。
【００２６】ＣＰＵ１１は、データの先読みを要求するために、変数アドレスAddressiを求め、この変数アドレスaddressiに対応する外部変数（メモリ１３のアドレスであって、以下オフセットアドレスoffseti と称す）を生成する。そして、ＣＰＵ１１は、選択信号/IO ＿CSを「ハイ」に、選択信号/MEM＿CSを「ロー」にして、オフセットアドレスoffseti 及び変数アドレスaddressiをシステムバスSYSAD に順次送出する。これに応答してメモリ１３は、オフセットアドレスoffsetn の位置に変数アドレスaddressnを書き込む。
【００２７】一方、入出力装置１２は、選択信号/IO ＿CSが「ハイ」のときに、オフセットアドレスoffseti を検出すると、変数アドレスaddressiを用いて、先読みのアドレスを生成し、この先読みのアドレスをアドレス信号線ADDrを通じてメモリデバイス２に送出し、選択信号/CS 及びリードライト信号RD/WR によりデータの読み出しをメモリデバイス２に指示する。これに応答してメモリデバイス２は、先読みのアドレスに対応するデータDataを読み出し、このデータDataをデータ信号線DATAを通じて入出力装置１２に送出する。入出力装置１２は、このデータDataを保持しておく。
【００２８】この後、ＣＰＵ１１は、選択信号/IO ＿CSを「ロー」に、リードライト信号M＿RD/M＿WRを「ハイ」にして、データのアドレスAddress をシステムバスSYSADに送出する。入出力装置１２は、選択信号/IO ＿CSが「ロー」で、リードライト信号M ＿RD/M＿WRが「ハイ」のときに、データのアドレスAddress を検出すると、このアドレスAddress が先読みのアドレスに一致するか否かを判定し、両者のアドレスが一致すれば、先読みして保持しておいたデータDataをＣＰＵ１１に与える。
【００２９】図２は、先読みして保持したおいたデータDataを入出力装置１２からＣＰＵ１１に与えるときのタイミングを示している。図２から明らかな様に、選択信号/IO ＿CSを「ロー」に、リードライト信号M ＿RD/M＿WRを「ハイ」にして、データのアドレスAddress をシステムバスSYSAD に送出した直後に、システムバスSYSAD 上にデータDataが送出されるので、メモリデバイス２は、見かけ上、データDataを高速で読み出して、メモリアクセス制御装置１に返したことになる。
【００３０】尚、両者のアドレスが一致しなければ、入出力装置１２は、通常の手順で、メモリデバイス２をアクセスして、このメモリデバイス２からデータを読み出し、このデータをＣＰＵ１１に与える。
【００３１】ここで、メモリデバイス２のアドレスが一定の先頭アドレス（SLOW＿START1）と変化する変数アドレス（address1）との和（SLOW＿START1＋address1）であるとする。この場合、先頭アドレス（SLOW＿START1）と、変化する変数アドレス（address1）を共に特定しなければならない。このため、入出力装置１２は、図３に示す様な参照テーブルＡを備えている。この参照テーブルＡにおいては、複数のオフセットアドレスoffset1 、offset2 、……、offsetimaxと複数の先頭アドレスSLOW＿START1、SLOW＿START2、……等を対応づけて格納している。
【００３２】入出力装置１２では、システムバスSYSAD からオフセットアドレスoffseti を検出すると、このオフセットアドレスoffseti を参照テーブルＡの各オフセットアドレスと比較する。そして、両者のオフセットアドレスが一致すると、このオフセットアドレスoffseti に変数アドレスaddressiを代入すると共に、このオフセットアドレスに対応する先頭アドレスを選択する。更に、先頭アドレスと変数アドレスaddressiとを加算して、先読みのアドレスを求める。
【００３３】この様な先読みのアドレスの生成とデータの先読みは、入出力装置１２によって図４（ｂ）に示す様なルーチンを実行することによりなされる。図４（ｂ）のルーチンにおいては、文１０３によりオフセットアドレスoffset1 に変数アドレスaddress1が代入され、文１０１により先頭アドレスと変数アドレスaddress1の和である先読みのアドレス（SLOW＿START1＋address1）が求められて、データの先読みが行われている。各文１０４，１０２によっても同様の処理が行われる。
【００３４】尚、図４（ａ）は、通常の読み出しを行うためのルーチンを示している。図４（ａ）と図４（ｂ）の比較から明らかな様に、図４（ｂ）の先読みのためのルーチンは、図４（ａ）の通常の読み出しのためのルーチンに、幾つかの文を追加挿入しただけのものであり、両者のルーチンの基本的な流れに変化はない。
【００３５】図５は、入出力装置１２の構成を示すブロック図である。図５に示す様に入出力装置１２は、この入出力装置１２を統括的に制御するコントロール部２１と、先読みのアドレスを生成する先読み起動アドレス部２２と、この先読みのアドレスを保持する先読みアドレスラッチ部２３と、通常の読み出しのアドレスを保持するアドレスラッチ部２４と、先読みアドレスラッチ部２３内のアドレスとアドレスラッチ部２４内のアドレスを比較するコンパレータ２５と、メモリデバイス２から先読みされたデータを保持する先読みデータラッチ部２６と、メモリデバイス２から通常に読み出されたデータを入力してシステムバスSYSAD に送出するデータゲート部２７とを備えている。
【００３６】図６は、入出力装置１２による先読みのための処理手順を示すフローチャートである。
【００３７】まず、ＣＰＵ１１は、メモリデバイス２の先読みされるデータのアドレス（SLOW＿START1＋addressi）の変数アドレスaddressiを求める。この変数アドレスaddressiを求めるには、周知の方法を適用すれば良く、例えばメモリデバイス２から前回に読み出されたデータのアドレスを予め設定された値だけインクリメントするのが簡単な方法である。そして、ＣＰＵ１１は、先読みを要求するために、選択信号/IO ＿CSを「ハイ」に、選択信号/MEM＿CSを「ロー」にして、オフセットアドレスoffsetn 及び変数アドレスaddressiをシステムバスSYSAD に順次送出する。メモリ１３は、選択信号/MEM＿CSが「ロー」であるからオフセットアドレスoffsetn を取り込み、リードライト信号M ＿RD/M＿WRが「ロー」となったときにシステムバスSYSAD 上の変数アドレスaddressiを書き込む。
【００３８】一方、入出力装置１２のコントロール部２１は、選択信号/IO ＿CSが「ハイ」のときに、アドレスストローブ信号ASが「ハイ」になると（ステップＳ１１，Ｙｅｓ）、信号/WE3により先読み起動アドレス部２２を制御し、システムバスSYSAD から先読み起動アドレス部２２にオフセットアドレスoffsetn を取り込む。先読み起動アドレス部２２は、参照テーブルＡを保持しており、値ｉを「１」に初期設定してから（ステップＳ１２）、この値ｉに対応するオフセットアドレスoffset1 を参照テーブルＡから読み出し、このオフセットアドレスoffset1 がシステムバスSYSAD のオフセットアドレスoffsetn に一致するか否かを判定する（ステップＳ１３）。仮に、２つのアドレスが一致しなければ（ステップＳ１３，Ｎｏ）、値ｉを１つ歩進して「２」に更新する（ステップＳ１４）。そして、値ｉが最大値ｉmax に達していないことを確認してから（ステップＳ１５，Ｎｏ）、この値ｉに対応するオフセットアドレスoffset2 を参照テーブルＡから読み出し、このオフセットアドレスoffset2 がシステムバスSYSAD のオフセットアドレスoffsetn に一致するか否かを判定する（ステップＳ１３）。以降同様に、２つのアドレスが一致しなければ、値ｉを逐次歩進し、参照テーブルＡのオフセットアドレスoffseti がシステムバスSYSAD のオフセットアドレスoffsetn に一致するか否かを判定することにより、参照テーブルＡを検索する。そして、参照テーブルＡのいずれのオフセットアドレスoffseti もシステムバスSYSAD のオフセットアドレスoffsetn に一致しなければ（ステップＳ１５，Ｙｅｓ）、先読みを行わずにステップＳ１１に戻る。
【００３９】また、参照テーブルＡのオフセットアドレスoffseti がシステムバスSYSAD のオフセットアドレスoffsetn に一致すると（ステップＳ１３，Ｙｅｓ）、先読み起動アドレス部２２は、参照テーブルＡのオフセットアドレスoffseti に対応する先頭アドレスSLOW＿STARTIを選択する。そして、コントロール部２１は、リードライト信号RD/WR が「ロー」となるまで待機し（ステップＳ１６）、この信号が「ロー」になると（ステップＳ１６，Ｙｅｓ）、システムバスSYSAD から先読み起動アドレス部２２に変数アドレスaddressiを取り込む。先読み起動アドレス部２２は、オフセットアドレスoffseti に変数アドレスaddressiを代入して、先頭アドレスSLOW＿STARTIと変数アドレスaddressiを加算し、先読みのアドレス（SLOW＿STARTI＋addressi）を求め（ステップＳ１７）、この先読みのアドレス（SLOW＿STARTI＋addressi）を先読みアドレスラッチ部２３に与えると共に、この先読みのアドレス（SLOW＿STARTI＋addressi）をアドレス信号線ADDrを通じてメモリデバイス２に送出する。このとき、コントロール部２１は、信号/WE1により先読みアドレスラッチ部２３を制御し、ここに先読みのアドレス（SLOW＿STARTI＋addressi）を保持させ、また選択信号/CS を「ロー」にする（ステップＳ１８）。
【００４０】メモリデバイス２は、選択信号/CS が「ロー」のときに、先読みのアドレス（SLOW＿STARTI＋addressi）を取り込み、この先読みのアドレスに対応する先読みのデータDataを読み出し、この先読みのデータDataをデータ信号線DATAを通じて入出力装置１２に送出する。
【００４１】コントロール部２１は、信号/WE2により先読みデータラッチ部２６を制御し、メモリデバイス２からの先読みのデータDataを先読みデータラッチ部２６に取り込んで保持させる（ステップＳ１９）。
【００４２】図７は、図６のフローチャートの処理に伴う、各信号の変化を示すタイミングチャートである。図７のタイミングチャートにおいては、時点Ｔ0 で、選択信号/MEM＿CS及びアドレスストローブ信号ASが「ロー」となって、オフセットアドレスoffsetn がシステムバスSYSAD に送出され、時点Ｔ1 で、リードライト信号M＿RD/M＿WRが「ロー」となって、変数アドレスaddressiがシステムバスSYSAD に送出される。更に、時点Ｔ2 で、選択信号/CS が「ロー」となって、先読みのアドレス（SLOW＿STARTI＋addressi）がアドレス信号線ADDrに送出され、時点Ｔ3で、先読みのデータDataがデータ信号線DATAに送出される。
【００４３】この様に入出力装置１２は、ＣＰＵ１１からメモリ１３へと送出されたオフセットアドレスoffsetn に応答して、先読みの処理を開始し、このオフセットアドレスoffsetn 及びメモリ１３に書き込まれる変数アドレスaddressiを用いて、先読みアドレスを生成している。また、入出力装置１２により実行される図４（ｂ）のルーチンは、図４（ａ）の通常の読み出しを行うためのルーチンに、幾つかの文を追加挿入しただけのものである。このため、先読みのために格別なコマンドや処理の流れを必要とせず、データDataの数にかかわらず、通常の読み出しとほぼ同様の手順で、先読みを速やかに行うことができる。
【００４４】図８は、先読みされたデータDataをＣＰＵ１１に与えるための処理手順を示すフローチャートである。
【００４５】入出力装置１２のコントロール部２１は、選択信号/IO ＿CSの「ロー」を待機しており（ステップＳ１）、選択信号/IO ＿CSが「ロー」となり（ステップＳ１，Ｙｅｓ）、リードライト信号M ＿RD/M＿WRが「ハイ」となって（ステップＳ２，Ｙｅｓ）、データの読み出しが要求されると、コンパレータ２４からの信号EQ1 が「ハイ」になるのを待機する（ステップＳ４）。このとき、ＣＰＵ１１によってアドレスストローブ信号ASが「ハイ」にされ、ＣＰＵ１１からデータのアドレスがシステムバスSYSAD に送出され、このアドレスが入出力装置１２のアドレスラッチ部２５に取り込まれて保持される。
【００４６】コンパレータ２４は、先読みアドレスラッチ部２３内の先読みのアドレス（SLOW＿STARTI＋addressi）とアドレスラッチ部２５内のアドレスを比較し、２つのアドレスが一致すると（ステップＳ４，Ｙｅｓ）、信号EQ1 を「ハイ」にする。これに応答してコントロール部２１は、信号/RE を「ハイ」にして、先読みデータラッチ部２６からシステムバスSYSAD へと先読みのデータDataを送出させる（ステップＳ５）。この先読みのデータDataは、ＣＰＵ１１に取り込まれる。この後、信号/RE 及び信号/OE を「ロー」に設定してから（ステップＳ９）、ステップＳ１に戻る。
【００４７】この様に先読みのデータDataがメモリデバイス２から既に読み出されて先読みデータラッチ部２６に保持されているので、ＣＰＵ１１から指示されたアドレスが先読みのアドレス（SLOW＿STARTI＋addressi）に一致したときには、先読みデータラッチ部２６からＣＰＵ１１へとデータDataを直ちに与えることができる。すなわち、図２のタイミングチャートを参照して先に説明した様に、アドレスAddress がシステムバスSYSAD に送出された直後に、システムバスSYSAD 上にデータDataが送出されるので、見かけ上、データDataが高速で読み出されたことになる。
【００４８】尚、先読みアドレスラッチ部２３内の先読みのアドレスとアドレスラッチ部２５内のアドレスが一致しなければ（ステップＳ４，Ｎｏ）、コントロール部２１は、コンパレータ２４から「ロー」の信号EQ1 を入力し、通常の読み出し処理を行う。すなわち、アクセス待機要求信号/WAIT を「ハイ」にして、入出力装置１２へのアクセスを禁止してから（ステップＳ６）、選択信号/CS を「ロー」に、リードライト信号RD/WR を「ハイ」にして、アドレスAddress をアドレス信号線ADDrを通じてメモリデバイス２に送出する（ステップＳ７）。そして、信号/OEを「ハイ」にすることにより、メモリデバイス２からデータ信号線DATAを通じて伝送されてきたデータDataをデータゲート部２７に入力して、ここからデータDataをシステムバスSYSAD に送出させる（ステップＳ８）。この後、信号/RE 及び信号/OE を「ロー」に設定して、ステップＳ１に戻る。
【００４９】また、リードライト信号M ＿RD/M＿WRが「ロー」となって（ステップＳ２，Ｎｏ）、データの書き込みが要求されると、データをメモリデバイス２に書き込むための通常の書き込み処理が行われる（ステップＳ３）。
【００５０】ところで、本実施形態の先読みの処理は、図４（ｂ）に示す様なルーチンを用いるので、これを予め作成しておく必要がある。このルーチンを最初から作成することも可能であるが、この場合には、プログラムの作成者に多大な負担を強いることになる。しかしながら、先に述べた様に図４（ｂ）の先読みのためのルーチンは、図４（ａ）の通常の読み出しのためのルーチンに、幾つかの文を追加挿入しただけのものであり、両者のルーチンの基本的な流れに変化はない。しかも、それらの文の挿入は、所定の法則に従ってなされる。このため、通常の読み出しのためのルーチンを作成してから、これを先読みのためのものに自動的に変換することが可能である。
【００５１】図９は、通常の読み出しのルーチンのコードを先読みのルーチンのコードに自動的に変換するための処理の一例を示すフローチャートである。
【００５２】ここでは、プログラムを先頭から文単位でループ処理している。まず、メモリデバイスからデータを読み出すためのルーチンや関数をプログラムから検索する（ステップＳ２１）。該当するルーチンや関数があれば、これらのルーチンや関数には、データのアドレス空間が必ず存在するので、先頭アドレスと変数アドレスの組み合わせをチェックする（ステップＳ２２）。図４（ａ）の通常の読み出しのためのルーチンを例に挙げると、文１０１のアドレス（SLOW＿START1＋address1）については、先頭アドレス（SLOW＿START1）と変数アドレス（address1）との組み合わせがチェックされ、また文１０２のアドレス（SLOW＿START2＋address2）については、先頭アドレス（SLOW＿START2）と変数アドレス（address2）との組み合わせがチェックされる。
【００５３】引き続いて、それぞれの組み合わせが新規のものであるか否かが確認される（ステップＳ２３）。組み合わせが新規であれば（ステップＳ２３，Ｙｅｓ）、変数アドレスaddressiに対応するオフセットアドレスoffseti が設定され（ステップＳ２４）、オフセットアドレスoffseti 及び先頭アドレス（SLOW＿STARTI）を対応付けて参照テーブルＡに登録する（ステップＳ２５）。また、組み合わせが新規でなければ（ステップＳ２３，Ｎｏ）、各ステップＳ２４，２５の処理を行わない。
【００５４】こうして参照テーブルＡへの書き込みを行った後に、オフセットアドレスoffseti に変数アドレスaddressiを代入するための文を書き込む（ステップＳ２７）。
【００５５】各ステップＳ２１〜Ｓ２７までの処理は、プログラム中のデータを読み出すための全てのルーチンや関数に対して繰り返し施される。この後、全てのオフセットアドレスoffseti の定義宣言をプログラムに追加し（ステップＳ２８）、更に参照テーブルＡの初期化プログラムを生成する（ステップＳ２９）。
【００５６】図１０は、参照テーブルＡの初期化プログラムを例示している。この初期化プログラムは、先読み起動アドレス部２２のレジスタ内の参照テーブルＡに、オフセットアドレスoffseti と先頭アドレスの組み合わせを設定するためのものである。
【００５７】図１１は、図９のステップＳ２７の処理を詳しく示すフローチャートである。
【００５８】ここでは、プログラムを逆方向に文単位でループ処理している。まず、メモリデバイスからデータを読み出すためのルーチンや関数を検索し、これらのルーチンや関数の先頭を見つけ出す（ステップＳ３１，Ｙｅｓ）。そして、これらのルーチンや関数において、データの読み出しを示す文の前に、オフセットアドレスoffseti に変数アドレスaddressiを代入するための文を挿入する（ステップＳ３６）。
【００５９】また、メモリデバイスからデータを読み出すためのループの先頭を見つけ出した場合は（ステップＳ３２，Ｙｅｓ）、データの読み出しを示す文の前に、オフセットアドレスoffseti に変数アドレスaddressiを代入するための文を挿入する（ステップＳ３６）。
【００６０】こうして代入のための文が挿入されると、図９のフローチャートに戻る。
【００６１】また、プログラムの途中で、何等かの計算式等により変数アドレスが変更される場合は（ステップＳ３３，Ｙｅｓ）、変数アドレスの変更直後に、変数アドレスをオフセットアドレスoffseti に代入するための文を挿入する（ステップＳ３４）。例えば、コード変換前の図１２（ａ）のルーチンにおいては、文１０５によって変数アドレスaddress3が変更されている。この場合、コード変換後の図１１（ｂ）のルーチンにおいては、変数アドレスaddress3をオフセットアドレスoffset3 に代入するための文１０６が挿入される。このとき、代入のための文の挿入後、直ちに図９のフローチャートに戻らず、変数アドレスが無条件で変更されるのか否かが確認される（ステップＳ３５）。そして、無条件で変更されるのであれば（ステップＳ３５，Ｙｅｓ）、つまり「ｉｆ」等の分岐条件無しに変更されるのであれば、これより以前に変数アドレスの変更があっても、この後に変数アドレスを変更することになるので、前の段階でデータを先読みする必要性がなく、この時点で、図９のフローチャートに戻る。
【００６２】また、変数アドレスが条件付きで変更されるのであれば（ステップＳ３５，Ｎｏ）、つまり「ｉｆ」等の分岐条件付きで変更されるのであれば、これより以前に変更前の変数アドレスが先読みのために使用される可能性があるため、この時点では、図９のフローチャートに戻らず、更に逆方向に進んで、代入のための文を挿入するための処理を継続する（ステップＳ３８）。例えば、図１２（ａ）のルーチンにおいて、文１０５が「ｉｆ」の条件付きで存在する。このため、図１２（ｂ）に示す様に、代入のための文１０６を挿入してから、更に逆方向に進んで、変数アドレスaddress3をオフセットアドレスoffset3 に代入するための文１０７を挿入する。
【００６３】図１１のフローチャートにおいては、通常、各ステップＳ３１，３２，３５のいずれかにおいて「Ｙｅｓ」となって、この処理を終了するが、これらのステップＳのいずれにおいても「Ｙｅｓ」とならずに、プログラム先頭へ到達し、ループエンドとなった場合には、プログラムに誤りがあるので、エラー処理を行う（ステップＳ３７）。
【００６４】尚、本発明は、上記実施形態に限定されるものでなく、多様に変形することができる。例えば、図１３（ａ）のルーチンを図１３（ｂ）に示す様にコード変換しても良い。図１３（ｂ）のルーチンにおいては、変数アドレスをオフセットアドレスoffseti に置き換えている。また、入出力装置において、複数組の先読みデータラッチ部と先読みアドレスラッチ部を備え、複数のアドレスに応じて複数のデータを先読みしても構わない。これにより、先読みを効率的に行うことが可能になる。
【００６５】
【発明の効果】以上説明した様に本発明のメモリアクセス制御装置によれば、外部変数が検出されると、この外部変数に係わる先頭アドレス及び変数アドレスから先読みされるデータのアドレスが生成され、先読みが開始される。このため、メモリデバイスからの読み出しを行う一般的なルーチンにおいて、外部変数に応答して、変数アドレスと先頭アドレスを加算し、これにより先読みされるデータのアドレスを生成する様に、該ルーチンのコードを変換すれば、先読みを実行することができる。従って、従来の様に先読みのためのコマンドを必要とせず、一般的なルーチンのコードを変換するだけで良い。また、外部変数の検出からデータの先読みまでの処理手順が極めて簡単であり、データが少数であっても、処理時間が短くて済む。
【００６６】また、本発明によれば、参照テーブルを設けているので、複数の外部変数のいずれにも応答して、複数のデータの先読みが可能になる。
【００６７】更に、本発明のプログラム変換方法によれば、メモリデバイスからの読み出しを行う一般的なルーチンのコードを変換するだけで、データの先読みが可能となるので、プログラムの作成が容易になる。
【出願人】 【識別番号】０００００５０４９
【氏名又は名称】シャープ株式会社
【出願日】 平成１２年１０月１８日（２０００．１０．１８）
【代理人】 【識別番号】１０００７５５０２
【弁理士】
【氏名又は名称】倉内 義朗
【公開番号】 特開２００２−１３２５７５（Ｐ２００２−１３２５７５Ａ）
【公開日】 平成１４年５月１０日（２００２．５．１０）
【出願番号】 特願２０００−３１８２２１（Ｐ２０００−３１８２２１）