トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 指数変換の方法および装置
【発明者】 【氏名】新田 昌三
【要約】 【課題】リニアリティ（対数で）の高い指数変換特性を備えた指数変換方法を提供する。

【解決手段】第１の値を表す複数のビットから成る第１の二進ワードの複数のビットを、上位ビット・グループＢＧUと下位ビット・グループＢＧLとに分割する。次に、上位ビット・グループＢＧUを指数関数の指数情報（Ｓ）として使用し、かつ下位ビット・グループＢＧLを指数関数の仮数情報（｛１＋（Ｍ／２L）｝）として使用することにより、第１二進ワードを、第１の値を変数とする指数関数値を近似的に表す第２の二進ワードに変換する。
【特許請求の範囲】
【請求項１】第１の値を表す複数のビットから成る第１のワードを、該第１の値を変数とする指数関数値を近似的に表す第２のワードに変換する指数変換方法であって、イ）前記第１ワードの前記複数のビットを、上位ビット・グループと下位ビット・グループとに分割する分割ステップと、ロ）前記上位ビット・グループを前記指数関数の指数情報として、前記下位ビット・グループを前記指数関数の仮数情報として発生する変換情報発生ステップと、を含むこと、を特徴とする指数変換方法。
【請求項２】請求項１記載の指数変換方法であって、さらに、前記指数情報と前記仮数情報を使用して、前記第１ワードを前記第２ワードに変換する変換ステップと、を含むこと、を特徴とする指数変換方法。
【請求項３】請求項１または２のいずれかに記載の方法において、前記第１と第２のワードは、二進ワードであること、を特徴とする指数変換方法。
【請求項４】請求項３記載の方法において、前記変換情報発生ステップは、イ）前記複数のビットとは独立の所定の値をもつ基準ビットを定めるステップと、ロ）前記基準ビットの下位ビットとして前記下位ビット・グループを付加して仮数ワードを形成するステップと、を含み、前記変換ステップは、イ）前記仮数ワードを前記指数情報にしたがってシフトすることにより、前記指数関数値を構成する前記第２ワードを形成するステップ、を含むこと、を特徴とする指数変換方法。
【請求項５】請求項１から４のいずれかに記載の方法であって、該方法を、ビデオ信号またはオーディオ信号のゲインを制御するために使用すること、を特徴とする指数変換方法。
【請求項６】請求項１から５のいずれかに記載の方法であって、該方法を自動的に行うこと、を特徴とする指数変換方法。
【請求項７】請求項６記載の方法であって、該方法を、デジタルＰＧＡを使用して自動的に行うこと、を特徴とする指数変換方法。
【請求項８】請求項６記載の方法であって、該方法を、コンピュータを使用して自動的に行うこと、を特徴とする指数変換方法。
【請求項９】入力デジタル信号に対し、ゲインコードに応答してゲインを乗算する乗算方法であって、イ）指数関数的に増大するゲインを指定するためのゲインコードを受けるステップと、ロ）請求項１から８のいずれかに記載の指数変換方法により、前記第１ワードとしての前記ゲインコードから前記ゲインを表す情報を発生するステップと、ハ）前記入力デジタル信号に前記ゲインを表す情報をデジタル的に乗算するステップと、から成る乗算方法。
【請求項１０】請求項９記載の乗算方法において、前記ゲインを表す情報は、前記指数情報と前記仮数情報とであること、を特徴とする乗算方法。
【請求項１１】第１の値を表す複数のビットから成る第１の二進ワードを、該第１の値を変数とする指数関数値を近似的に表す第２の二進ワードに変換する指数変換装置であって、イ）前記第１二進ワードの前記複数のビットを受け、上位ビット・グループと下位ビット・グループとに分割する分割手段と、ロ）前記分割手段からの前記上位ビット・グループを前記指数関数の指数情報として、前記分割手段からの前記下位ビット・グループを前記指数関数の仮数情報を発生する変換情報発生手段と、を含むこと、を特徴とする指数変換装置。
【請求項１２】請求項１１記載の指数変換装置であって、さらに、前記指数情報と前記仮数情報を受けそしてこれらを使用して、前記第１二進ワードを前記第２二進ワードに変換する変換手段と、を含むこと、を特徴とする指数変換装置。
【請求項１３】請求項１１または１２のいずれかに記載の装置において、前記変換情報発生手段は、イ）前記上位ビット・グループを受けて、この上位ビット・グループの値を演算することによって指数値を得る指数値演算手段と、ロ）前記下位ビット・グループを受けて、所定の値を有する基準ビットの小数点以下に前記下位ビット・グループを追加して仮数ワードを形成する仮数形成手段と、を含み、前記変換手段は、前記指数値と前記仮数ワードとから前記指数関数の値である前記第２二進ワードを形成すること、を特徴とする指数変換装置。
【請求項１４】請求項１３記載の装置において、前記変換手段は、イ）前記仮数ワードを受けるシフトレジスタ手段と、ロ）前記指数値を受け、前記シフトレジスタ手段内での前記仮数ワードのシフト動作を制御する制御ロジック手段と、を含むこと、を特徴とする指数変換装置。
【請求項１５】請求項１１から１４のいずれかに記載の装置であって、前記装置をデジタルＰＧＡで構成したこと、を特徴とする指数変換装置。
【請求項１６】請求項１１から１４のいずれかに記載の装置であって、前記装置をコンピュータで構成したこと、を特徴とする指数変換装置。
【請求項１７】入力デジタル信号に対しゲインを乗算する乗算装置であって、イ）指数関数的に増大するゲインを指定するためのゲインコードを受ける入力端子と、ロ）前記第１二進ワードとしての前記ゲインコードから前記ゲインを表す情報を発生する請求項１１から１６のいずれかに記載の指数変換装置であって、前記ゲインコードは前記第１二進ワードとする、前記の指数変換装置と、ハ）前記入力デジタル信号に前記ゲインを表す情報をデジタル的に乗算する乗算手段と、から成る乗算装置。
【請求項１８】請求項１７記載の乗算装置において、前記ゲインを表す情報は、前記指数情報と前記仮数情報とであること、を特徴とする乗算装置。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、デジタル的あるいはデジタル演算によって指数（逆対数）変換を行う方法および装置に関するものである。
【０００２】
【従来の技術】従来、ＣＣＤイメージセンサのアナログ・フロントエンド信号処理においては、アナログのＰＧＡ（programmable gain amplifier）が用いられ、このアナログＰＧＡによって、ＣＣＤイメージセンサからの出力信号に対し、人間の視覚の明るさに対する特性に従い、指数（逆対数）変換処理を行っている。詳細には、この指数変換処理は、アナログの指数（逆対数）増幅器又は指数（逆対数）減衰器を用い、そして画面の平均の明るさに応じて輝度信号のゲインを可変させるようにしている。すなわち、指数増幅器は、指数関数のゲインカーブ、言い換えれば対数でリニアなゲインカーブをもつように設計している。
【０００３】また、コンピュータ等における計算においては、このような指数変換のためのゲインカーブ特性は、ルックアップ・テーブルを用いてデジタル的に得たり、あるいはテーラー展開により数学的に厳密に得るという方法もある。
【０００４】
【発明が解決しようとする課題】しかし、アナログ回路で構成された上記の指数増幅器は、ゲインカーブ特性の良いものを設計するのが容易ではなく、またそのゲインカーブが素子の値、特性等により定まるため、それら素子の製造上のバラツキに対する依存性が高い、という問題がある。また、製造上の素子のバラツキに対するこの高い依存性のため、ゲインカーブが、直線（対数で）から大きくずれることがあり、これによりＰＧＡの歩留まりが低下するという問題がある。
【０００５】また、テーラー展開を使用する数学的厳密計算は、近似計算で十分な用途に対してはコストの上昇、変換速度の低下を招く等の問題がある。さらに、ルックアップ・テーブルを使用する方法では、ＲＯＭのようなメモリを必要とするため、Ａ／ＤコンバータのようなＩＣチップ上にＲＯＭを実現する場合、技術上およびコスト上の問題が生じる。すなわち、技術上の問題としては、ＲＯＭへの書込作業が必要であり、また書き込んだら、ＲＯＭの書き直しができないことである。また、コスト上の問題としては、メモリを作成するスペースがチップ上に必要となり結果、チップ面積が大きくなり、このことは、ひいてはＩＣチップ全体の歩留まりの低下並びにコスト上昇を招くことになる。
【０００６】したがって、本発明の目的は、リニアリティ（対数で）の高い指数変換特性を備えた指数変換方法および装置を提供することである。また、本発明の別の目的は、低コストで実現できる指数変換の方法および装置を提供することである。
【０００７】さらに、本発明の別の目的は、上記の指数変換法を用いたゲイン乗算の方法および装置を提供することである。
【０００８】
【課題を解決するための手段】上記の目的を実現するため、本発明による、第１の値を表す複数のビットから成る第１のワードを、該第１の値を変数とする指数関数値を近似的に表す第２のワードに変換する指数変換方法は、イ）前記第１ワードの前記複数のビットを、上位ビット・グループと下位ビット・グループとに分割する分割ステップと、ロ）前記上位ビット・グループを前記指数関数の指数情報として、前記下位ビット・グループを前記指数関数の仮数情報として発生する変換情報発生ステップと、を含むこと、を特徴とする。さらに、本発明の指数変換方法は、前記指数情報と前記仮数情報を使用して、前記第１ワードを前記第２ワードに変換する変換ステップを含むことができる。
【０００９】本発明によれば、前記第１と第２のワードは、二進ワードとすることができる。この場合、前記変換情報発生ステップは、イ）前記複数のビットとは独立の所定の値をもつ基準ビットを定めるステップと、ロ）前記基準ビットの下位ビットとして前記下位ビット・グループを付加して仮数ワードを形成するステップと、を含み、前記変換ステップは、イ）前記仮数ワードを前記指数情報にしたがってシフトすることにより、前記指数関数値を構成する前記第２ワードを形成するステップ、を含むことができる。
【００１０】本発明による指数変換方法は、ビデオ信号またはオーディオ信号のゲインを制御するために使用することができる。また、本発明による指数変換方法は、自動的に行うようにすることができる。この場合、指数変換方法は、デジタルＰＧＡあるいはコンピュータを使用して自動的に行うようにすることができる。
【００１１】また、本発明による、入力デジタル信号に対し、ゲインコードに応答してゲインを乗算する乗算方法は、イ）指数関数的に増大するゲインを指定するためのゲインコードを受けるステップと、ロ）上記の指数変換方法により、前記第１ワードとしての前記ゲインコードから前記ゲインを表す情報を発生するステップと、ハ）前記入力デジタル信号に前記ゲインを表す情報をデジタル的に乗算するステップと、から成る。さらに、本発明の乗算方法は、前記ゲインを表す情報を、前記指数情報と前記仮数情報とで構成することができる。
【００１２】また、本発明による、第１の値を表す複数のビットから成る第１の二進ワードを、該第１の値を変数とする指数関数値を近似的に表す第２の二進ワードに変換する指数変換装置は、イ）前記第１二進ワードの前記複数のビットを受け、上位ビット・グループと下位ビット・グループとに分割する分割手段と、ロ）前記分割手段からの前記上位ビット・グループを前記指数関数の指数情報として、前記分割手段からの前記下位ビット・グループを前記指数関数の仮数情報を発生する発生手段と、を含むこと、を特徴とする。さらに、本発明の指数変換装置は、前記指数情報と前記仮数情報を受けそしてこれらを使用して、前記第１二進ワードを前記第２二進ワードに変換する変換手段を含むことができる。
【００１３】本発明によれば、前記発生手段は、イ）前記上位ビット・グループを受けて、この上位ビット・グループの値を演算することによって指数値を得る指数値演算手段と、ロ）前記下位ビット・グループを受けて、所定の値を有する基準ビットの小数点以下に前記下位ビット・グループを追加して仮数ワードを形成する仮数形成手段と、を含み、前記変換手段は、イ）前記指数値と前記仮数ワードとから前記指数関数の値である前記第２二進ワードを形成するようにできる。
【００１４】本発明によれば、前記第１と第２のワードは、二進ワードとすることができる。この場合、前記変換手段は、イ）前記仮数ワードを受けるシフトレジスタ手段と、ロ）前記指数値を受け、前記シフトレジスタ手段内での前記仮数ワードのシフト動作を制御する制御ロジック手段と、を含むようにできる。
【００１５】さらに、本発明によれば、指数変換装置は、デジタルＰＧＡで構成したり、コンピュータで構成したりすることができる。また、本発明による、入力デジタル信号に対しゲインを乗算する乗算装置は、イ）指数関数的に増大するゲインを指定するためのゲインコードを受ける入力端子と、ロ）前記第１二進ワードとしての前記ゲインコードから前記ゲインを表す情報を発生する上記の指数変換装置であって、前記ゲインコードは前記第１二進ワードとする、前記の指数変換装置と、ハ）前記入力デジタル信号に前記ゲインを表す情報をデジタル的に乗算する乗算手段と、から成る。さらに、本発明の乗算装置は、前記ゲインを表す情報を、前記指数情報と前記仮数情報とで構成することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態について、図面を参照して詳細に説明する。図１は、本発明による指数変換法の原理を示す図である。本発明のこの指数変換法では、Ｘビットの二進ワードが表す二進数を、以下の式【００１７】
【数１】
Ｇ＝Ｇ0・２S・｛１＋（Ｍ／２L）｝ （１）
にしたがって指数変換することにより指数変換値Ｇを発生する。ここで、２：この指数変換に使用する指数関数の底（本例では、２進数であるため、２である）
Ｕ：所定の上位ビット数Ｌ：下位ビット数（＝Ｘ−Ｕ）
Ｓ：指数関数の指数であって、ビット数Ｕの上位ビット・グループが表す十進値Ｍ：ビット数Ｌの下位ビット・グループが表す十進値Ｇ0：初期値を定める指数変換値の任意の係数（図示例では、１としている）。
以下に詳細に説明するように、本発明の指数変換法では、二進ワードのＸビットの上位Ｕビットを指数関数の指数値、すなわち指数Ｓの値として、そして下位Ｌビットを、仮数情報として、具体的には仮数の小数部分、すなわちＭとして使用することにより、所与の二進ワードを近似的に指数関数値に変換する。
【００１８】次に、図１を参照して、本発明の指数変換法について、その１例を用いて具体的に説明する。尚、図示例では、例示の二進ワードは、“１０１１１０１００１”であり、この場合は、Ｘ＝１０、Ｕ＝３、Ｌ＝７である。簡単のため、本例では、Ｇ0＝１とする。先ず初めに、図１の（１）における点線で示すように、Ｘビットすなわち１０ビットのこの二進ワードを、上位３ビットの上位ビット・グループＢＧUすなわち“１０１”と、下位７ビットの下位ビット・グループＢＧLすなわち“１１０１００１”とに分割する。また、概念的に示したように、上位ビット・グループＢＧUの十進数の値Ｓを算出する。この場合、二進の上位ビット・グループ“１０１”の十進値Ｓ＝５である。
【００１９】次に、図１の（２）に示すように、下位ビット・グループＢＧLを、上位ビット・グループＢＧUから分離して、これの最下位ビットの右に小数点を置く。これにより、式１のＭが形成される。この操作は、後述のように、例えばレジスタ中の適切なビット位置への取り込みにより行うことができる。
【００２０】次に、図１の（３）に示すように、下位ビット・グループＢＧLの小数点を、下位ビット・グループＢＧLに対し相対的に、下位ビット数Ｌだけ左側にシフトさせる。本例では、Ｌ＝７ビットだけシフトさせる。この操作は、例えば、下位ビット・グループＢＧLの右シフトにより行うことができる。これにより、下位ビット・グループＢＧLの最上位ビットの左に小数点が移るため、下位ビット・グループＢＧLは、小数となる。これは、式１の（Ｍ／２L）に相当し、仮数の小数部分をとなる。尚、小数点の７ビットの左シフトが２Lでの除算に相当している。さらに、この小数に対し、整数の“１”である基準ビットを付加する。この基準ビット“１”は、隠しビットとも呼ぶことができる。この付加により、式１の｛１＋（Ｍ／２L）が形成されて、仮数ワードが完成する。
【００２１】次に、図１の（４）に示すように、今形成した仮数ワードの小数点を、この仮数ワードに対し相対的に、Ｓビットだけ右側にシフトさせる。本例の場合、５ビットだけ右シフトする。これは、式１の２Sの乗算に相当する。この操作は、例えばシフトレジスタにおける左シフトにより実現することができる。このようにして、指数変換が終了し、この指数変換後の二進ワード“１１１０１０．０１”が得られる。尚、この二進ワードは、小数を含んでいるが、この小数は、必要に応じて省略することもできる。
【００２２】以上の簡単な操作により、線形である二進ワードを変数とする指数関数値の二進ワードに近似変換することができる。上述の変換処理は、比較的簡単な二進演算処理により実現できるため、精密な計算が必要とされず、しかも比較的高速の演算が望まれるような用途においては有利である。
【００２３】次に、図２−図４を参照して、本発明の指数変換処理をグラフを使って説明する。図２は、入力コードすなわち入力二進ワードと、これを入力とする式１の２Sと｛１＋（Ｍ／２L）の値を示すグラフである。尚、左の縦軸には２Sの値を、そして右の縦軸には｛１＋（Ｍ／２L）｝の値を示している。このグラフも、同じくＸ＝１０、Ｕ＝３、Ｌ＝７の場合について示している。したがって、入力コードの十進値が１２８（二進の“００１０００００００”に相当），２５６（“０１００００００００”に相当），３８４（“０１１０００００００”に相当）、５１２（“１０００００００００”に相当）…のとき、Ｓが１，２，３，４…となるため、２Sの値は、ステップ状にではあるが指数関数的に１，２，４，８…と上昇する。一方、仮数部分の値は、下位ビット・グループの十進値の最小値と最大値が０と１２７であるため、Ｍ／２Lは、０（＝０／１２８）から０．９９２１９（＝１２７／１２８）との間で変化し、したがって、仮数の値は、１．０と１．９９２１９との間で、のこぎり波状に周期的に変化する。指数変換値は、これら双方の値を乗算して得られる。
【００２４】図３には、図２に示した２Sと｛１＋（Ｍ／２L）の双方の乗算により得られた指数変換値のグラフを示している。図から分かるように、入力コードが０，１２８，２５６，３８４，５１２…における指数関数カーブ上の離散的な値を、直線補間した部分線形近似の指数関数カーブとなっている。
【００２５】図４は、図３のカーブを、縦軸を対数スケールで示している。図示のように、指数関数の離散値間では多少湾曲が残るが、対数でほぼリニアなカーブとなっていることが分かる。
【００２６】尚、入力コードすなわち入力二進ワードの上位ビット・グループのビット数Ｕを増減させるようにビット分割を行う場合、例えばビット数Ｕを増やすようにビット分割を行うと、離散値の間隔すなわちセグメント内のポイント数が減少する一方で、指数変換値の可変できる値のスパンが増大する。但し、ビット分割を変更しても、部分線形近似カーブの理想的な指数関数カーブに対する誤差は変化しない。
【００２７】上記の例の説明においては、二進法で指数変換を行うこと、すなわち底を２とすることを前提に説明したが、本発明のこの指数変換方法は、三進数その他のＮ進法の数値表現形式においても実現でき、このことは、当業者には明かである。また、初期値Ｇ0は１としたが、その他の適当な任意の値とすることができる。その場合、上記の乗算処理に変更を加えることにより、あるいは別個の乗算処理を追加することによって行うことができる。
【００２８】次に、図５を参照して、本発明の上述の指数変換方法を実施する１実施形態による指数（逆対数）変換装置について説明する。図５にブロック図で示したこの指数変換装置Ａは、図示のように、Ｘビットの二進ワードから成る入力コードＣINを受けて、この入力コードを指数変換して出力コードＣOUTを発生するため、大きく分けて、ビット分割部１と、変換情報発生部３と、変換部４とから構成している。ビット分割部１は、入力コードＣINを受けるためのＸビットのレジスタ１０から成っている。このレジスタ１０は、上位のＵビットから成る上位ビット・グループＣUを出力する上位レジスタ段１００と、残りの下位のＬビットから成る下位ビット・グループＣLを出力する下位レジスタ段１０２と、を有している。これら２つのレジスタ段により、図１（１）に示したように、入力コードＣINを２つのビット・グループに分割する。
【００２９】次の変換情報発生部３は、図示のように、指数値演算部３０と、仮数形成部３２とから成っている。詳しくは、指数値演算部３０は、アップ／ダウン・カウンタ３００から成り、これは、レジスタ１０の上位レジスタ段１００からの上位ビット・グループＣUを受けるロード端子を有し、また、このカウンタは、変換部４からの制御信号を受ける入力端子と、そしてカウント出力を発生する出力端子とを有している。これにより、カウンタ３００は、以下に詳細に説明するように、この上位ビット・グループの十進値であるＳを形成するように動作する。変換部４からの上記の制御信号には、アップ／ダウン・カウントのカウント方向の指定、カウント動作の開始および停止に関するものが含まれる。
【００３０】一方、仮数形成部３２は、（Ｌ＋１）ビットのレジスタ段から成るレジスタ３２０から成り、これは、１ビットのＭＳＢレジスタ段３２００と、そして残りのＬビットの下位レジスタ段３２０２とを有している。下位レジスタ段３２０２は、レジスタ１０の下位レジスタ段１０２からの出力ＣLを受ける一方、ＭＳＢレジスタ段３２００は、常に二進“１”にセットされている。これら２つのレジスタ段３２００と３２０２とは、図１（３）に示したように、合わさって、指数変換における仮数を形成し、出力にこの仮数ワードＣLXを発生する。尚、小数点は、ＭＳＢ段３２００と下位レジスタ段３２０２の最上位との間にあると考える。
【００３１】次に、変換部４は、シフトレジスタ４０と、制御ロジック４２とから成っている。シフトレジスタ４０は、レジスタ３２０からの仮数ワードＣLXを受けるロード端子を有している。このシフトレジスタ４０は、さらに、右／左（Ｒ／Ｌ）シフト指定入力を有している。一方、制御ロジック４２は、アップ／ダウン・カウンタ３００からのカウント出力を受ける入力端子と、そしてアップ／ダウン・カウンタ３００の動作を制御するための上述の制御信号を発生する出力端子と、を有している。また、制御ロジック４２は、さらに別の出力として、シフトレジスタの動作に使用するクロックＣＬＫを発生する出力と、シフトレジスタ４０の右シフト（Ｒ）、左シフト（Ｌ）を指定する動作モード出力ＭＯとを有している。また、この動作モード出力では、シフトレジスタ４０並びにアップ／ダウン・カウンタ３００のデータ・ロード等の制御も行う（図示せず）。詳細には、制御ロジック４２は、上位レジスタ段１００からカウンタ３００へロードさせる動作と、このロードされた値をカウンタ３００の出力端子から受けそしてこのカウントに基づいてカウント方向を指定する動作と、カウントを開始させる動作と、カウンタ３００のカウント値を目標カウント値と比較する動作と、カウントの開始からこの比較による一致までの間クロックＣＬＫをシフトレジスタ４０に出力する動作とを行う。上記の目標カウント値とは、通常はカウント０であるが、オフセットを使用する場合には、そのオフセット分だけずれた値までである。本実施形態では、このオフセットは、前述の式１の初期値Ｇ0を実現するのに使用し、これよって１未満の指数変換値を得ることができる。
【００３２】次に、変換情報発生部３と変換部４の動作について、以下に具体的に説明する。先ず初めに、Ｇ0を以下の式で表す。
【００３３】
【数２】
Ｇ0＝２H （２）
ここで、Ｈは、０を含む正または負の整数。Ｈ＝０のとき、Ｇ0＝２0＝１となり、オフセット＝０となる。このオフセット値のときの動作を最初に説明する。この場合、上述の例におけるＣU＝“１０１”のとき、この上位３ビットがアップ／ダウン・カウンタ３００にロードされると、制御ロジック４２は、カウンタ３００の出力からこのカウント“１０１”を検知し、そして次に、以下の式にしたがって、カウント方向判定値Ｓ’と、目標カウント値Ｔとを計算する。
【００３４】
【数３】
Ｓ’＝Ｓ＋Ｈ （３）
Ｔ＝−Ｈ （４）
ここで、Ｓ’が正のときは、ダウンカウント方向を示し、そして負のときはアップカウント方向を示す。本例の場合、Ｓ10＝５，Ｈ10＝０であるため、Ｓ’10＝５、すなわち正であってダウンカウント方向を示す。これはまた、シフトレジスタ４０の左シフトを示す。この例の場合、目標カウント値Ｔ2＝“０００”である。したがって、制御ロジック４２は、カウンタ３００にダウンカウントさせる一方で、カウンタ３００から出力されるカウントが目標カウント値Ｔ2＝“０００”に一致するまでクロックを発生し、一致したときにクロックの出力を止める。一致するまでに発生するクロックは、シフトレジスタ４０を左シフトさせる。本例の場合、カウンタ３００は、“１０１”から“０００”までダウンカウントするため、５個のクロックＣＬＫがシフトレジスタ４０に供給され、この結果、５ビットの左シフトが生じて２5の乗算が行われる。これにより、図１（４）に示したような結果がシフトレジスタにおいて得られ、そしてこれが、出力コードＣOUTとして発生する。
【００３５】次に、オフセットが非ゼロの場合について説明する。仮に、Ｇ0＝２-2、すなわち、Ｈ10＝−２とし、そして上位ビット・グループは同じくＣU＝“１０１”とする。この場合、Ｓ10＝５，Ｈ10＝−２であるため、Ｓ’10＝３、すなわち正であってダウンカウント方向を示し、またシフトレジスタ４０の左シフトを示す。目標カウント値Ｔ2＝“０１０”である。この場合、カウンタ３００は、“１０１”から“０１０”までダウンカウントし、制御ロジック４２から発生するクロックＣＬＫの数は３個となり、３ビットの左シフトが生じ、２3の乗算が行われる。一方、ＣU＝“０００”となった場合、Ｓ10＝０，Ｈ10＝−２であるため、Ｓ’10＝−２、すなわち負であってアップカウント方向を示し、またシフトレジスタ４０の右シフトを示す。目標カウント値Ｔ2はＨの絶対値に０を加算したものであるため、Ｔ2＝“０１０”となる。この場合、カウンタ３００は、“０００”から“０１０”までアップカウントし、そして制御ロジック４２から発生するクロックＣＬＫの数は２個となるため、２ビットの右シフトが生じ、２-2の乗算が行われる。
【００３６】以上に説明したように、図５のこの指数変換装置Ａは、極めて簡単な回路構成で、デジタル演算を使用してデジタル的に指数変換処理を行うことができ、従来のアナログ回路で行う場合のような素子のバラツキによる影響を受けることはない。
【００３７】尚、図５に示した指数変換装置は、図示のように、別々のレジスタ、カウンタ、シフトレジスタ等を使って実現する代わりに、デジタルＰＧＡを使用して実現することもできる。同様に、図示の回路構成は、単にマイクロコンピュータを含むコンピュータのプログラムによっても実施することができる。
【００３８】次に、図６を参照して、本発明の指数変換装置を利用したゲイン乗算装置Ｂについて説明する。このゲイン乗算装置Ｂは、指数変換装置Ａで得た乗数を、入力される被乗数Ｊに乗算して乗算結果Ｋを発生する乗算装置５を有している。被乗数Ｊの例としては、ＣＣＤイメージセンサからの信号のようなビデオ信号またはオーディオ信号である。このゲイン乗算装置Ｂの別の入力は、ゲインコードであり、これは、上記のようなビデオ信号またはオーディオ信号に乗算すべき、指数関数的に増大するゲインを指定し、そしてこのゲインは、乗数として作用する。ゲインコードは、例えば、ビデオ信号の１フレームにおける平均の輝度に反比例した信号とすることができる。この場合、平均輝度が低くなる、すなわち画面が暗くなると、乗数として作用するゲインを指数関数的に増大させることによってビデオ信号の平均輝度を上昇させ、画面をより明るくするようにする。これは、人間の視覚、聴覚等の感覚は、指数関数的であり、対数でリニアな特性が要求されるからである。本発明の指数変換装置を使えば、リニアなゲインコードから指数関数的に増減するゲインを簡単に得ることができる。 図７は、前述の例（Ｘ＝１０、Ｕ＝３、Ｌ＝７）でのゲインコードである入力コードと、Ｓ，Ｍ等の数値例を表にして示している。また、この表には、線形スケールのゲインＧ（Ｘ）に加え、ｄＢ表示のゲインＧ（ｄＢ）と、ゲイン・ステップ（Delta）も示している。
【００３９】図８は、別の実施形態の乗算装置Ｃを示している。この実施形態では、指数変換装置Ａ’には、指数情報発生部と仮数情報発生部とを設けて、最終的な指数変換値であるゲインではなく、指数情報Ｓを表す二進ワードと仮数情報｛１＋（Ｍ／２L）｝を表す二進ワードとを出力するようにしている。尚、指数情報発生部は、図５の制御ロジック４２の出力から発生されるクロックＣＬＫをカウントする回路で構成でき、そして、仮数情報発生部は、レジスタ３２０の出力をそのまま発生するもので構成できる。また、乗算装置５’は、シフト演算器５０と乗算器５２とで構成している。シフト演算器５０は、被乗数Ｊに対し指数変換装置Ａ’からの指数情報ワードをシフト操作によって乗算し、その結果である（２S・Ｊ）を出力する。この出力値に対し、次の乗算器５２は、指数変換装置Ａ’からの仮数情報ワードを乗算して、最終的な乗算結果Ｋを発生する。このような構成によっても、図６と同等のゲイン乗算を行うことができる。
【００４０】
【発明の効果】以上に詳細に説明した本発明の指数変換法によれば、簡単なデジタル演算処理によってデジタル的な指数変換を行うことができる。これにより、線形性の良くないアナログ回路、あるいはＲＯＭのようなメモリを使わずに指数変換を実現することができる。また、近似的な指数変換を実行するため、変換を比較的高速にすることもできる。さらに、デジタル演算処理によるデジタル的な指数変換により、製品の歩留まりが向上し、コスト低減をもたらすことができる。
【出願人】 【識別番号】５９５１３８８８９
【氏名又は名称】日本バーブラウン株式会社
【出願日】 平成１２年１０月１９日（２０００．１０．１９）
【代理人】 【識別番号】１０００８９７０５
【弁理士】
【氏名又は名称】社本 一夫 （外４名）
【公開番号】 特開２００２−１３２４９５（Ｐ２００２−１３２４９５Ａ）
【公開日】 平成１４年５月１０日（２００２．５．１０）
【出願番号】 特願２０００−３１９１２４（Ｐ２０００−３１９１２４）