| 【発明の名称】 |
回路解析装置 |
| 【発明者】 |
【氏名】二ノ宮 章弘
|
| 【要約】 |
【課題】ＬＳＩ回路設計においてＬＳＩ回路の中のスルー遅延が大きい箇所及びスルー遅延の増幅率の高い箇所を解析し、ＬＳＩ動作時の不必要な消費電力の低減を図る。
【解決手段】ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段からの出力データを利用して、指定値よりも、スルー遅延の計算値が大きい端子を検索し、該端子及び該計算値に係るデータを出力する。 |
【特許請求の範囲】
【請求項１】 ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段からの出力データを利用して、第１の指定値よりも、スルー遅延の計算値が大きい端子を検索し、該端子及び該計算値に係るデータを出力する、スルー遅延解析手段。
【請求項２】 ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段からの出力データを利用して、（１）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きい、（２）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きく、且つその差が第２の指定値よりも大きい、又は（３）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きく、且つその倍率が第３の指定値よりも大きいという、上記（１）、（２）若しくは（３）のいずれかの条件を満たすセル及びその入力端子と出力端子を検索し、該端子及び該計算値に係るデータを出力する、スルー遅延解析手段。
【請求項３】 請求項１の出力の端子データのうちの任意の１つを基準にし、ネットリストを読み込み、更にネットリストを上流方向に向かってトレースし、その上流において請求項２の出力に該当する出力端子及び入力端子に係るデータを検索して、該端子に係るデータを出力する、ネットリストトレース手段。
【請求項４】 ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段において、各端子におけるスルー遅延の計算値を算出する際、その端子がループ回路の一部であると判定したならば、ループ回路を一周したところでのスルー遅延の計算値を再算出し、再算出時のスルー遅延の計算値が増加しているならば、該ループ回路、該端子及び該計算値に係るデータを出力する、ループ回路遅延計算手段。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；大規模集積回路）設計における回路及びレイアウト検証に係る装置に関する。
【０００２】
【従来の技術】ＬＳＩ回路設計においては、不必要な電力消費を避ける設計が重要な要件となる。そこでは、従来、消費電力見積専用のソフトウエアを利用することが多い。例えば、ネットリストなどに、適切なシミュレーションパターンを数多く入力してシミュレーションを行う。該シミュレーションでは、例えば、各ノードのトグル回数をカウントし電力消費が異常に多い箇所の特定を行っている。
【０００３】従って、シミュレーションパターン（の数や内容）に大きく依存することになる。しかしながら、シミュレーションパターンの数や内容にも限界があり、不具合箇所（異常電力消費箇所）を十分には抽出しきれていないのが現状である。
【０００４】
【発明が解決しようとする課題】本発明は、ＬＳＩ回路設計において、ＬＳＩ回路の中のスルー遅延が大きい箇所及びスルー遅延の増幅率の高い箇所をスタティック（静的）に解析し、ＬＳＩ動作時の不必要な消費電力の低減を図ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目標を達成するためになされたものである。本発明に係る請求項１に記載のスルー遅延解析手段は、ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段からの出力データを利用して、第１の指定値よりも、スルー遅延の計算値が大きい端子を検索し、該端子及び該計算値に係るデータを出力する。
【０００６】本発明に係る請求項２に記載のスルー遅延解析手段は、ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段からの出力データを利用して、（１）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きい、（２）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きく、且つその差が第２の指定値よりも大きい、又は（３）セルにおいて、出力端子のスルー遅延の計算値が、入力端子のスルー遅延の計算値よりも大きく、且つその倍率が第３の指定値よりも大きいという、上記（１）、（２）若しくは（３）のいずれかの条件を満たすセル及びその入力端子と出力端子を検索し、該端子及び該計算値に係るデータを出力する。
【０００７】本発明に係る請求項３に記載のネットリストトレース手段は、請求項１の出力の端子データのうちの任意の１つを基準にし、ネットリストを読み込み、更にネットリストを上流方向に向かってトレースし、その上流において請求項２の出力に該当する出力端子及び入力端子に係るデータを検索して、該端子に係るデータを出力する。
【０００８】本発明に係る請求項４に記載のループ回路遅延計算手段は、ネットリストを読み込み、セルの入出力端子においてスルー遅延の計算値を算出して出力するスルー遅延計算手段において、各端子におけるスルー遅延の計算値を算出する際、その端子がループ回路の一部であると判定したならば、ループ回路を一周したところでのスルー遅延の計算値を再算出し、再算出時のスルー遅延の計算値が増加しているならば、該ループ回路、該端子及び該計算値に係るデータを出力する。
【０００９】
【発明の実施の形態】以下、添付の図面を参照して本発明に係る好適な実施の形態を説明する。
【００１０】図８は、本発明を実現するシステム装置のハードウエア構成の一形態を示す。該装置は、ＬＳＩ設計におけるＣＡＤシステムを搭載した、例えばＵＮＩＸ（登録商標）計算機５２である。図８において、本発明を実現するシステムに係るソフトウエア（プログラムコード）は、磁気ディスク５４に格納されており、システムユーザの要求に応じてメモリ５６に搭載され、外部から入力される制御コマンド５８やマウス装置６０の動作指示に従い稼動し、所定の情報をデイスプレイ装置６４に表示する。後で説明する結果出力（出力１、出力２、出力３及び出力４）ファイル、ネットリストファイル、スルー遅延ライブラリなどは、磁気ディスク５４に保持されており、本発明を実現するシステムに係るソフトウエア（プログラムコード）の要求、又はシステムユーザの要求に応じて、メモリ５６に搭載され、若しくはメモリ５６にて変更され、再び磁気ディスク５４に保持される。
【００１１】図１は、本発明に係る好適な実施の形態の、全体の構成及び動作フローの概略を示す。図１における、ネットリスト２、スルー遅延ライブラリ４、結果出力ファイル６及び結果出力ファイル（ソート後）８は、磁気ディスク５４にて記録されるコンピュータ・ファイルである。また、図１の、入力手段１２、スルー遅延計算手段１４、ループ回路遅延計算手段１４’、スルー遅延解析手段１６、ネットリストトレース手段１８及びソート手段２０は、図８のメモリ５６上に適切なプログラムコードが搭載されＣＰＵ（中央処理装置）７０により制御・動作されることによって、実現される。
【００１２】続いて、図１の全体の構成及び動作フローの概略を説明する。
【００１３】まず、入力手段１２が、スルー遅延ライブラリ４及びネットリスト２を読み込む。次に、スルー遅延計算手段１４は、入力手段１２で読み込んだスルー遅延ライブラリ１４を基に、同じくで入力手段１２で読み込んだネットリスト２を構成する複数のセルの、夫々に備わる１つ又は複数の端子において、スルー遅延の値を計算する。
【００１４】上述したスルー遅延値の計算は、公知の従来技術である。また、ネットリスト２は、容量・抵抗付きネットリスト（例えば、ＳＰＩＣＥネットリスト）でもかまわない。寧ろ容量・抵抗付きネットリストの方が、本発明に係る処理によりより正確に検証が行える。
【００１５】（第１の実施の形態）；スルー遅延解析手段１６においては、先ず、上記スルー遅延計算手段１４にて算出されたスルー遅延値が備わる端子から、そのスルー遅延値（計算値）が指定値よりも大きいものを検索する。検索結果は、結果出力ファイル６に「出力１」として出力される。
【００１６】（第２の実施の形態）；スルー遅延解析手段１６では、更に、上記スルー遅延計算手段１４にて算出された（スルー遅延値が備わる）端子に係るデータ群において、各セルの出力端子のスルー遅延値と入力端子のスルー遅延値に着目する。
■各セルの出力端子のスルー遅延値が入力端子のスルー遅延値よりも大きいもの、■各セルの出力端子のスルー遅延値が入力端子のスルー遅延値よりも大きく、然もその差が指定値より大きいもの、■各セルの出力端子のスルー遅延値が入力端子のスルー遅延値よりも大きく、然もその倍率が指定値より大きいものを検索する。検索結果は、結果出力ファイル６に「出力２」として出力される。
【００１７】（第３の実施の形態）；その後のネットリストトレース手段１８では、出力１で検出された箇所から、ネットリスト２を上流方向に向かってトレースし、その上流において出力２に該当する箇所を検出する。検出結果は、結果出力ファイル６に「出力３」として出力される。
【００１８】（第４の実施の形態）；公知の従来技術であるスルー遅延計算手段１４に対して、次のような手段（ループ回路遅延計算手段１４’）の機能を付加する。即ち、各端子におけるスルー遅延値を計算する際、その端子がループ回路（順序回路も含む）の一部であるか否かをまず判断する。ループ回路であれば、ループ回路を１周したところでのスルー遅延値を再計算し、スルー遅延値が増加しているならば、その端子を検出する。検索結果は、結果出力ファイル６に「出力４」として出力される。
【００１９】ソート手段２０により、出力１、出力２、出力３及び出力４の結果を、夫々適宜ソートして（並び換えをして）、結果は結果出力ファイル（ソート後）８に出力する。
【００２０】≪第１の実施の形態≫図２は、本発明の第１の実施の形態である、スルー遅延解析手段１４の動作の、主要部を示すフローチャートである。
【００２１】ステップＳ０２；スルー遅延計算手段１４にて算出されたスルー遅延値が備わる端子において、そのスルー遅延値（計算値）が指定値Ｋより大きいか否かを判定する。指定値Ｋは、予め与えておいてもよく、計算機５２のマウス装置６０等により処理前に入力されてもよい。大きければ、ステップＳ０４に進む。
【００２２】ステップＳ０４；「出力１」を出力する。出力１の内容の例は、図６（１）に示される。即ち、・端子ＩＤ（識別子）、・指定値Ｋ、・計算値のデータを備える。ここで「端子ＩＤ」は、端子の識別子を示す（以下、同様である）。
【００２３】上記フローチャートに示される動作が、スルー遅延値が備わる端子全部に対してなされることになる。
【００２４】≪第２の実施の形態≫図３は、本発明の第２の実施の形態である、スルー遅延解析手段１４の動作の、主要部を示すフローチャートである。
【００２５】ステップＳ１２；各セルの出力端子のスルー遅延値（ｏｔｓ）と入力端子のスルー遅延値（ｉｔｓ）に着目し、ｏｔｓがｉｔｓより大きいか否かを判断する。大きい場合のみ、ステップＳ１４に進む。
【００２６】ステップＳ１４；「理由■あり」の内容を示すデータを、一時記憶させる。「理由■あり」とは、出力２に出力する理由がある（理由は■である）ことを示す、一時記憶データである。
【００２７】ステップＳ１６；ｏｔｓがｉｔｓより大きく、然もその差が差指定値（Ｋ１）より大きいか、を判定する。即ち次の数１が、真か偽か、判定する。
【数１】ｏｔｓ − ｉｔｓ ＞ Ｋ１差指定値Ｋ１は、予め与えておいてもよく、計算機５２のマウス装置６０等により処理前に入力されてもよい。大きい場合（真の場合）のみ、ステップＳ１８に進む。
【００２８】ステップＳ１８；「理由■あり」の内容を示すデータを、一時記憶させる。「理由■あり」とは、出力２に出力する理由がある（理由は■である）ことを示す、一時記憶データである。
【００２９】ステップＳ２０；ｏｔｓがｉｔｓより大きく、然もその倍率が倍率指定値（Ｋ２）より大きいか、を判定する。即ち次の数２が、真か偽か、判定する。
【数２】（ｏｔｓ）／（ｉｔｓ）＞ Ｋ２倍率指定値Ｋ２は、予め与えておいてもよく、計算機５２のマウス装置６０等により処理前に入力されてもよい。大きい場合（真の場合）のみ、ステップＳ２２に進む。
【００３０】ステップＳ２２；「理由■あり」の内容を示すデータを、一時記憶させる。「理由■あり」とは、出力２に出力する理由がある（理由は■である）ことを示す、一時記憶データである。
【００３１】ステップＳ２４；「理由■」、「理由■」、「理由■」の何れかが、記録（一時記憶）されているか、判定する。何れかが一時記憶されている場合のみ、ステップＳ２６に進む。
【００３２】ステップＳ２６；「出力２」を出力する。出力２の内容の例は、図６（２）に示される。即ち、・出力端子ＩＤ、・入力端子ＩＤ、・出力端子スルー遅延値（ｏｔｓ）、・入力端子スルー遅延値（ｉｔｓ）、・理由■フラグ、・理由■フラグ、・理由■フラグ、・差、・差指定値Ｋ１、・倍率、・倍率指定値Ｋ２のデータを備える。ここで、「理由■フラグ」は「理由■あり」と一時記憶されたならば、立てられるフラグである（他も、同様である）。「出力２」出力後、「理由■」、「理由■」、「理由■」の全ての一時記憶が、クリアされる。
【００３３】上記フローチャートに示される動作が、ネットリスト２に含まれるセル全部に対してなされることになる。
【００３４】≪第３の実施の形態≫図４は、本発明の第３の実施の形態である、ネットリストトレース手段１８の動作の、主要部を示すフローチャートである。
【００３５】ステップＳ３２；出力１で検出された箇所に係るデータを読み込み、その箇所からネットリスト２を上流方向に向かってトレースする。トレースしつつ、上記の出力２に該当する箇所を検出する。従ってトレースの途中では、結果出力ファイル６の出力２のデータが、適宜参照される。
【００３６】ステップＳ３４； 出力２に該当する箇所があれば、ステップＳ３６に進む。
【００３７】ステップＳ３６；「出力３」を出力する。出力３の内容の例は、図６（３）に示される。即ち、・端子ＩＤ、・出力端子ＩＤ、・入力端子ＩＤのデータを備える。上記の「端子ＩＤ」は「出力１」からのデータ、「出力端子ＩＤ」及び「入力端子ＩＤ」は「出力２」からのデータである。
【００３８】ステップＳ３８；更に上流をトレースする。そして、出力２に該当する箇所があれるか否かが再び判定される（ステップＳ３４）。出力２に該当する箇所が無くなるまで、トレースと出力３の出力が繰り返される。
【００３９】上記フローチャートに示される動作が、出力１で検出された箇所に係るデータ全部に対してなされることになる。
【００４０】第３の実施の形態により、スルー遅延値の大きい端子と、その原因であると推定され得る上流のセルに係る入出力端子とを、同時に把握することができる。回路設計見直しのための基礎資料とすることができる。
【００４１】≪第４の実施の形態≫図５は、本発明の第４の実施の形態である、ループ回路遅延計算手段１４’の動作の、主要部を示すフローチャートである。
【００４２】ステップＳ４２；ネットリスト２のある箇所（端子）のスルー遅延を計算する。このステップは、従来技術であるスルー遅延計算手段１４の動作の一部である。
【００４３】ステップＳ４４；その端子がループ回路（順序回路も含む）の一部であるか否かを判定する。ループ回路であれば、ステップＳ４６に進む。
【００４４】ステップＳ４６；ループ回路を１周させ、同じ箇所（端子）でのスルー遅延値を再計算する。
【００４５】ステップＳ４８；ステップＳ４２でのスルー遅延値（計算値（１））と、ステップＳ４６でのスルー遅延値（再計算値、つまり計算値（２））とを、比較する。計算値（２）が計算値（１）より大きければ、ステップＳ５０に進む。
【００４６】ステップＳ５０；「出力４」を出力する。出力４の内容の例は、図６（４）に示される。即ち、・ループ回路ＩＤ、・端子ＩＤ、・計算値（１）、・計算値（２）
のデータを備える。
【００４７】上記フローチャートに示される動作が、ネットリスト２に含まれる端子の全部に対してなされることになる。
【００４８】≪結果出力（ソート後）ファイル８について≫結果出力（ソート後）ファイル８は、様々なデータ表示において利用することができる。出力３のデータを項ベキ順に並び換え、ディスプレイ装置６４に表示させた例を、図７に示す。
【００４９】≪回路図との表示について≫ネットリスト２に係る回路図をディスプレイ装置６４に表示させる際、結果出力ファイル６及び結果出力（ソート後）ファイル８があれば、第１の実施の形態、第２の実施の形態、第４実施の形態などで検出される、消費電力が極端に大きいと思われるポイントを、回路図に重ねて表示できる。また、第３の実施の形態で検出される、端子と上流にあるセルに係る入出力端子とを、回路図に重ねて表示できる。このことにより、回路設計見直しのための当たりを付けることができる。
【００５０】
【発明の効果】以上説明したように、本発明では、回路のスルー遅延が大きい箇所（スルー遅延の増幅率の高い箇所）をスタティック（静的）に解析でき発見できるため、従来技術のようにシミュレーションパターンに依存することなく消費電力の低減を図ることが出来る。
|
| 【出願人】 |
【識別番号】０００００６７４７
【氏名又は名称】株式会社リコー
|
| 【出願日】 |
平成１２年９月２７日（２０００．９．２７） |
| 【代理人】 |
【識別番号】１０００６２１４４
【弁理士】
【氏名又は名称】青山 葆 （外１名）
|
| 【公開番号】 |
特開２００２−１０８９６６（Ｐ２００２−１０８９６６Ａ） |
| 【公開日】 |
平成１４年４月１２日（２００２．４．１２） |
| 【出願番号】 |
特願２０００−２９４５６６（Ｐ２０００−２９４５６６） |
|