データスイッチング装置

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	データスイッチング装置
【発明者】	【氏名】竹内隆文【氏名】久保田仁巳
【要約】	【課題】データバッファリング用メモリのブロック数が膨大なものになり、装置が大型化するのを解消し且つ軽量化を図るデータスイッチング装置を提供する。【解決手段】複数の入力チャンネルＣＨ＃１～ＣＨ＃Ｎの入力データが入力される入力インタフェース（ＩＦ＃１～＃Ｎ）部１０、各入力ＩＦ部１０毎に設けられた単一メモリブロックのバッファメモリ２０、制御部３５からの読出し制御信号で制御される読出し選択部３０、多重化バス部４０および複数の出力ＩＦ（＃Ａ～＃Ｘ）部５０により構成される。制御部３５は、例えば再書き込み可能なメモリデバイスで構成されるスイッチングパターン６０である。

【特許請求の範囲】
【請求項１】複数チャンネルの入力インタフェース（ＩＦ）部、該入力ＩＦ部からの入力データを蓄積するバッファメモリ、該バッファメモリの出力を制御部の制御下で選択的に読み出す読出し選択部、該読出し選択部の出力データが入力される多重化バス部および該多重化バス部に接続された複数の出力ＩＦ部を備えるデータスイッチング装置において、前記バッファメモリは、前記各入力チャンネル毎に設けられた単一のメモリブロックで構成され、前記制御部は、前記バッファメモリに蓄積された入力データを前記出力チャンネルの要求により多重化して読み出す読出し制御信号を生成することを特徴とするデータスイッチング装置。
【請求項２】前記制御部は、任意のスイッチングを実現する制御ロジックであることを特徴とする請求項１に記載のデータスイッチング装置。
【請求項３】前記制御ロジックは、再書込み可能なメモリデバイスで構成され、任意のスイッチングパターンを切替可能にすることを特徴とする請求項２に記載のデータスイッチング装置。
【請求項４】人工衛星からの複数の入力データを地上設備に送信するための人工衛星搭載用データ多重化装置に適用されることを特徴とする請求項１、２又は３に記載のデータスイッチング装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明はデータスイッチング装置、特に人工衛星との通信に好適なデータ多重化／ルーティング装置に関する。
【０００２】
【従来の技術】多くの人工衛星が種々の目的で打ち上げられ、利用されている。人工衛星が所期の目的を果たすために、人工衛星と地上局間では、打ち上げ段階からマイクロウエーブによるデータ通信が必要である。この人工衛星とのデータ通信は、種々のデータを含むので、多重化通信技術の採用が不可欠である。そのために、データスイッチング装置又はシステムを使用する。斯かる技術に関連する従来例は、特開平５－７２１９号公報の「ＡＴＭセルフォーマット」、特開平８－２８８９６５号公報の「スイッチングシステム」および特開平５－１５３６４１号公報の「空間／時間スイッチング装置」等に開示されている。
【０００３】従来の基本的なデータスイッチングシステムの１例の、代表的な構成を図３に示す。このデータスイッチングシステムは、Ｎ（複数）チャンネル（即ち、ＣＨ＃１～ＣＨ＃Ｎ）の入力インタフェース（ＩＦ）部１０、これら各入力ＩＦ部１０の後段に接続された複数のバッファメモリ２０、各バッファメモリ２０に蓄積されたデータを選択的に読み出す読出し選択部３０、この読出し選択部３０を制御する制御（ＣＴＲＬ）部３５、読出し選択部３０の出力を多重化する多重化バス部４０および多重化バス部４０の出力が入力される複数の出力ＩＦ部５０により構成される。
【０００４】図３において、各入力チャンネル（ＣＨ＃１～ＣＨ＃Ｎ）からの入力データは、それぞれ入力ＩＦ部（＃１～＃Ｎ）１０を経由して、内部のデータバッファ又はバッファメモリ（buf-mem＃１＿Ａ～＃Ｎ＿Ｘ）２０に蓄積される。ここで、各出力チャンネル（ＣＨ＃Ａ～ＣＨ＃Ｘ）に対して、どの入力チャンネル（ＣＨ＃１～ＣＨ＃Ｎ）のデータをスイッチングすべきかが単純に記述された、所謂、スイッチングロジックが実装されたＣＴＲＬ部３５からのスイッチング情報に従って、各バッファメモリ２０と読出し選択部３０に対して、データ読出し制御信号が与えられる。その結果、各バッファメモリ２０から、ＣＴＲＬ部３５の制御信号に従って、多重化バス部４０に対して入力データが出力される。多重化バス部４０は、各出力系と出力ＩＦ部（＃Ａ～＃Ｘ）５０を介して接続されるため、これによりＮ×Ｘのデータスイッチング動作が実行される。
【０００５】図３に示す従来のデータスイッチングシステムにおいては、バッファメモリ２０として複数のメモリブロックを使用し、データ欠落のないスイッチング動作を実現する。即ち、入力系列として＃１～＃Ｎが与えられた場合に、このそれぞれの入力系列に対し、出力系列＃Ａ～＃Ｘの数量分のメモリブロックを準備する。それぞれの入力データは、同時に、同じ内容が出力系列数分バッファリングされる。その後、スイッチングマトリクスロジックをインプリメントされたＣＴＲＬ部３５からの制御信号により、多重化／スイッチングされ、それぞれの出力系列に対して読み出される。データ欠落のないスイッチングを実現するため、それぞれのメモリブロックのバッファリング容量は、使用されるデータレートや、スイッチングマトリクスにより、適切な値に設定される。一般に、高速化対応とする場合には、メモリブロックのバッファリング容量は増大する傾向にある。
【０００６】
【発明が解決しようとする課題】一方、現在想定される人工衛星搭載用多重化／ルーティング装置が取り扱うデータレート、データ容量およびスイッチングすべき入力－出力経路数は、従来と比較して、大幅に増加しており、この傾向は、今後も続くと予測される。例えば、２００２年に打ち上げ予定の宇宙開発事業団（ＮＡＳＤＡ）が開発中の陸域観測衛星（ＡＬＯＳ）の場合には、ＮＡＳＤＡリーフレット（陸域観測技術衛星（ＡＬＯＳ）Ｈ１１．３発行）によれば、主要観測装置だけでも３装置が搭載され、これら各観測装置が独立に出力するミッションデータは、多重化／ルーティング装置の入力チャンネルに換算すると、約２８チャンネル程度の入力系列となる。また、実現される観測精度が向上しているため、各ミッションデータのデータレートも数十Ｍｂｐｓ／ＣＨであり、従来に比べ飛躍的に増大している。
【０００７】一方、ルーティングすべき出力経路は、リアルタイムミッションデータを衛星から地上設備に直接送信させる直接伝送系、リアルタイムミッションデータを一旦データリレー衛星を介してから地上設備に送信するデータリレー衛星伝送系およびリアルタイムミッションデータを一旦記録しておく。その後、衛星運用上、都合の良い期間を選んで再生伝送するためのミッションデータ記録系等は、多岐にわたり、その総数は多重化／ルーティング装置の出力チャンネルに換算すると、約８チャンネルに相当し、多重化後のデータレートは１００Ｍｂｐｓ以上／ＣＨとなる。
【０００８】即ち、２８チャンネル程度の入力系列を８チャンネルの出力にスイッチングすることが求められ、その処理データ容量は、合計１Ｇｂｐｓに及ぶ。斯かる、データレートの高速化およびデータ容量の大容量化された人工衛星システムに対して、上述した従来のシステムを適用しようとした場合には、困難な問題が発生する。先ず、一般地上装置と比較すると、装置に対する高度の信頼性が要求されるが、一般地上装置と同等機能を実現する場合でも、装置規模の縮小化が必要とされる。高信頼性部品を使用することにより、人工衛星装置に要求される信頼度は満足できる。反面、最新の部品が直ちに高信頼性部品とはならず、通常は、一般地上部品と比較して、数年ほど古い部品しか使えない場合が殆どである。このため、最新の部品技術を投入することは不可能で、人工衛星装置設計の大きな制約条件となっている。一方、人工衛星等の有限のリソースしか使用できない閉鎖システムの中で機能する必要がある人工衛星搭載装置は、その装置規模に対して非常に厳しい軽量化／縮小化が必要とされる。
【０００９】このように、装置としての機能および性能は、従来の人工衛星搭載装置と比較しても入力チャンネル数にして数倍以上、データ容量にすると１０倍以上もの機能／性能をもつスイッチング装置が必要となっているが、宇宙用途特有の制約条件として、部品選択の自由度の狭さ、および装置規模に対する非常に厳しい軽量化／縮小化があるという互いに背反する制約条件の中で、データスイッチング装置を構成しなければならない。この場合、従来のスイッチングシステムでは、図３で示す如く、データスイッチング用に供されるバッファメモリブロックは、各入力側にそれぞれ準備する。例えば入力チャンネルＣＨ＃１のバッファメモリは、各出力側で個別に又は複数の出力側で共通的に、使用できるバッファメモリを準備する（buf-mem＃１＿Ａ～buf-mem＃１＿Ｘ）。それは、不特定多数の入力／出力間の任意スイッチングを実現するため、本質的に必要なデータバッファであるが、このため、システムとして使用するメモリブロック数は、全体として膨大なものとなり、例えば上述のＡＬＯＳの場合には、入力２８チャンネル×出力８チャンネルとすると、単純計算でも１装置内部に２８×８＝２２４ブロックものバッファメモリが必要となる。
【００１０】その結果、先ず第１に、回路規模、装置重量および寸法の増大がある。また、第２に、メモリーデバイスは、宇宙用高信頼性部品の中でも、比較的コストパフォーマンスの悪い部品であるため、例えば一般地上部品であれば１チップで構成可能なバッファメモリ部が、宇宙用装置では大きなデータ容量のチップが存在しないため、複数チップで構成せざるを得ず、この点でも装置規模の増加と、装置自体のコストに多大な影響を持つ。第３に、一般地上部品と比較して多大な放射線環境下での動作を保証する必要がある宇宙用装置の特有な検討として、メモリーデバイスの場合には、高エネルギーの放射線が半導体内部を通過することにより半導体内部に保持していた電子的情報の反転現象、所謂「シングルイベントアップセット」の対策を講じる必要がある。通常、一般的な対策は、ＥＣＣ（Error Correction Code）チェックビット付与による１ビット反転の補正である。しかし、このため本来必要なバッファ容量に加えて、ＥＣＣチェックビットを保持するために更にバッファ容量を増加させることとなり、またＳＥＣＤＥＤ（Single Error Correct, Double Error Detect）機能を有するＥＤＡＣ（Error Detection and Correction）デバイスを周辺回路として準備しなければならない。このため、メモリデバイス数が増加し、放射線対策用の周辺回路も増大し又は伝送レートのビットエラーレートの劣化を招き、宇宙用装置として大きな問題となる。
【００１１】また、第４に、単に宇宙用のみの問題ではないが、使用するバッファメモリ数が入力および出力チャンネル数から決まるため、スイッチング処理に必要とされる切替制御ロジック、特にデータバッファ用メモリブロックのデータアドレッシングロジックが、入力および出力データ数の増加に応じて、複雑化する。
【００１２】以上の問題を踏まえて、仮に従来システムによりデータ多重化／ルーティング装置を構成したとすると、上述のＡＬＯＳ用データ多重化／ルーティング装置の場合には、データバッファ用メモリーデバイス数は、各バッファメモリが１チップで構成可能とし、またＥＣＣ機能は削減したとしても、２２４チップ程度が必要となる。これより試算すると、構成基板数は２０～３０枚程度、装置寸法は１２００ｍｍ×５００ｍｍ×５００ｍｍにもなる。データエラーレート確保のためにＥＣＣチェックビットを付与した場合には、更に大きな寸法が必要となる。このため、宇宙用として採用することは不可能又は相当困難である。
【００１３】
【発明の目的】従って、本発明の目的は、バッファメモリ数を削減し且つそれらバッファメモリの制御ロジックを簡素化することにより、装置の小型軽量化、低消費電力化および構成簡素化を実現し、人工衛星搭載等に好適なデータスイッチング装置を提供することである。
【００１４】
【課題を解決するための手段】本発明によるデータスイッチング装置は、複数チャンネルの入力インタフェース（ＩＦ）部、この入力ＩＦ部からの入力データを蓄積するバッファメモリ、このバッファメモリの出力を制御部の制御下で選択的に読み出す読出し選択部、この読出し選択部の出力データが入力される多重化バス部およびこの多重化バス部に接続された複数の出力ＩＦ部を含む装置であって、バッファメモリは、各入力チャンネル毎に設けられた単一のメモリブロックで構成され、制御部は、バッファメモリに蓄積された入力データを出力チャンネルの要求により多重化して読み出す読出し制御信号を生成する。
【００１５】また、本発明のデータスイッチング装置の好適実施形態によると、上述した制御部は、任意のスイッチングを実現する制御ロジックである。この制御ロジックは、再書き込み可能なメモリデバイスで構成され、任意のスイッチングパターンを切替可能にする。更に、人工衛星からの複数の入力データを地上設備に送信するための人工衛星搭載用データ多重化装置に適用される。
【００１６】
【発明の実施の形態】以下、本発明によるデータスイッチング装置の好適実施形態の構成および動作を、添付図を参照して詳細に説明する。尚、上述した従来技術の構成要素と対応する構成要素には、説明の便宜上、同様の参照符号を使用する。
【００１７】先ず、図１は、本発明によるデータスイッチング装置の好適実施形態の構成を示す。このデータスイッチング装置は、複数（Ｎ）チャンネルの入力ＩＦ部１０、各チャンネル毎に１個のバッファメモリ又はデータバッファ２０、読出し選択部３０、制御（ＣＴＲＬ）部３５、多重化バス部４０および複数（Ｘ）の出力ＩＦ部５０により構成される。入力ＩＦ部１０、バッファメモリ２０、読出し選択部３０、多重化バス部４０および出力ＩＦ部５０は、上述した図３の対応する構成要素と同様である。
【００１８】Ｎチャンネルの各入力データは、各入力チャンネル毎に個別に準備される入力データバッファリング用記憶手段であるバッファメモリ２０に蓄積される。バッファメモリ２０に蓄積された各入力データは、制御部３５からの読出し制御信号に従って、出力側の要求するデータレートで且つ複数の入力チャンネルのデータが多重化された状態で読出される。
【００１９】例えば、出力チャンネルＣＨ＃Ａに対して、入力チャンネルＣＨ＃１～ＣＨ＃３の３個の入力チャンネルデータを多重化して出力する場合を説明する。この場合には、制御部３５からの読出し信号は、入力バッファメモリ（buf-mem＃１）→入力バッファメモリ(buf-mem＃２)→入力バッファメモリ(buf-mem＃３)という順番で出力される。その結果、出力チャンネルＣＨ＃Ａには、入力データ＃１、＃２および＃３が多重化されて出力される。
【００２０】一方、出力チャンネルＣＨ＃Ａには、入力チャンネルＣＨ＃１、＃２および＃３を多重化／ルーティングし、同時に出力チャンネルＣＨ＃Ｂに対しては、入力チャンネルＣＨ＃３、＃４および＃５を多重化／ルーティングする場合において、例えば出力チャンネルＣＨ＃Ａおよび＃Ｂの第３フレームに入力チャンネルＣＨ＃３を同時に重複して出力させたい要求があったとする。この場合には、制御部３５からの読出し信号は、各出力チャンネル固有のスイッチングロジックが必要となるため、２種類になる。それぞれ、出力チャンネルＣＨ＃Ａ用：＃１→＃２→＃３という読出し制御と、出力チャンネルＣＨ＃Ｂ用：＃４→＃５→＃３という読出し制御を行うようになる。ここで、入力チャンネルＣＨ＃３のデータは、出力チャンネルＣＨ＃Ａおよび出力チャンネルＣＨ＃Ｂの双方にスイッチングされるため、入力チャンネルＣＨ＃３のデータの多重化バス部４０への制御部３５からの読出し制御信号は、フレーム的に同じタイミングで出力されるように制御（ＣＴＲＬ）部３５内で予め設定する必要がある。この場合には、対象となっている１つのバッファメモリ２０からの出力が同時に複数に分配されることになる。しかし、スイッチング機能としては、データ欠落が発生することはない。
【００２１】次に、図２は、図１に示す本発明によるデータスイッチング装置の詳細構成を示す図である。図２において、入力チャンネルＣＨ＃１～＃Ｎ、出力チャンネルＣＨ＃Ａ～＃Ｘ、バッファメモリ２０、読出し選択部３０、多重化バス部４０、入力ＩＦ部（＃１～＃Ｎ）１０および出力ＩＦ部（＃Ａ～＃Ｘ）５０の構成および機能は、上述した図３の対応する構成要素と同一である。
【００２２】しかし、図２に示す如く、制御（ＣＴＲＬ）部３５は、ＳＷパターン（スイッチングパターン）＃Ａ～ＳＷパターン＃Ｘの機能ブロック６０で実現されている。これら機能ブロック６０は、各出力チャンネル（ＣＨ＃Ａ～ＣＨ＃Ｘ）での多重化スイッチングパターンを記憶した、例えば再書き込み可能なメモリデバイスで実現している。これらメモリデバイスに記憶するスイッチングパターンは、Ｎ×Ｘのスイッチング組合せ状態のうち、所望のスイッチングパターンを使用する。即ち、各出力チャンネル（ＣＨ＃Ａ～ＣＨ＃Ｘ）に対して、スイッチング／ルーティングすべき入力チャンネル（ＣＨ＃１～ＣＨ＃Ｎ）を時系列的に列挙しているスイッチングパターンが記憶される。
【００２３】具体的には、読出し選択部３０が、各バッファメモリ２０のデータ内容を読出すべきタイミングを逐次的に記述したパターンとする。これは、読出し選択部３０が、多重化バス部４０に対して、何時ゲートを開くかを示す。その結果、読出し選択部３０側で、簡単なデコード（復号）を行いゲート制御可能となる。
【００２４】通常時は、これで良いが、複数の出力チャンネル間に対してのスイッチングについては、上述した如く、予めフレーム的に同じタイミングで出力されるように考慮したスイッチングパターンとする。この結果、Ｎ×Ｘの任意のスイッチングに対応することが可能となる。また、スイッチング制御に使用される回路構造は非常に単純になり、回路構成自体の信頼性や動作速度の向上に寄与している。尚、フレーム的に同じタイミングであることを維持し、スイッチングパターンの読出し制御の同期性を確保するために、同期パルスを一義的に外部で生成し、各メモリデバイスの読込み制御部に対して同時に供給している。更に、このメモリデバイスを再書込み可能なデバイスとして構成すると、上位／外部システムから、新しいスイッチングパターンデータをロードすることにより、人工衛星の軌道上での任意のスイッチングパターン切替が可能となる。その結果、フレキシビリティに富んだシステムが実現できる。
【００２５】図２に示す具体例の場合には、３０Ｍｂｐｓ／ＣＨのデータレートを持つ入力データを２８チャンネル、１４０Ｍｂｐｓ／ＣＨのデータレートを持つ多重化後の出力を８チャンネル実装しても、装置寸法は約４００ｍｍ×３００ｍｍ×３００ｍｍ程度に抑えることが可能である。
【００２６】以上、本発明によるデータスイッチング装置の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００２７】
【発明の効果】以上の説明から理解される如く、本発明のデータスイッチング装置によると、次の如き実用上の顕著な効果が得られる。先ず、従来システムにおける入力バッファメモリを、機能はそのままで、個数を大幅に削減可能である。その理由は、新たに追加した「スイッチング制御ロジック」によりデータスイッチング動作を効率良く行うためである。
【００２８】更に、データスイッチング装置の規模を大幅に小型化且つ軽量化できる。その理由は、回路規模の相当大きい割合を占めるバッファメモリのブロック数を、上述の如く大幅に削減することが可能であるためである。

【出願人】	【識別番号】０００２３２０４７【氏名又は名称】日本電気エンジニアリング株式会社
【出願日】	平成１２年１０月４日（２０００．１０．４）
【代理人】	【識別番号】１０００８１７１０【弁理士】【氏名又は名称】福山正博
【公開番号】	特開２００２－１０８８０４（Ｐ２００２－１０８８０４Ａ）
【公開日】	平成１４年４月１２日（２００２．４．１２）
【出願番号】	特願２０００－３０４６５４（Ｐ２０００－３０４６５４）