| 【発明の名称】 |
データ転送装置 |
| 【発明者】 |
【氏名】森下 昭彦
|
| 【要約】 |
【課題】１つのデータ（例えば画像データ）をメモリから読み出す期間やメモリに書き込む期間の時間短縮を図ることにより、単一のメモリでも高速にＤＭＡ転送できるデータ転送装置を提供すること。
【解決手段】アドレス指定部２１〜２３と信号出力部２４とアドレス変更部２５とを備える。アドレス指定部は、メモリのアドレスのうち、１回のＤＭＡ転送に関わる１つのアドレスを指定する。信号出力部は、転送元からメモリへのＤＭＡ転送時には上記１つのアドレスにデータを書き込むタイミングを指定する第１信号、メモリから転送先へのＤＭＡ転送時には上記１つのアドレスからデータを読み出すタイミングを指定する第２信号を出力する。アドレス変更部は、１回のＤＭＡ転送に要する期間内であって、第１信号または第２信号の出力後に、上記１つのアドレスを次回のＤＭＡ転送に関わるアドレスに変更する。 |
【特許請求の範囲】
【請求項１】 転送元からメモリへのデータのＤＭＡ転送と該メモリから転送先へのデータのＤＭＡ転送とを行うデータ転送装置において、前記メモリのアドレスのうち、１回のＤＭＡ転送に関わる１つのアドレスを指定するアドレス指定部と、前記転送元から前記メモリへのＤＭＡ転送時には前記アドレス指定部によって指定されるアドレスにデータを書き込むタイミングを指定する第１信号、前記メモリから前記転送先へのＤＭＡ転送時には前記指定されるアドレスからデータを読み出すタイミングを指定する第２信号を出力する信号出力部と、前記１回のＤＭＡ転送に要する期間内であって、前記信号出力部からの前記第１信号または前記第２信号の出力が終了した後に、前記アドレス指定部によって指定されるアドレスを次回のＤＭＡ転送に関わるアドレスに変更するアドレス変更部とを備えたことを特徴とするデータ転送装置。
【請求項２】 請求項１に記載のデータ転送装置において、前記アドレス指定部は、互いに異なる値を保持する第１カウンタと第２カウンタとを有し、かつ、前記転送元から前記メモリへのＤＭＡ転送時には前記第１カウンタ、前記メモリから前記転送先へのＤＭＡ転送時には前記第２カウンタを選択するカウンタ選択部を有し、該カウンタ選択部によって選択された前記第１カウンタまたは前記第２カウンタの値を用いて前記メモリのアドレスを指定するものであり、前記アドレス変更部は、前記信号出力部からの前記第１信号の出力が終了した後に前記第１カウンタの値を変更し、前記第２信号の出力が終了した後に前記第２カウンタの値を変更することを特徴とするデータ転送装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、データをＤＭＡ転送するデータ転送装置に関する。
【０００２】
【従来の技術】従来より、システム全体の監視や制御を行うＣＰＵを介さずに、専用のハードウエア（例えばロジックＬＳＩ）を介してデータ転送するＤＭＡ(Direct MemoryAccess)転送方式が知られている。このＤＭＡ転送方式によれば、ＣＰＵを介してデータ転送する方式に比べて高速にデータ転送できる。また、データ転送中にＣＰＵが別の処理を実行できるという利点もある。
【０００３】このようなＤＭＡ転送方式は、各種の画像処理装置にも採用されている。例えばフィルムスキャナなどの画像入力装置では、イメージセンサから出力されてＡ／Ｄ変換された画像データがメモリにＤＭＡ転送され（メモリへの書き込み）、メモリ内の画像データが外部のコンピュータにＤＭＡ転送される（メモリからの読み出し）。
【０００４】ところで、画像入力装置には、画像の所定範囲（例えば１ライン分）の画像データを全て外部のコンピュータに読み出し終えるまでの時間（読み取り時間）を短縮することが望まれている。そして近年、メモリを２つ設けることが提案された。メモリを２つ設けたＤＭＡ転送方式の画像入力装置３０では、図９に示すように、イメージセンサとＡ／Ｄ変換器とを有する画像入力部３１からの画像データが一方のメモリ３２に書き込まれている間に、並行して、他方のメモリ３３内の画像データが外部に読み出される。このように、メモリ３２への書き込みとメモリ３３からの読み出しとを同時に行うことにより、読み取り時間を短縮できる。なお、読み書きの並行処理は、ＣＰＵ３４からＤＭＡ転送の指示を受けたのち、専用のハードウエア３５が実行する。
【０００５】
【発明が解決しようとする課題】しかしながら、画像入力装置には、読み取り時間を短縮するだけでなく、画像の階調数や解像度を上げることも望まれている。
【０００６】階調数を上げるためには画像データのビット数を増やさなければならず、結果として、専用のハードウエア(３５)とメモリ(３２,３３)との間の配線数を増やす必要が出てくる。また、解像度を上げるためにはイメージセンサの画素数を増やさなければならず、結果として、画像データの数が増え、読み取り時間も長くなってしまう。この場合、読み取り時間を短縮するために２つの画像データを同時に転送しようとすると、専用のハードウエア(３５)とメモリ(３２,３３)との間の配線数を増やさなければならない。何れにしても、配線数が増えると、配線経路が複雑化すると共に配線長が長くなるため、製造コストが上昇し、高速クロック駆動への耐ノイズ性が低下するという問題も生じてしまう。耐ノイズ性の低下を防ぐために、隣り合う配線どうしの間隔を広げたり、隣り合う配線の間にグランド線を配置したりする方策が考えられるが、基板の大型化は避けられない。また、耐ノイズ性の低下防止の効果も充分ではなかった。
【０００７】このように、２つのメモリ３２,３３を設けたＤＭＡ転送方式の画像入力装置３０において、画像の階調数や解像度を上げようとすると、様々な別の問題が発生してしまう。このため、ＤＭＡ転送方式の画像入力装置においては、メモリの数を１つにすることが望まれる。しかし、ただ単にメモリの数を１つにすると、画像データのメモリへの書き込みとメモリからの読み出しとを交互に行わなければならず、読み取り時間が極端に遅くなってしまう。
【０００８】ちなみに、従来のＤＭＡ転送方式の画像入力装置では、メモリ内の１つの画像データを外部に読み出す際、専用のハードウエアが、外部からの読み出し要求を待って、まず読み出し対象の画像データが格納されているアドレスを決定し、その後、決定したアドレスとリード信号とをメモリに出力する。メモリに１つの画像データを書き込む場合も同様であり、専用のハードウエアが、書き込み要求を待ってアドレスを決定し、その後、決定したアドレスとライト信号とをメモリに出力する。
【０００９】本発明の目的は、１つのデータ（例えば画像データ）をメモリから読み出す期間やメモリに書き込む期間の時間短縮を図ることにより、単一のメモリでも高速にＤＭＡ転送できるデータ転送装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明のデータ転送装置は、転送元からメモリへのデータのＤＭＡ転送と該メモリから転送先へのデータのＤＭＡ転送とを行うデータ転送装置において、アドレス指定部と、信号出力部と、アドレス変更部とを備えたものである。アドレス指定部は、メモリのアドレスのうち、１回のＤＭＡ転送に関わる１つのアドレスを指定する。信号出力部は、転送元からメモリへのＤＭＡ転送時には、アドレス指定部によって指定されるアドレスにデータを書き込むタイミングを指定する第１信号を出力する。また、信号出力部は、メモリから転送先へのＤＭＡ転送時には、アドレス指定部によって指定されるアドレスからデータを読み出すタイミングを指定する第２信号を出力する。アドレス変更部は、１回のＤＭＡ転送に要する期間内であって、信号出力部からの第１信号または第２信号の出力が終了した後に、アドレス指定部によって指定されるアドレスを次回のＤＭＡ転送に関わるアドレスに変更する。
【００１１】このデータ転送装置では、１回のＤＭＡ転送に要する期間内であって、第１信号または第２信号の出力が終了した後に、次回のＤＭＡ転送に関わるアドレスを次回のＤＭＡ転送の開始に先立って決定しておくため、次回のＤＭＡ転送の開始が指示された後でアドレスを決定する必要はなく、直ぐにデータのＤＭＡ転送を開始することができる。
【００１２】
【発明の実施の形態】以下、図面を用いて本発明の実施形態を詳細に説明する。本発明の実施形態は、請求項１，請求項２に対応する。本実施形態のフィルムスキャナ１０は、図１に示すように、フィルム原稿(不図示)に写し込まれている画像を読み取って、その画像データを外部のコンピュータに出力したり、逆にコンピュータから画像データを取り込んだりする機能を備えた装置である。
【００１３】また、フィルムスキャナ１０は、内部における画像データの転送に、ＤＭＡ転送方式を採用した装置である。すなわち、フィルムスキャナ１０では、システム全体の監視や制御を行うＣＰＵ１２を介さずに、専用のハードウエアであるデータ処理部１３（データ転送装置）を介して画像データのＤＭＡ転送が行われる。ここで、フィルムスキャナ１０の概略構成と、画像データのＤＭＡ転送とについて説明する。
【００１４】フィルムスキャナ１０の内部には、上記したＣＰＵ１２とデータ処理部１３の他、画像入力部１１と、メモリ１４と、入出力インターフェース（Ｉ／Ｆ）１５とが設けられている。フィルムスキャナ１０は、入出力Ｉ／Ｆ１５を介して外部のコンピュータに接続されている。フィルムスキャナ１０における画像データのＤＭＡ転送には３通りある。１つ目は、画像入力部１１内のイメージセンサ(不図示)から出力されてＡ／Ｄ変換された画像データのメモリ１４へのＤＭＡ転送である。２つ目は、メモリ１４に格納された画像データの入出力Ｉ／Ｆ１５へのＤＭＡ転送である。３つ目は、外部のコンピュータから入出力Ｉ／Ｆ１５に取り込まれた画像データのメモリ１４へのＤＭＡ転送である。何れにしても、１回のＤＭＡ転送によって１つの画像データが転送される。
【００１５】上記３つのＤＭＡ転送のうち２つ目と３つ目は、外部のコンピュータからの転送要求に応じて実行される。外部のコンピュータからの転送要求は入出力Ｉ／Ｆ１５を介してＣＰＵ１２に送られ、要求の内容が２つ目のＤＭＡ転送を示すのか３つ目のＤＭＡ転送を示すのかを判断される。この判断の結果は、ＣＰＵ１２からデータ処理部１３へ出力される。
【００１６】さて、本実施形態のフィルムスキャナ１０の特徴は、上記した３つのＤＭＡ転送を行うデータ処理部１３にある。データ処理部１３は、上記したように専用のハードウエアであり、ロジックＬＳＩ（大規模集積回路）にて構成される。次に、フィルムスキャナ１０の内部に設けられたデータ処理部１３の詳細な構成と、ＤＭＡ転送時に画像データが読み書きされるメモリ１４とについて説明する。
【００１７】データ処理部１３には、画像入力部１１からの画像データに対して補正計算（欠陥補正処理、ガンマ補正処理、補間処理などの補正処理の計算）を行う加工処理部１６と、ＣＰＵ１２からの指示を受けて画像データの転送方向を制御する入出力制御部１８と、アドレス制御部１７とが設けられる。さらに、アドレス制御部１７には、図２に示すように、メモリ１４のアドレスを指定するための値を保持するライト用アドレスカウンタ２１およびリード用アドレスカウンタ２２と、ライト用アドレスカウンタ２１またはリード用アドレスカウンタ２２の値をアドレス信号としてメモリ１４に出力するカウンタセレクタ２３と、メモリ１４に画像データを書き込むタイミングを指定するライト信号（第１信号）またはメモリ１４から画像データを読み出すタイミングを指定するリード信号（第２信号）を出力する信号出力回路２４と、加工処理部１６や入出力制御部１８からの指示を受けてカウンタセレクタ２３および信号出力回路２４に指示を出す判断回路２５とが設けられる。判断回路２５は、ライト用アドレスカウンタ２１およびリード用アドレスカウンタ２２のインクリメントも行う。
【００１８】上記したライト用アドレスカウンタ２１は請求項の「第１カウンタ」に対応し、リード用アドレスカウンタ２２は「第２カウンタ」に対応し、カウンタセレクタ２３は「カウンタ選択部」に対応し、信号出力回路２４は「信号出力部」に対応し、判断回路２５は「アドレス変更部」に対応する。
【００１９】メモリ１４は、画像データを一時的に保管するための読み書き可能な半導体メモリ（ＲＡＭ）であり、図３に示すように、２つの領域（第１領域１４ａ，第２領域１４ｂ）に分けられている。第１領域１４ａおよび第２領域１４ｂは各々、上記画像入力部１１内のイメージセンサの１ライン分に相当する画像データを格納できる容量を持つ。第１領域１４ａには(００００)ｈ〜(０ＦＦＦ)ｈのアドレスが付けられ、第２領域１４ｂには(１０００)ｈ〜(１ＦＦＦ)ｈのアドレスが付けられている。
【００２０】次に、フィルムスキャナ１０における画像データのＤＭＡ転送動作を説明する。フィルムスキャナ１０に電源が投入されると、ＣＰＵ１２は、フィルムスキャナ１０を初期化する。アドレス制御部１７の初期化は入出力制御部１８を介して行われる。アドレス制御部１７の初期化により、ライト用アドレスカウンタ２１およびリード用アドレスカウンタ２２は初期値に設定される。
【００２１】具体的には、ライト用アドレスカウンタ２１の値がメモリ１４の第１領域１４ａの第１アドレス(００００)ｈに相当する値に設定され、リード用アドレスカウンタ２２の値が第２領域１４ｂの第１アドレス(１０００)ｈに相当する値に設定される。フィルムスキャナ１０の電源投入直後は、メモリ１４の第１領域１４ａにも第２領域１４ｂにも画像データは存在しない。
【００２２】（画像入力部からメモリへのＤＭＡ転送）まず初めに、図４のタイミングチャートを用い、上記した１つ目のＤＭＡ転送について説明する。ここでは、画像入力部１１（転送元）からの画像データがメモリ１４の第１領域１４ａに連続的にＤＭＡ転送される場合を説明する。このＤＭＡ転送に先立って、上記の初期化により、ライト用アドレスカウンタ２１は第１領域１４ａの第１アドレス(００００)ｈの値に設定され、リード用アドレスカウンタ２２は第２領域１４ｂの第１アドレス(１０００)ｈの値に設定されている（図４のタイミングｔ０）。
【００２３】ＣＰＵ１２は、画像入力部１１（イメージセンサ，Ａ／Ｄ変換器）を制御してフィルム原稿(不図示)の画像を読み取らせると共に、データ処理部１３の加工処理部１６に対して加工処理の開始を指示する。画像入力部１１は、画像を読み取った結果として、複数(１ライン分)の画像データを順に加工処理部１６へ転送する。加工処理部１６では、画像入力部１１からの画像データに対して順に補正計算（濃度調整など）を行っていく。
【００２４】加工処理部１６に対して加工処理の開始を指示すると同時に、ＣＰＵ１２は、データ処理部１３の入出力制御部１８に対し、「画像入力部１１からメモリ１４へのＤＭＡ転送」を指示する。これを受けて、入出力制御部１８は、アドレス制御部１７の判断回路２５に対し、メモリ１４への画像データの書き込み指示を出す。そして、判断回路２５は、カウンタセレクタ２３に対し、ライト用アドレスカウンタ２１の選択を指示する。これにより、カウンタセレクタ２３からメモリ１４には、ライト用アドレスカウンタ２１の値(００００)ｈがアドレス信号として出力される（タイミングｔ１）。
【００２５】一方、加工処理部１６は、第１の画像データに対する加工処理が終わると、加工処理済の画像データをメモリ１４への書き込みデータとしてデータバスに出力する（タイミングｔ２）。また、加工処理部１６は、第１の画像データに対する加工処理が終わった時点で、アドレス制御部１７の判断回路２５に対し、加工処理の終了を知らせる信号（メモリ１４への書き込み指示）を出力する。
【００２６】そして、判断回路２５は、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)と入出力制御部１８からの書き込み指示とが揃った時点で、信号出力回路２４に対し、メモリ１４への書き込みを指示する。これを受けて、信号出力回路２４は、メモリ１４に対してライト信号を出力する（タイミングｔ３）。その結果、メモリ１４には、ライト信号が出力されている間のアドレス信号に基づいて、加工処理済の第１の画像データが第１領域１４ａの第１アドレス(００００)ｈに書き込まれる。
【００２７】判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ４）、ライト用アドレスカウンタ２１をインクリメントする。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第１領域１４ａの第２アドレス(０００１)ｈに相当する値となる。加工処理部１６では、加工処理済の第１の画像データをデータバスに出力した後、第２の画像データに対する加工処理を開始する。そして、加工処理済の第２の画像データを書き込みデータとしてデータバスに出力する（タイミングｔ５）と共に、アドレス制御部１７の判断回路２５に対して書き込み指示(加工処理の終了を知らせる信号)を出力する。
【００２８】このとき既に、判断回路２５は、入出力制御部１８からの書き込み指示を受けており、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)と入出力制御部１８からの書き込み指示とが揃ったため、信号出力回路２４に対し、メモリ１４への書き込み指示を出す。そして、信号出力回路２４からメモリ１４に対しライト信号が出力され（タイミングｔ６）、加工処理済の第２の画像データが第１領域１４ａの第２アドレス(０００１)ｈに書き込まれる。
【００２９】そして、判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ７）、ライト用アドレスカウンタ２１をインクリメントする。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第１領域１４ａの第３アドレス(０００２)ｈに相当する値となる。このようにして、加工処理部１６における加工処理が終わる度に上記動作が繰り返され、メモリ１４の第１領域１４ａへ加工処理済の画像データが順に書き込まれていく。また、ライト用アドレスカウンタ２１は、信号出力回路２４からライト信号が出力される度にインクリメントされていく。
【００３０】なお、ライト用アドレスカウンタ２１のインクリメントにより、ライト用アドレスカウンタ２１の値が第１領域１４ａの最終アドレス(０ＦＦＦ)ｈから第２領域１４ｂの第１アドレス(１０００)ｈに設定されると、判断回路２５は、リード用アドレスカウンタ２２の値を第１領域１４ａの第１アドレス(００００)ｈに設定する。
【００３１】そして、上記動作と同様に、加工処理済の画像データが第２領域１４ｂにも順に書き込まれ、ライト用アドレスカウンタ２１はライト信号が出力される度にインクリメントされていく。
（メモリから入出力Ｉ／ＦへのＤＭＡ転送）次に、図５のタイミングチャートを用い、上記した２つ目のＤＭＡ転送について説明する。ここでは、メモリ１４の第１領域１４ａに格納された画像データが入出力Ｉ／Ｆ１５（転送先）に連続的にＤＭＡ転送される場合を説明する。
【００３２】このＤＭＡ転送に先立って、ライト用アドレスカウンタ２１は第２領域１４ｂの第１アドレス(１０００)ｈの値に設定され、リード用アドレスカウンタ２２は第１領域１４ａの第１アドレス(００００)ｈの値に設定される（図５のタイミングｔ１０）。上記したように、「メモリ１４から入出力Ｉ／Ｆ１５へのＤＭＡ転送」は、外部のコンピュータからの転送要求に応じて実行される。つまり、外部からの要求の内容はＣＰＵ１２で判断され、この場合には「メモリ１４から入出力Ｉ／Ｆ１５へのＤＭＡ転送」を指示する信号がＣＰＵ１２からデータ処理部１３の入出力制御部１８に出力される。
【００３３】また、入出力制御部１８には、入出力Ｉ／Ｆ１５からの要求信号も入力される（タイミングｔ１１）。入出力制御部１８は、入出力Ｉ／Ｆ１５からの要求信号とＣＰＵ１２からの「メモリ１４から入出力Ｉ／Ｆ１５へのＤＭＡ転送」指示とを受け、入出力Ｉ／Ｆ１５に対して回答信号を出力する（タイミングｔ１２）と共に、アドレス制御部１７の判断回路２５に対し、メモリ１４からの画像データの読み出しを指示する。
【００３４】判断回路２５は、まず、カウンタセレクタ２３に対し、リード用アドレスカウンタ２２の選択を指示する。これにより、カウンタセレクタ２３からメモリ１４には、リード用アドレスカウンタ２２の値(００００)ｈがアドレス信号として出力される。次いで判断回路２５は、入出力制御部１８からの読み出し指示に基づいて、信号出力回路２４に対し、メモリ１４からの画像データの読み出しを指示する。これを受けて、信号出力回路２４は、メモリ１４に対してリード信号を出力する（タイミングｔ１３）。
【００３５】その結果、リード信号が出力されている間のアドレス信号に基づいて、第１領域１４ａの第１アドレス(００００)ｈに格納されている画像データがデータバスに読み出される（読み出しデータ）。判断回路２５は、信号出力回路２４からのリード信号の出力が終了した直後（タイミングｔ１４）、リード用アドレスカウンタ２２をインクリメントする。これにより、リード用アドレスカウンタ２２の値は１つ増加し、第１領域１４ａの第２アドレス(０００１)ｈに相当する値となる。
【００３６】一方、メモリ１４からデータバスに読み出された画像データは、データ処理部１３の入出力制御部１８に転送され、入出力制御部１８から入出力Ｉ／Ｆ１５へのライト信号と共に、入出力Ｉ／Ｆ１５へ出力される。その後、入出力制御部１８は、入出力Ｉ／Ｆ１５に対する回答信号を非アクティブにする（タイミングｔ１５）。
【００３７】これを受けて、入出力Ｉ／Ｆ１５が次の要求信号を入出力制御部１８に出力する（タイミングｔ１６）ことにより、上記と同様に、アドレス制御部１７の信号出力回路２４からメモリ１４にリード信号が出力され（タイミングｔ１７）、このとき既にカウンタセレクタ２３から出力されているアドレス信号に基づいて、第１領域１４ａの第２アドレス(０００１)ｈに格納されている画像データが読み出される。
【００３８】そして、判断回路２５は、信号出力回路２４からのリード信号の出力が終了した直後（タイミングｔ１８）、リード用アドレスカウンタ２２をインクリメントする。これにより、リード用アドレスカウンタ２２の値は１つ増加し、第１領域１４ａの第３アドレス(０００２)ｈに相当する値となる。このようにして、入出力Ｉ／Ｆ１５から要求信号が出力される度に上記動作が繰り返され、第１領域１４ａから画像データが順に読み出されていく。また、リード用アドレスカウンタ２２は、信号出力回路２４からリード信号が出力される度にインクリメントされていく。
【００３９】なお、リード用アドレスカウンタ２２のインクリメントにより、リード用アドレスカウンタ２２の値が第１領域１４ａの最終アドレス(０ＦＦＦ)ｈから第２領域１４ｂの第１アドレス(１０００)ｈに設定されると、判断回路２５は、ライト用アドレスカウンタ２１の値を第１領域１４ａの第１アドレス(００００)ｈに設定する。
【００４０】そして、上記動作と同様に、第２領域１４ｂからも画像データが順に読み出され、リード用アドレスカウンタ２２はリード信号が出力される度にインクリメントされていく。
（画像入力部からメモリへ、メモリから入出力Ｉ／ＦへのＤＭＡ転送）次に、図６のタイミングチャートおよび図７のフローチャートを用い、画像入力部１１（転送元）からメモリ１４の第２領域１４ｂに画像データを書き込みながら、第１領域１４ａの画像データを入出力Ｉ／Ｆ１５（転送先）に読み出すＤＭＡ転送を説明する。第２領域１４ｂへの書き込みが連続的に行われ、第１領域１４ａからの読み出しがランダムに行われる書き込み優先処理の例を説明する。
【００４１】このＤＭＡ転送に先立って、ライト用アドレスカウンタ２１は第２領域１４ｂの第１アドレス(１０００)ｈの値に設定され、リード用アドレスカウンタ２２は第１領域１４ａの第１アドレス(００００)ｈの値に設定される（図６のタイミングｔ２０，図７のステップＳ１）。ＣＰＵ１２は、画像入力部１１を制御して画像を読み取らせると共に、加工処理部１６に対して加工処理の開始を指示し、入出力制御部１８に対して「画像入力部１１からメモリ１４へのＤＭＡ転送」を指示する。
【００４２】このとき、入出力制御部１８に対して入出力Ｉ／Ｆ１５から要求信号が入力されていない（ステップＳ２がＮ）ため、入出力制御部１８は、判断回路２５に対し、メモリ１４への画像データの書き込み指示を出す。そして、判断回路２５は、カウンタセレクタ２３に対し、ライト用アドレスカウンタ２１の選択を指示する。これにより、メモリ１４には、ライト用アドレスカウンタ２１の値(１０００)ｈがアドレス信号として出力される（タイミングｔ２１）。
【００４３】一方、加工処理部１６は、第１の画像データに対する加工処理が終わると、加工処理済の画像データをデータバスに出力する（タイミングｔ２２）と共に、判断回路２５に対してメモリ１４への書き込み指示(加工処理の終了を知らせる信号)を出力する（ステップＳ３がＹ）。判断回路２５は、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)と入出力制御部１８からの書き込み指示とが揃った時点で、信号出力回路２４に対し、第１の画像データのメモリ１４への書き込みを指示する。これを受けて、信号出力回路２４は、メモリ１４に対してライト信号を出力する（タイミングｔ２３，ステップＳ４）。
【００４４】その結果、メモリ１４には、ライト信号が出力されている間のアドレス信号に基づいて、加工処理済の第１の画像データが第２領域１４ｂの第１アドレス(１０００)ｈに書き込まれる。判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ２４）、ライト用アドレスカウンタ２１をインクリメントする（ステップＳ５）。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第２領域１４ｂの第２アドレス(１００１)ｈに相当する値となる。
【００４５】このとき、入出力制御部１８に対して入出力Ｉ／Ｆ１５から要求信号Ａが入力される（ステップＳ２がＹ）と、判断回路２５に対して加工処理部１６から書き込み指示(加工処理の終了を知らせる信号)が入力されてない（ステップＳ６がＮ）ため、入出力制御部１８は、入出力Ｉ／Ｆ１５に対して回答信号を出力する（タイミングｔ２５）と共に、判断回路２５に対し、メモリ１４からの画像データの読み出し指示を出す。
【００４６】そして、判断回路２５はまず、カウンタセレクタ２３に対し、リード用アドレスカウンタ２２の選択を指示する。これにより、カウンタセレクタ２３からメモリ１４には、リード用アドレスカウンタ２２の値(００００)ｈがアドレス信号として出力される。次いで判断回路２５は、入出力制御部１８からの読み出し指示に基づいて、信号出力回路２４に対し、メモリ１４からの読み出しを指示する。これを受けて、信号出力回路２４は、メモリ１４に対してリード信号を出力する（タイミングｔ２６，ステップＳ７）。
【００４７】その結果、リード信号が出力されている間のアドレス信号に基づいて、第１領域１４ａの第１アドレス(００００)ｈに格納されている画像データが読み出される。判断回路２５は、信号出力回路２４からのリード信号の出力が終了した直後（タイミングｔ２７）、リード用アドレスカウンタ２２をインクリメントする。（ステップＳ８）これにより、リード用アドレスカウンタ２２の値は１つ増加し、第１領域１４ａの第２アドレス(０００１)ｈに相当する値となる。
【００４８】また、書き込み優先処理のため、判断回路２５は、リード用アドレスカウンタ２２に対するインクリメントと同時に、カウンタセレクタ２３に対しライト用アドレスカウンタ２１の選択を指示する。これにより、メモリ１４には、ライト用アドレスカウンタ２１の値(１００１)ｈがアドレス信号として出力される。一方、メモリ１４から読み出された画像データは、読み出しデータとしてデータ処理部１３の入出力制御部１８に転送され、入出力制御部１８から入出力Ｉ／Ｆ１５へのライト信号と共に入出力Ｉ／Ｆ１５へ出力される。その後、入出力制御部１８は、入出力Ｉ／Ｆ１５に対する回答信号を非アクティブにする（タイミングｔ２８）。
【００４９】このような画像データの読み出し期間（タイミングｔ２４〜ｔ２８）、すなわち、要求信号の入力から回答信号が非アクティブになるまでの期間と並行して、加工処理部１６では、第２の画像データに対する加工処理を行っている。また、判断回路２５は、リード用アドレスカウンタ２２のインクリメント（タイミングｔ２７，ステップＳ８）が終了した後には、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)を受け付け可能な状態になっている。
【００５０】このため、入出力制御部１８から入出力Ｉ／Ｆ１５への回答信号が非アクティブになった（タイミングｔ２８）後、次の要求信号が入出力Ｉ／Ｆ１５から入出力制御部１８に入力される前（ステップＳ２がＮ）に、加工処理部１６から判断回路２５に書き込み指示(加工処理の終了を知らせる信号)が出力され（ステップＳ３がＹ）、加工処理済の第２の画像データがデータバスに出力される（タイミングｔ２９）と、判断回路２５は、入出力制御部１８からの書き込み指示を信号出力回路２４に出力する。
【００５１】そして、上記したステップＳ４と同様にして、信号出力回路２４からメモリ１４に対しライト信号が出力され（タイミングｔ３０）、加工処理済の第２の画像データが第２領域１４ｂの第２アドレス(１００１)ｈに書き込まれる。その後、判断回路２５は、上記したステップＳ５と同様にして、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ３１）、ライト用アドレスカウンタ２１をインクリメントする。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第２領域１４ｂの第３アドレス(１００２)ｈに相当する値となる。
【００５２】第２の画像データをメモリ１４に書き込んでいる最中（タイミングｔ３０〜ｔ３１）に、入出力Ｉ／Ｆ１５から入出力制御部１８に要求信号Ｂが発生していたとすると、判断回路２５は、ライト用アドレスカウンタ２１のインクリメント（タイミングｔ３１，ステップＳ５）が終了した後に、入出力制御部１８からの読み出し指示を受ける（ステップＳ２がＹ）。
【００５３】この時点において加工処理部１６は、未だ第３の画像データに対する加工処理を行っている最中である。したがって、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)は、未だ判断回路２５に入力されていない（ステップＳ６がＮ）。このため、判断回路２５は、カウンタセレクタ２３に対してリード用アドレスカウンタ２２の選択を指示する。これにより、メモリ１４には、リード用アドレスカウンタ２２の値(０００１)ｈがアドレス信号として出力される（タイミングｔ３２）。
【００５４】次いで、判断回路２５は、入出力制御部１８からの読み出し指示を信号出力回路２４に出力する。これを受けて、信号出力回路２４は、メモリ１４に対してリード信号を出力する（タイミングｔ３３，ステップＳ７）。その結果、第１領域１４ａの第２アドレス(０００１)ｈに格納されている画像データが読み出される。判断回路２５は、信号出力回路２４からのリード信号の出力が終了した直後（タイミングｔ３４）、リード用アドレスカウンタ２２をインクリメントする（ステップＳ８）。これにより、リード用アドレスカウンタ２２の値は１つ増加し、第１領域１４ａの第３アドレス(０００２)ｈに相当する値となる。
【００５５】また、書き込み優先処理のため、判断回路２５は、リード用アドレスカウンタ２２に対するインクリメントと同時に、カウンタセレクタ２３に対しライト用アドレスカウンタ２１の選択を指示する。これにより、メモリ１４には、ライト用アドレスカウンタ２１の値(１００２)ｈがアドレス信号として出力される。
【００５６】一方、メモリ１４から読み出された画像データは、読み出しデータとしてデータ処理部１３の入出力制御部１８に転送され、入出力制御部１８から入出力Ｉ／Ｆ１５へのライト信号と共に入出力Ｉ／Ｆ１５へ出力される。その後、入出力制御部１８は、入出力Ｉ／Ｆ１５に対する回答信号を非アクティブにする（タイミングｔ３５）。
【００５７】上記の画像データの読み出し期間と並行して、加工処理部１６では、第３の画像データに対する加工処理を行っている。また、判断回路２５は、リード用アドレスカウンタ２２のインクリメント（タイミングｔ３４，ステップＳ８）が終了した後には、加工処理部１６からの書き込み指示(加工処理の終了を知らせる信号)を受け付け可能な状態になっている。
【００５８】このため、入出力制御部１８から入出力Ｉ／Ｆ１５への回答信号が非アクティブになった（タイミングｔ３５）後、加工処理部１６から判断回路２５に書き込み指示(加工処理の終了を知らせる信号)が出力され、加工処理済の第３の画像データがデータバスに出力される。したがって、回答信号が非アクティブになった（タイミングｔ３５）後、続けて入出力Ｉ／Ｆ１５から入出力制御部１８に要求信号Ｃが入力された場合（ステップＳ２がＹ）、すでに、加工処理部１６から判断回路２５に書き込み指示(加工処理の終了を知らせる信号)が出力され（ステップＳ６がＹ）、加工処理済の第３の画像データがデータバスに出力されているため、書き込み優先処理によって、判断回路２５は、入出力制御部１８からの書き込み指示を信号出力回路２４に出力する。
【００５９】そして、信号出力回路２４からメモリ１４に対しライト信号が出力され（タイミングｔ３６，ステップＳ９）、加工処理済の第３の画像データが第２領域１４ｂの第３アドレス(１００２)ｈに書き込まれる。
【００６０】その後、判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ３７）、ライト用アドレスカウンタ２１をインクリメントする（ステップＳ１０）。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第２領域１４ｂの第４アドレス(１００３)ｈに相当する値となる。また、判断回路２５は、ライト用アドレスカウンタ２１のインクリメント（タイミングｔ３７，ステップＳ１０）が終了した直後、カウンタセレクタ２３に対してリード用アドレスカウンタ２２の選択を指示する。これにより、メモリ１４には、リード用アドレスカウンタ２２の値(０００２)ｈがアドレス信号として出力される。
【００６１】次いで、判断回路２５は、入出力制御部１８からの読み出し指示を信号出力回路２４に出力する。これを受けて、信号出力回路２４は、メモリ１４に対してリード信号を出力する（タイミングｔ３８，ステップＳ１１）。その結果、第１領域１４ａの第３アドレス(０００２)ｈに格納されている画像データが読み出される。
【００６２】判断回路２５は、信号出力回路２４からのリード信号の出力が終了した直後（タイミングｔ３９）、リード用アドレスカウンタ２２をインクリメントする。（ステップＳ１２）これにより、リード用アドレスカウンタ２２の値は１つ増加し、第１領域１４ａの第４アドレス(０００３)ｈに相当する値となる。また、書き込み優先処理のため、判断回路２５は、リード用アドレスカウンタ２２に対するインクリメントと同時に、カウンタセレクタ２３に対しライト用アドレスカウンタ２１の選択を指示する。これにより、メモリ１４には、ライト用アドレスカウンタ２１の値(１００３)ｈがアドレス信号として出力される。
【００６３】一方、メモリ１４から読み出された画像データは、読み出しデータとしてデータ処理部１３の入出力制御部１８に転送され、入出力制御部１８から入出力Ｉ／Ｆ１５へのライト信号と共に入出力Ｉ／Ｆ１５へ出力される。その後、入出力制御部１８は、入出力Ｉ／Ｆ１５に対する回答信号を非アクティブにする（タイミングｔ４０）。
【００６４】このようにして、画像入力部１１からメモリ１４の第２領域１４ｂに画像データを優先的に書き込みながら、入出力Ｉ／Ｆ１５から要求信号が出力される度に上記動作が繰り返され、第１領域１４ａの画像データが順に読み出されていく。また、ライト用アドレスカウンタ２１は、信号出力回路２４からライト信号が出力される度にインクリメントされ、リード用アドレスカウンタ２２は、リード信号が出力される度にインクリメントされていく。
【００６５】（入出力Ｉ／ＦからメモリへのＤＭＡ転送）最後に、図８のタイミングチャートを用い、上記した３つ目のＤＭＡ転送について説明する。ここでは、外部のコンピュータから入出力Ｉ／Ｆ１５（転送元）に取り込まれた画像データがメモリ１４の第１領域１４ａに連続的にＤＭＡ転送される場合を説明する。
【００６６】このＤＭＡ転送に先立って、ライト用アドレスカウンタ２１は第１領域１４ａの第１アドレス(００００)ｈの値に設定され、リード用アドレスカウンタ２２は第２領域１４ｂの第１アドレス(１０００)ｈの値に設定される（図８のタイミングｔ５０）。上記したように、「入出力Ｉ／Ｆ１５からメモリ１４へのＤＭＡ転送」は、外部のコンピュータからの転送要求に応じて実行される。つまり、外部からの要求の内容はＣＰＵ１２で判断され、この場合には「入出力Ｉ／Ｆ１５からメモリ１４へのＤＭＡ転送」を指示する信号がＣＰＵ１２からデータ処理部１３の入出力制御部１８に出力される。
【００６７】また、入出力制御部１８には、入出力Ｉ／Ｆ１５からの要求信号も入力される（タイミングｔ５１）。入出力制御部１８は、入出力Ｉ／Ｆ１５からの要求信号とＣＰＵ１２からの「入出力Ｉ／Ｆ１５からメモリ１４へのＤＭＡ転送」指示とを受け、入出力Ｉ／Ｆ１５に対して回答信号を出力する（タイミングｔ５２）と共に、リード信号を出力する（タイミングｔ５３）。これにより、外部のコンピュータからの画像データは、入出力Ｉ／Ｆ１５から入出力制御部１８に読み出される。
【００６８】また、入出力制御部１８は、判断回路２５に対して、メモリ１４への画像データの書き込みを指示する。そして、判断回路２５は、カウンタセレクタ２３に対し、ライト用アドレスカウンタ２１の選択を指示する。これにより、カウンタセレクタ２３からメモリ１４には、ライト用アドレスカウンタ２１の値(００００)ｈがアドレス信号として出力される（タイミングｔ５４）。
【００６９】次いで判断回路２５は、入出力制御部１８からの書き込み指示に基づいて、信号出力回路２４に対し、メモリ１４への画像データの書き込みを指示する。これを受けて、信号出力回路２４は、メモリ１４に対してライト信号を出力する（タイミングｔ５５）。その結果、メモリ１４には、ライト信号が出力されている間のアドレス信号に基づいて、第１領域１４ａの第１アドレス(００００)ｈに外部からの第１の画像データが書き込まれる。
【００７０】判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ５６）、ライト用アドレスカウンタ２１をインクリメントする。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第１領域１４ａの第２アドレス(０００１)ｈに相当する値となる。その後、入出力制御部１８は、入出力Ｉ／Ｆ１５に対する回答信号を非アクティブにする。
【００７１】これを受けて、入出力Ｉ／Ｆ１５が次の要求信号を入出力制御部１８に出力する（タイミングｔ５７）ことにより、上記と同様に、入出力制御部１８から入出力Ｉ／Ｆ１５にリード信号が出力されて外部の画像データが入出力制御部１８に読み出される（タイミングｔ５８）。次いで、信号出力回路２４からメモリ１４にライト信号が出力され（タイミングｔ５９）、このとき既にカウンタセレクタ２３から出力されているアドレス信号に基づいて、第１領域１４ａの第２アドレス(０００１)ｈに外部からの第２の画像データが書き込まれる。
【００７２】そして、判断回路２５は、信号出力回路２４からのライト信号の出力が終了した直後（タイミングｔ６０）、ライト用アドレスカウンタ２１をインクリメントする。これにより、ライト用アドレスカウンタ２１の値は１つ増加し、第１領域１４ａの第３アドレス(０００２)ｈに相当する値となる。このようにして、入出力Ｉ／Ｆ１５から要求信号が出力される度に上記動作が繰り返され、第１領域１４ａに外部からの画像データが順に書き込まれていく。また、ライト用アドレスカウンタ２１は、信号出力回路２４からライト信号が出力される度にインクリメントされていく。
【００７３】以上説明したように、本実施形態のフィルムスキャナ１０によれば、１つの画像データのＤＭＡ転送に要する期間（例えば図４のｔ２〜ｔ５，図５のｔ１１〜ｔ１６，図８のｔ５１〜ｔ５７）内であって、ライト信号の出力が終了した後（例えば図４のｔ４，図８のｔ５６）に、ライト用アドレスカウンタ２１をインクリメントし、リード信号の出力が終了した後（例えば図５のｔ１４）に、リード用アドレスカウンタ２２をインクリメントするので、１つの画像データのＤＭＡ転送に要する時間を短縮することができる。
【００７４】ここで、従来のＤＭＡ転送方式のように、加工処理部１６や入出力制御部１８からの指示を待って、判断回路２５がライト用アドレスカウンタ２１，リード用アドレスカウンタ２２をインクリメントする場合を考えてみる。この場合、判断回路２５では、加工処理部１６や入出力制御部１８からの指示を受け取ると、まずライト用アドレスカウンタ２１またはリード用アドレスカウンタ２２をインクリメントし、その後、カウンタセレクタ２３および信号出力回路２４に指示を出すことになる。このため、加工処理部１６，入出力制御部１８の指示を受け取ってから、カウンタセレクタ２３，信号出力回路２４に指示を出すまでに時間が掛かってしまう。さらに、この判断回路２５では、カウンタセレクタ２３，信号出力回路２４に指示を出した後は、加工処理部１６，入出力制御部１８からの「次の指示待ち状態」となる。
【００７５】本実施形態のフィルムスキャナ１０では、信号出力回路２４からライト信号またはリード信号が出力された後、従来のＤＭＡ転送方式で発生してしまう判断回路２５の上記「次の指示待ち状態」を有効利用して、判断回路２５が予めライト用アドレスカウンタ２１，リード用アドレスカウンタ２２をインクリメントするため、判断回路２５が加工処理部１６，入出力制御部１８の指示を受け取ってからカウンタセレクタ２３，信号出力回路２４に指示を出すまでの時間をほぼ無くすことができる。
【００７６】したがって、本実施形態のフィルムスキャナ１０では、１つの画像データのＤＭＡ転送に要する時間を確実に短縮することができる。このため、単一のメモリ１４であっても、画像の所定範囲（１ライン分）の画像データを全て外部のコンピュータに読み出し終えるまでの読み取り時間を確実に短縮できる。さらに、単一のメモリ１４によってフィルムスキャナ１０を構成するため、従来のように２つのメモリを設けた場合に比べて、画像データのビット数やイメージセンサの画素数を増やした場合におけるデータ処理部１３とメモリ１４との間の配線数の増加を低く抑えることができる。このため、配線経路が複雑化することや、配線長が長くなることを回避でき、製造コストの上昇も低く抑えることができる。また、高速クロック駆動への耐ノイズ性の低下も回避できる。
【００７７】したがって、本実施形態のフィルムスキャナ１０によれば、画像の読み取り時間を短縮できるだけでなく、画像データのビット数の増加により画像の階調数を上げたり、イメージセンサの画素数の増加により解像度を上げたりすることも可能となる。
【００７８】また、ライト用アドレスカウンタ２１，リード用アドレスカウンタ２１を用いて、メモリ１４のアドレスを指定するための値を保持する構成としたので、フィルムスキャナ１０における画像データのＤＭＡ転送動作が途中で停止されても、ライト用アドレスカウンタ２１の値，リード用アドレスカウンタ２１の値を確保しておくことにより、何時でも転送作業を再開できる。
【００７９】なお、上記した実施形態では、画像入力装置の一例としてフィルムスキャナ１０を説明したが、本発明は、フラットベッドスキャナやデジタルカメラなど、イメージセンサやＡ／Ｄ変換器を有する画像入力装置であれば全てに適用できる。さらに、上記した実施形態では、画像データをＤＭＡ転送する装置（データ処理部１３）について説明したが、本発明は、画像データ以外のデータをＤＭＡ転送する装置にも適用できる。例えば、計測機器の内部において計測データをＤＭＡ転送する装置や、コンピュータの内部において有限要素法による解析データをＤＭＡ転送する装置、ＧＰＳ(Global Positioning System)の内部において位置データをＤＭＡ転送する装置に、本発明を適用することが考えられる。
【００８０】
【発明の効果】以上説明したように、本発明のデータ転送装置では、１回のＤＭＡ転送に要する期間内であって、第１信号（ライト信号）または第２信号（リード信号）の出力が終了した後に、次回のＤＭＡ転送に関わるアドレスを次回のＤＭＡ転送の開始に先立って決定しておくため、直ぐにデータのＤＭＡ転送を開始することができ、単一のメモリでもＤＭＡ転送の高速化が図られる。
|
| 【出願人】 |
【識別番号】０００００４１１２
【氏名又は名称】株式会社ニコン
|
| 【出願日】 |
平成１２年１０月２日（２０００．１０．２） |
| 【代理人】 |
【識別番号】１０００７２７１８
【弁理士】
【氏名又は名称】古谷 史旺
|
| 【公開番号】 |
特開２００２−１０８８０３（Ｐ２００２−１０８８０３Ａ） |
| 【公開日】 |
平成１４年４月１２日（２００２．４．１２） |
| 【出願番号】 |
特願２０００−３０２４２８（Ｐ２０００−３０２４２８） |
|