メモリバックアップ方式

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	メモリバックアップ方式
【発明者】	【氏名】細井秀明
【要約】	【課題】【解決手段】制御部２は、電源供給部４のオン・オフを検出する電源オン・オフ検出手段を備え、この電源オン・オフ検出手段が電源供給部４のオフを検出した後、データ格納部（ＳＤＲＡＭ）１をセルフリフレッシュ状態とし、電源供給部４のオンを検出するまでの間動作停止状態を継続する。

【特許請求の範囲】
【請求項１】データ格納部（ＳＤＲＡＭ）と、このデータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を制御する制御部と、前記セルフリフレッシュ処理の手順を格納する制御手順格納部（ＲＯＭ）と、これらの全てに動作電源を供給する電源供給部と、前記動作電源に代えて補助動作電源を供給する補助電源部とを備えるメモリバックアップ方式であって、前記制御部は、前記電源供給部のオン・オフを検出する電源オン・オフ検出手段と、所定の時間動作停止状態を継続する無処理状態継続手段とを有し、前記電源供給部のオフを検出したとき、前記データ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態とした後、動作停止状態となり、前記電源供給部のオンを検出するまでの間動作停止状態を継続することを特徴とするメモリバックアップ方式。
【請求項２】データ格納部（ＳＤＲＡＭ）と、このデータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を制御する制御部と、前記セルフリフレッシュ処理の手順を格納する制御手順格納部（ＲＯＭ）と、これらの全てに動作電源を供給する電源供給部と、前記動作電源に代えて補助動作電源を供給する補助電源部とを備えるメモリバックアップ方式であって、前記制御部及び前記制御手順格納部（ＲＯＭ）と、前記補助電源部との間に、両者を接続又は切断する補助電源供給スイッチ部が配置され、前記制御部は、前記電源供給部のオン・オフに従って前記補助電源供給スイッチ部をオフ・オンさせる補助電源オン・オフ手段を有し、前記電源供給部のオフを検出したとき、前記データ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態とした後、前記補助電源供給スイッチ部をオフさせることを特徴とするメモリバックアップ方式。
【請求項３】請求項１又は請求項２に記載のメモリバックアップ方式を有するファクシミリ装置であって、前記ファクシミリ装置に備えるメモリ受信用記憶部又はメモリ送信用記憶部は、前記データ格納部（ＳＤＲＡＭ）からなることを特徴とするファクシミリ装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、シンクロナスダイナミックランダムアクセスメモリを搭載する電子機器のメモリバックアップ方式に関する。
【０００２】
【従来の技術】近年の電子機器では、ランダムアクセスメモリ（ＲＡＭ）として、高速アクセス可能なシンクロナスダイナミックランダムアクセスメモリ（以後ＳＤＲＡＭと記す）が採用される場合が多い。このＳＤＲＡＭは、１個のトランジスタと１個のコンデンサから構成されるメモリセルの集合体である。データは電荷としてコンデンサに蓄積されるので、一定時間経過すると漏れ電流によって電位が低下し、時にはデータが消滅してしまう。これを防ぐために一定周期でデータの再書き込みが実行される。この処理は、通常リフレッシュ処理と呼ばれる。このリフレッシュ処理には電源が必要になる。更に、電源がオフされている場合の代替え電源も必要になってくる。通常代替え電源として、電池が採用されている。
【０００３】
【発明が解決しようとする課題】上記従来技術におけるリフレッシュ処理では、電源オフ時にマイクロコントローラ、ＲＯＭ（リードオンリメモリ）、ＳＤＲＡＭ等による消費電流が大きかった。その結果、長時間データを保持するためには供給電力容量の大きい高価な電池が必要とされていた。
【０００４】
【課題を解決するための手段】本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉データ格納部（ＳＤＲＡＭ）と、このデータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を制御する制御部と、上記セルフリフレッシュ処理の手順を格納する制御手順格納部（ＲＯＭ）と、これらの全てに動作電源を供給する電源供給部と、上記動作電源に代えて補助動作電源を供給する補助電源部とを備えるメモリバックアップ方式であって、上記制御部は、上記電源供給部のオン・オフを検出する電源オン・オフ検出手段と、所定の時間動作停止状態を継続する無処理状態継続手段とを有し、上記電源供給部のオフを検出したとき、前記データ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態とした後、動作停止状態となり、上記電源供給部のオンを検出するまでの間動作停止状態を継続することを特徴とするメモリバックアップ方式。
【０００５】〈構成２〉データ格納部（ＳＤＲＡＭ）と、このデータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を制御する制御部と、上記セルフリフレッシュ処理の手順を格納する制御手順格納部（ＲＯＭ）と、これらの全てに動作電源を供給する電源供給部と、上記動作電源に代えて補助動作電源を供給する補助電源部とを備えるメモリバックアップ方式であって、上記制御部及び上記制御手順格納部（ＲＯＭ）と、上記補助電源部との間に、両者を接続又は切断する補助電源供給スイッチ部が配置され、上記制御部は、上記電源供給部のオン・オフに従って上記補助電源供給スイッチ部をオフ・オンさせる補助電源オン・オフ手段を有し、上記電源供給部のオフを検出したとき、上記データ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態とした後、上記補助電源供給スイッチ部をオフさせることを特徴とするメモリバックアップ方式。
【０００６】〈構成３〉構成１又は構成２に記載のメモリバックアップ方式を有するファクシミリ装置であって、上記ファクシミリ装置に備えるメモリ受信用記憶部又はメモリ送信用記憶部は、上記データ格納部（ＳＤＲＡＭ）からなることを特徴とするファクシミリ装置。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例１の構成〉図１は、具体例１のメモリバックアップ方式のブロック図である。図１より、具体例１のメモリバックアップ方式は、データ格納部（ＳＤＲＡＭ）１と、制御部２と、制御手順格納部（ＲＯＭ）３と、電源供給部４と、補助電源部５と、ダイオードスイッチ６によって構成される。
【０００８】データ格納部（ＳＤＲＡＭ）１は、メモリバックアップ方式によってリフレッシュされるディジタルデータが格納されているシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）である。通常１個のトランジスタと１個のコンデンサから成るメモリセルの集合体によって構成されている。データは電荷としてコンデンサに蓄積されている。従って、一定時間放置すると漏れ電流により電位が低下してデータは消滅してしまう。これを防止するために一定周期ごとの再書き込みが必要とされる。この処理はリフレッシュ動作と呼ばれる。外部から指示されるタイミングによってリフレッシュ動作を行うことをオートリフレッシュといい、外部の指示に関係なくＳＤＲＡＭ自身によって行うことをセルフリフレッシュという。このセルフリフレッシュ期間中は外部からの読み出し、書き込みは中止される。また、セルフリフレッシュ動作中は、ＳＤＲＡＭの消費電力が通常動作中よりも低下するのが一般的である。
【０００９】制御部２は、所定のプログラムに従ってメモリバックアップ方式を制御する部分であり、中央処理装置（ＣＰＵ）２２とメモリコントローラ２３とリフレッシュコントローラ２４とを含むマイクロコントローラ２１と、このマイクロコントローラ２１を所定の時期にリセットするリセット回路２５とを備える。後に説明する電源供給部４のオン・オフを検出する電源オン・オフ検出手段と、上記データ格納部（ＳＤＲＡＭ）１のセルフリフレッシュの開始を指示する開始コマンドを出力してから、セルフリフレッシュの停止を指示する停止コマンドを出力するまでの所定の時間動作停止状態を継続する無処理状態継続手段とを備える部分である。この制御手段の詳細については動作の項で再度詳細に説明する。
【００１０】制御手順格納部３は、セルフリフレッシュの手順を格納するリードオンリメモリ（ＲＯＭ）である。上記制御部２が備える制御手段を所定のプログラムとして格納する部分である。電源供給部４は、メモリバックアップ方式の動作電源を供給する部分である。補助電源部５は、上記動作電源に代えて補助動作電源を供給する部分である。通常電池５２と電流を制限する抵抗５１を備える。
【００１１】ダイオードスイッチ６は、上記電源供給部４の稼動時は、動作電源を出力し、上記電源供給部４の非稼動時には、上記動作電源に代えて補助動作電源を出力する部分である。ここで電源供給部４の出力電圧をＶｐｕ、電池５２の出力電圧をＶｂａｔ（但しＶｐｕ≧Ｖｂａｔ）、ダイオードスイッチ６の出力電圧をＶｃｃとおいたとき以下の関係に定められる。
（１）電源供給部４の稼動時は、Ｖｃｃ＝Ｖｐｕ－（ダイオードＤ－１の順方向電圧降下）と定める。
（２）電源供給部４の非稼動時は、Ｖｃｃ＝Ｖｂａｔ－（抵抗５１の降下電圧）－（ダイオードＤ－２の順方向電圧降下）と定める。
【００１２】〈具体例１の動作〉具体例１の動作について説明する前に、本発明の改良点を鮮明にするために比較例を挙げて、その動作について説明する。比較例と、具体例１との構成の差異は、図１において比較例では電源供給部４からＣＰＵ２２へ向かう信号ＩＮＴＲＥＱ－Ｎ（図上２重線）が存在しないことのみである。従って、比較例の説明は図１を用いて行う。
【００１３】図２はリセット回路のタイムチャートである。図の上から順に、ａ入力は、電源供給部４（図１）の出力、ｂ入力は、ダイオードスイッチ６（図１）の出力、ｃ出力はリセット回路の出力をそれぞれ表している。図より、ａ入力がＬレベルからＨレベルに変化するとｃ出力は一定時間Ｌレベルを出力した後、Ｈレベルに変化する。又ｂ入力がＨレベルの時にａ入力がＨレベルからＬレベルに変化してもｃ出力はＬレベルを出力しない。更に、ａ入力がＬレベルのときにｂ入力がＬレベルに変化するとｃ出力がＬレベルを出力する。
【００１４】図３は、コマンド説明図である。一例として１０４８５７６×８ビット×２バンクで構成されるＳＤＲＡＭの場合の例である。上から順に説明する。ＲＥＡＤは、中央処理装置２２（図１）がデータ格納部１（図１）からデータを読み出すためのコマンドである。ＷＲＩＴは、中央処理装置２２（図１）がデータ格納部１（図１）にデータを書き込むためのコマンドである。ＡＣＴＶは、データ格納部１（図１）内部のバンクとＲＯＷアドレスとを指定するためのバンクアクティブコマンドである。ＲＥＦは、オートリフレッシュ動作を指示するためのオートリフレッシュコマンドである。ＳＥＬＦは、セルフリフレッシュ動作の開始を指示するためのセルフリフレッシュエントリーコマンドである。ＳＥＬＦＸは、セルフリフレッシュ動作の終了を指示するためのセルフリフレッシュイグジットコマンドである。
【００１５】図４は、コマンドのタイミングチャート（その１）である。図４の縦軸上に並ぶＣＬＫ、ＣＫＥ、ＣＳ１－Ｎ、ＲＡＳ－Ｎ、ＣＡＳ－Ｎ、ＷＲ－Ｎの各信号は、それぞれ図１上のメモリコントローラ２３が出力する同符号と同じ信号を表している。図４の横軸上に並ぶコマンド名ＲＦＦ、ＡＣＴＶ、ＲＥＡＤ、ＡＣＴＶ、ＷＲＩＴ、ＲＥＦ、ＳＥＬＦ、ＳＥＬＦＸは、図３の同名のコマンドを表している。制御部２（図１）は、縦軸上に並ぶ信号のレベルを制御することによって横軸上に並ぶコマンドを自由に生成する。
【００１６】ここで留意すべき点は以下の通りである。制御部２（図１）がセルフリフレッシュ動作の開始を指示（ＳＥＬＦ）した後セルフリフレッシュ動作の終了を指示（ＳＥＬＦＸ）するまではＣＫＥ信号以外の信号は全て任意レベルである。即ち、制御部２（図１）がＣＫＥ信号をＬレベルにしてＳＥＬＦコマンドを出力し、次にＣＫＥ信号をＨレベルにしてＳＥＬＦＸコマンドを出力するまでの間は、他の信号を一切出力する必要は無いということである。
【００１７】しかしながら、比較例の動作では、上記留意点にも関わらず制御部２（図１）がＣＫＥ信号をＬレベルにしてＳＥＬＦコマンドを出力して次にＣＫＥ信号をＬレベルにしてＳＥＬＦＸコマンドを出力するまでの間であっても、データ格納部１（図１）、制御部２（図１）、制御手順格納部３（図１）の全てに電源供給部４（図１）又は補助電源部５（図１）からダイオードスイッチの出力電圧Ｖｃｃが供給されている。更に、図２から分かるようにａ入力（図２）がＬレベルになってもｃ出力はＬレベルにならないのでマイクロコントローラ２は動作を継続し続けている。従って、電源供給部４（図１）が非稼動時には補助電源部５（図１）に過大な負荷が、課せられることになる。この弊害を取り除くために具体例１のメモリバックアップ方式は以下のように動作する。
【００１８】図５は、具体例１のメモリバックアップ方式の動作説明図である。（ａ）は、無処理状態継続手段に入るルーチンを、（ｂ）は、無処理状態継続手段から出るルーチンを表している。
【００１９】ステップＳ１～ステップＳ５に従って具体例１のメモリバックアップ方式の動作を説明する。ここで注意すべき点は、既に説明したように、具体例１のメモリバックアップ方式は図１において比較例と異なり電源供給部４からＣＰＵ２２へ向かう信号ＩＮＴＲＥＱ－Ｎ（図上２重線）が存在する。
【００２０】ステップＳ１電源供給部４（図１）が非稼動状態になると電源供給部４の出力電圧ＶｐｕがＨレベルからＬレベルに変化する、この変化はＩＮＴＲＥＱ－Ｎ信号となって中央処理装置２２へ割り込み入力される。このとき制御部２（図１）は、電源供給部が非稼動状態になったことを検出する。このステップを電源オン・オフ検出手段と定義する。
【００２１】ステップＳ２制御部２（図１）は、メモリコントローラ２３からデータ格納部１（図１）に向けてＳＥＬＦコマンド（図４）を出力する。その結果データ格納部１（図１）は、セルフリフレッシュ処理状態に入る。
ステップＳ３制御部２（図１）は、何も処理を行わない状態に入る。電源供給部４（図１）が稼動状態になるまで、この状態を継続する。このステップを無処理状態継続手段と定義する。
【００２２】次に電源供給部４（図１）が稼動状態に戻った場合について説明する。
ステップＳ４電源供給部４（図１）が稼動状態になると、電源供給部４の出力電圧ＶｐｕがＬレベルからＨレベルに変化する。この変化はリセット回路のａ入力へ入力され、ｃ出力がＨレベルからＬレベルへ変化し、一定時間後、再度Ｈレベルへ変化する。この時、制御部２（図１）は、電源供給部が稼動状態になったことを検出する。
ステップＳ５制御部２（図１）は、メモリコントローラ２３からデータ格納部１（図１）に向けてＳＥＬＦＸコマンド（図４）を出力する。その結果データ格納部１（図１）は、セルフリフレッシュ処理状態を終了して読み出し、書き込みが可能になる。
【００２３】〈具体例１の効果〉以上説明した具体例１のメモリバックアップ方式によれば、電源供給部が非稼動状態のとき制御部２（図１）は、無処理状態継続を維持し、ＳＤＲＡＭはセルフリフレッシュ状態とする事が可能となるので、その分小型で安価な電池を用いてデータ格納部に格納されているデータを長時間保持することが可能になる。
【００２４】〈具体例２の構成〉図６は、具体例２のメモリバックアップ方式のブロック図である。図６より、具体例２のメモリバックアップ方式は、データ格納部（ＳＤＲＡＭ）１と、制御部３２と、制御手順格納部（ＲＯＭ）３と、電源供給部４と、補助電源部５と、ダイオードスイッチ６と、補助電源供給スイッチ部３３によって構成される。
【００２５】以下、具体例１との差異のみについて説明する。制御部３２は、所定のプログラムに従ってメモリバックアップ方式を制御する部分であり、中央処理装置（ＣＰＵ）２２とメモリコントローラ２３とリフレッシュコントローラ２４とを含むマイクロコントローラ２１と、このマイクロコントローラ２１を所定の時期にリセットするリセット回路７６とを備える。後に説明する電源供給部４のオン・オフを検出する電源オン・オフ検出手段と、上記データ格納部（ＳＤＲＡＭ）１のセルフリフレッシュの開始を指示する開始コマンドを出力した後、セルフリフレッシュの停止を指示する停止コマンドを出力するまで、所定の時間動作停止状態を継続する無処理状態継続手段と、電源供給部４のオン・オフに従って後に説明する補助電源供給スイッチ部３３をオフ・オンさせる補助電源オン・オフ手段とを備える部分である。この制御手段の詳細については動作の項で再度詳細に説明する。
【００２６】補助電源供給スイッチ部３３は、制御部３２からＰＯＷ－ＣＮＴ信号を受け入れて制御部３２と制御手順格納部３に供給する補助供給電源をオン・オフする部分であり、オアゲート３４、トランジスタ３５、抵抗３６を備える。その他の構成部分は全て具体例１と同様なので説明を割愛する。
【００２７】〈具体例２の動作〉図７は、具体例２のメモリバックアップ方式の動作説明図である。（ａ）は、無処理状態継続手段に入るルーチンを、（ｂ）は、無処理状態継続手段から出るルーチンを表している。図８は、具体例２の処理ステップのタイミングチャートである。図８の縦軸に並ぶ電源ユニット出力、ＰＯＷ－ＣＮＴ、２入力オアゲート出力、エミッタ端子出力、リセット回路出力は、それぞれ、図６の電源ユニット出力７１、ＰＯＷ－ＣＮＴ７２、２入力オアゲート出力７３、エミッタ端子出力７４、リセット回路出力７５、を表している。横軸には図７のステップＳ１～ステップＳ７のタイミングを表している。
【００２８】図７のステップＳ１～ステップＳ７に従って具体例２のメモリバックアップ方式の動作を説明する。
ステップＳ１電源供給部４（図６）が非稼動状態になると電源供給部４の出力電圧ＶｐｕがＨレベルからＬレベルに変化する、この変化はＩＮＴＲＥＱ－Ｎ信号となって中央処理装置２２へ割り込み入力される。このとき制御部３２（図６）は、電源供給部が非稼動状態になったことを検出する。このステップを電源オン・オフ検出手段と定義する。
【００２９】ステップＳ２制御部３２（図６）は、メモリコントローラ２３からデータ格納部１（図６）に向けてＳＥＬＦコマンド（図４）を出力する。その結果データ格納部１（図６）は、セルフリフレッシュ処理状態に移行する。
ステップＳ３制御部３２（図６）は、補助電源供給スイッチ部３３（図６）へＰＯＷ－ＣＮＴ７２信号（ＨレベルからＬレベルに変化）を出力して補助電源供給スイッチ部３３（図６）をオフする。その結果補助電源供給スイッチ部はオフされ制御部３２（図６）と制御手順格納部３への補助動作電源の供給が停止される。このステップを補助電源供給オン・オフ手段と定義する。
【００３０】ステップＳ４制御部３２（図６）は、何も処理を行わない状態に入る。電源供給部４（図６）が稼動状態になるまで、この状態を継続する。このステップを無処理状態継続手段と定義する。
【００３１】次に電源供給部４（図６）が稼動状態に戻った場合について説明する。
ステップＳ５電源供給部４（図６）が稼動状態になると電源供給部４の出力電圧ＶｐｕがＬレベルからＨレベルに変化し、やや遅れてリセット回路出力がＨレベルになる。制御部３２（図６）は、電源供給部が稼動状態になったことを検出する。
【００３２】ステップＳ６制御部３２（図６）は、メモリコントローラ２３からデータ格納部１（図６）に向けてＳＥＬＦＸコマンド（図４）を出力する。その結果データ格納部１（図６）は、セルフリフレッシュ処理状態を終了して読み出し、書き込みが可能になる。
ステップＳ７制御部３２（図６）は、補助電源供給スイッチ部３３（図６）へＰＯＷ－ＣＮＴ７２信号（ＬレベルからＨレベルに変化）を出力して、次に電源供給部４（図６）が非稼動状態になり、ＶｐｕがＨレベルからＬレベルに変化しても補助電源供給スイッチ部３３（図６）がオンし続けるようにしておく。このステップを補助電源供給オン・オフ手段と定義する。
【００３３】〈具体例２の効果〉以上説明した具体例２のメモリバックアップ方式によれば、電源供給部が非稼動状態のとき補助動作電源はデータ格納部のみに供給されるので、より一層小型で安価な電池を用いてデータ格納部に格納されているデータを長時間保持することが可能になる。
【００３４】〈具体例３の構成〉具体例３は、上記具体例１又は具体例２で説明したメモリバックアップ方式をファクシミリ装置に採用した場合について説明する。図９は、具体例３の構成のブロック図である。図９より、具体例１又は具体例２で説明したメモリバックアップ方式を採用したファクシミリ装置は、マイクロコントローラ６１と、ＲＯＭ６２と、ＳＤＲＡＭ６３と、符号化／復号化部６４と、ＭＯＤＥＭ（モデム）６５と、網制御部６６を備える。
【００３５】マイクロコントローラ６１は、装置全体の動作を制御する部分であり、具体例１及び具体例２における制御部２（図１）又は制御部３２（図６）を兼務する部分である。ＲＯＭ６２は、マイクロコントローラ６１によって実行される制御プログラムを格納する部分である。具体例１及び具体例２における制御手順格納部３（図１）を兼務する部分である。
【００３６】ＳＤＲＡＭ６３は、相手方ファクシミリ装置との間で送受される画像データを一時的に記憶し、画像データの送受信バッファの機能を有する部分である。具体例１及び具体例２におけるデータ格納部１（図１）に相当する部分である。符号化／復号化部６４は、送信される画像データを圧縮・復元する部分である。ＭＯＤＥＭ（モデム）６５は、送信信号の変調と受信信号の復調を行う部分である。網制御部６６は、電話回線に接続され相手方ファクシミリ装置との接続及び切断を制御する部分である。
【００３７】〈具体例３の動作〉具体例１又は具体例２で説明したメモリバックアップ方式を採用したファクシミリ装置の動作について図９を用いて送信時と受信時に分けて説明する。
【００３８】（１）送信時の動作スキャナ６７によって読み込まれた原稿の画像データは、符号化／復号化部６４で符号化され順次ＳＤＲＡＭ６３（具体例１又は具体例２のデータ格納部に相当する部分）に格納される。このデータは順次読み出されＭＯＤＥＭ６５に入力される。ここで所定のＩＴＵ勧告に従って変調され、網制御部６６から回線を経由して相手方ファクシミリ装置へと送信される。
【００３９】リアルタイム送信では、原稿読み取り、符号化、ＳＤＲＡＭ６３への蓄積と、ＳＤＲＡＭ６３からの読み出し、変調、送信が並行して行われる。メモリ送信では、全ての原稿の読み取り、符号化、ＳＤＲＡＭ６３への蓄積が完了した後、ＳＤＲＡＭ６３からの読み出し、変調、送信が行われる。時刻指定メモリ送信では、ユーザによって指定された時刻まで送信データはメモリに蓄積されたままになる。
【００４０】（２）受信時の動作相手方ファクシミリ装置より回線経由で送られてくる変調された符号化データは、網制御部６６からＭＯＤＥＭ６５へ入力され、変調されて順次ＳＤＲＡＭ６３に蓄積される。このＳＤＲＡＭ６３に蓄積されたデータは、順次読み出され、符号化／復号化部６４で画像データへ復号化された後、プリンタ６８へ送られて記録紙に印刷される。
【００４１】リアルタイム受信では、復調、ＳＤＲＡＭ６３への蓄積と、ＳＤＲＡＭ６３からの読み出し、復号化、印刷が並行して行われる。即ち、受信しながら印刷が行われる。メモリ受信では、受信したデータを復調しＳＤＲＡＭ６３に蓄積されるが、印刷は行われない。プリンタ６８において印刷未準備の場合（例えば、記録紙無し、トナー無し、等を検出した場合）に自動的に行われる。メモリ受信したことは、操作／表示パネル６９に表示され、ユーザによって印刷未準備状態が解除（記録紙、トナーの補給等）されると、ＳＤＲＡＭ６３からの読み出し、復号化、印刷が行われる。印刷未準備状態が解除されるまで受信データはメモリに蓄積されたままとなる。
【００４２】〈具体例３の効果〉以上説明したように本発明によるメモリバックアップ方式をファクシミリ装置に採用することによって、停電等によって電源がオフされてもＳＤＲＡＭ６３に格納されている受信内容又は送信内容は消滅することなく保持される。

【出願人】	【識別番号】５９１０４４１６４【氏名又は名称】株式会社沖データ
【出願日】	平成１２年９月２９日（２０００．９．２９）
【代理人】	【識別番号】１０００８２０５０【弁理士】【氏名又は名称】佐藤幸男
【公開番号】	特開２００２－１０８７２５（Ｐ２００２－１０８７２５Ａ）
【公開日】	平成１４年４月１２日（２００２．４．１２）
【出願番号】	特願２０００－２９７７４０（Ｐ２０００－２９７７４０）