| 【発明の名称】 |
デバッグ方法 |
| 【発明者】 |
【氏名】竹田 修治
|
| 【要約】 |
【課題】デバッガを接続した状態でフラッシュメモリの動作確認を行いたい場合、エミュレーションメモリを一旦別のエリア（例えばＲＡＭエリア）に割り付けてから行う必要があった。
【解決手段】データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 |
【特許請求の範囲】
【請求項１】 データの書き込みや消去を電気的に行えるメモリと、このメモリにデータを書き込むことができるマイクロプロセッサからなる装置において、エミュレーションメモリを内蔵したデバッガを接続する際に、デバッガの接続を自動認識して前記メモリのマッピングエリアを変更することによってデバッガから直接前記メモリに対してアクセスできる状態でデバッグを行うデバッグ方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリと、フラッシュメモリにデータを書き込むことができるマイクロプロセッサからなる装置におけるデバッグ方法に関する。
【０００２】
【従来の技術】従来、プログラム格納デバイスとして使用されるフラッシュメモリと、該メモリにデータを書き込むことができるマイクロプロセッサからなる装置において、本装置のデバッグのためにエミュレーションメモリを内蔵したデバッガを接続する場合、デバッガを取り外した場合と同一のプログラムを動作させるためにはデバッガ内のエミュレーションＲＡＭとフラッシュメモリを図３に示すように同一エリアにマッピングする必要があった。
【０００３】
【発明が解決しようとする課題】ところが、デバッガ内のエミュレーションメモリとフラッシュメモリを同一エリアにマッピングした場合、デバッガを接続した状態ではフラッシュメモリに対してアクセスすることができなくなってしまう。従って、デバッガを接続した状態でフラッシュメモリの動作確認を行いたい場合、エミュレーションメモリを一旦別のエリア（例えばＲＡＭエリア）に割り付けてから行う必要があった。また、デバッガ上でプログラムを修正した後、修正されたプログラムをフラッシュメモリに書き込みたい場合にもデバッガ上から直接フラッシュメモリに対してアクセスできないため、一旦プログラムを外部に保存した後にデバッガのエミュレーションメモリをフラッシュメモリとは別のエリアに割り付けた後でなければ、デバッガからフラッシュメモリに対して書き込む事ができなかった。本発明は、デバッガのエミュレーションメモリの割付を変更することなくフラッシュメモリに対してアクセス可能とするデバッグ方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記問題を解決するため、本発明はデータの書き込みや消去を電気的に行えるメモリと、このメモリにデータを書き込むことができるマイクロプロセッサからなる装置において、エミュレーションメモリを内蔵したデバッガを接続する際に、デバッガの接続を自動認識して前記メモリのマッピングエリアを変更することによってデバッガから直接前記メモリに対してアクセスできる状態でデバッグを行う。
【０００５】
【発明の実施の形態】以下、本発明の実施例を図に基づいて説明する。図１は実施例の電子装置の電気的構成を示すブロック図である。ただし、本図では接続されるデバッガ８は装置内のＲＡＭエリア５にモニタプログラムを常駐させて実ＣＰＵを使用したデバッグを行うＲＯＭエミュレータタイプとし、更に説明を簡略化するために、フラッシュメモリ６やデバッガ８内のエミュレーションメモリのアクセスに関係する個所のみ示しており、デバッガをコントロールするホストシステムとの接続等については省略している。本図において、電子装置１内には全体を制御するＣＰＵ２、周辺コントロール回路３、アドレスおよびデータバス４、データを一時格納するＲＡＭ５、システム動作用プログラムを格納するフラッシュメモリ６、フラッシュメモリ６とデバッガ８内のエミュレーションメモリのマッピングをコントロールするマッピング切り替え回路７、エミュレーションメモリ内蔵のＲＯＭエミュレータタイプのデバッガ８を接続するためのコネクタ９が設けられている。上記構成を有する電子装置１を用いてデバッグを行う場合について説明する。周辺コントロール回路３から出力されるＲＡＭ用チップセレクト信号３ｃは常時ＲＡＭ５に対してのみ出力されるが、フラッシュメモリ６またはデバッガ内蔵のエミュレーションメモリ用チップセレクト信号３ａは、デバッガ８の装着有無をマッピング切り替え回路７が自動判別することによってフラッシュメモリ用チップセレクト７ａ信号を出力するか、ブートデバイス搭載外部装置用チップセレクト信号７ｂを出力するか決定するようになっている。即ち、デバッガ８が装着されていない場合には、デバッガ接続検出信号８ａはインアクティブ状態となっており、この信号をマッピング切り替え回路７が検出してフラッシュメモリ６のマッピングを図３に示すようにブートストラップエリアにマッピングする。従って、電源投入時には本電子装置１はフラッシュメモリ６に対してフラッシュメモリ用チップセレクト７ａ信号を出力し、フラッシュメモリ６に内蔵されたプログラムから起動する。一方、デバッガ８が接続された状態ではデバッガ接続検出信号８ａがアクティブ状態となっており、この信号をマッピング切り替え回路７が検出して図２に示すようにブートストラップエリアにマッピングされるのはデバッガ内蔵のエミュレーションメモリとし、フラッシュメモリ６は別エリアにリマッピングする。従って、電源投入時にはデバッガ内蔵のエミュレーションメモリに対してブートデバイス搭載外部装置用チップセレクト信号７ｂを出力し、デバッガ内蔵のエミュレーションメモリに格納されたプログラムから起動させることができる。また、この場合にはマッピング切り替え回路７によって、フラッシュメモリは別のエリアにリマッピングされているため、デバッガ８から起動後自由にフラッシュメモリにアクセスすることが可能となる。
【０００６】
【発明の効果】以上述べたように、本発明によれば、デバッガを装着した状態でフラッシュメモリに対してアクセスが可能となり、効率の良いデバッグを行うことができる。また、デバッグしたプログラムをそのままデバッガからフラッシュメモリに書き込む事も可能となる。
|
| 【出願人】 |
【識別番号】０００００６６２２
【氏名又は名称】株式会社安川電機
|
| 【出願日】 |
平成１２年１０月３日（２０００．１０．３） |
| 【代理人】 |
|
| 【公開番号】 |
特開２００２−１０８６４８（Ｐ２００２−１０８６４８Ａ） |
| 【公開日】 |
平成１４年４月１２日（２００２．４．１２） |
| 【出願番号】 |
特願２０００−３０３１８１（Ｐ２０００−３０３１８１） |
|