| 【発明の名称】 |
デバック機能を備えた電子機器 |
| 【発明者】 |
【氏名】小伊勢 祥二
|
| 【要約】 |
【課題】コストの低減を実現してデバック処理を実行することができる【解決手段】 プログラムに従って所定の処理を行うＣＰＵ１１と、ＣＰＵ１１が実行するアプリケーション処理プログラム、当該アプリケーション処理プログラムに対するデバックをするデバック処理プログラムが格納されるメモリ１３と、複数の論理モジュール及び各論理モジュールを接続する配線領域とを有する論理デバイス１２とを備える。ＣＰＵ１１は、論理デバイス１２の論理モジュール及び配線領域を書き換え変更して外部モニタ装置２と接続するためのデバック用インターフェースとして機能させ、外部モニタ装置２からの制御信号に従ってデバック処理プログラムによりアプリケーション処理プログラムのデバック処理を実行する。
【解決手段】プログラムに従って所定の処理を行うＣＰＵ１１と、ＣＰＵ１１が実行するアプリケーション処理プログラム、当該アプリケーション処理プログラムに対するデバックをするデバック処理プログラムが格納されるメモリ１３と、複数の論理モジュール及び各論理モジュールを接続する配線領域とを有する論理デバイス１２とを備える。ＣＰＵ１１は、論理デバイス１２の論理モジュール及び配線領域を書き換え変更して外部モニタ装置２と接続するためのデバック用インターフェースとして機能させ、外部モニタ装置２からの制御信号に従ってデバック処理プログラムによりアプリケーション処理プログラムのデバック処理を実行する。 |
【特許請求の範囲】
【請求項１】 プログラムに従って所定の処理を行う処理部と、上記処理部が実行するアプリケーション処理プログラム、当該アプリケーション処理プログラムに対するデバックをするデバック処理プログラムが格納される記憶手段と、複数の論理モジュール及び各論理モジュールを接続する配線領域とを有する論理デバイスとを備え、上記処理部は、上記論理デバイスの論理モジュール及び配線領域を書き換え変更して外部装置と接続するためのデバック用インターフェースとして機能させ、上記外部装置からの制御信号に従って上記デバック処理プログラムにより上記アプリケーション処理プログラムのデバック処理を実行することを特徴とするデバック機能を備えた電子機器。
【請求項２】 上記処理部は、上記論理デバイスが上記デバック用インターフェースとして機能するか否かを検出し、検出結果に基づいて上記記憶手段に記憶された起動するプログラムを切り替える制御をすることを特徴とするデバック機能を備えた電子機器。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、例えばＣＰＵ（Central Processing Unit）により主たる処理がなされる電子機器であって、内部にデバック用プログラムを記憶してデバック処理をも行うデバック機能を備えた電子機器に関する。
【０００２】
【従来の技術】従来より、例えばＣＰＵ等により起動するアプリケーション処理プログラムのデバック処理を行うデバッガが知られている。このデバッガは、装置を製造した後に、装置が正確に作動するかの検査をするのに使用されることが多い。また、従来より、アプリケーション処理プログラムを起動することで機器本来の処理がＣＰＵにより実行されるとともに、内部にデバック用プログラムを記憶した電子機器が知られている。
【０００３】この電子機器１００は、例えば図４に示すように構成されていた。この電子機器１００は、ＣＰＵ１０１、論理デバイス１０２、メモリ１０３、デバック用インターフェース１０４、プログラム切り替え部１０５とがデータバス１０６に接続されて構成されている。また、この電子機器１００は、ユーザにより表示内容が確認される外部モニタ装置１１０がデバック用インターフェース１０４と接続されている。
【０００４】この電子機器１００において、メモリ１０３には、機器本来の処理をＣＰＵ１０１で実行するためのアプリケーション処理プログラム、ＣＰＵ１０１によりデバック処理を実行するためのデバック処理プログラムが格納されている。
【０００５】この電子機器１００において、論理デバイス１０２は、例えばＣＰＬＤ（Complex Programmale Logic Device）や、ＦＰＧＡ（Field Programmable Gate Array）と呼ばれるデバイスで構成される。この論理デバイス１０２は、プログラム可能な多数の論理モジュールと、各論理モジュール間を接続する配線領域を有して構成されている。電子機器１００は、メモリ１０３に格納されたアプリケーション処理プログラムを実行するに際して、論理デバイス１０２の論理モジュールを外部のとの入出力インターフェース回路として機能させる。ここで、論理デバイス１０２を入出力インターフェース回路として機能させるには、ＣＰＵ１０１により論理デバイス１０２内部の論理モジュールをアプリケーション処理用の入出力インターフェース回路に書き換える必要がある。
【０００６】この電子機器１００では、デバック処理を行うに際しては、メモリ１０３に格納されたデバック処理プログラムを起動し、デバック用インターフェース１０４、外部モニタ装置１１０を使用する。外部モニタ装置１１０は、例えばパーソナルコンピュータからなり、ユーザの操作内容を入力するための入力機能と、ユーザにデバック処理内容を提示する表示機能と有し、デバック処理プログラムへのコマンドの入力或いは出力をモニタする。
【０００７】このような電子機器１００において、プログラム切り替え部１０５は、例えばＤＩＰＳＷ等からなり、アプリケーション処理プログラム及びデバック処理プログラムがメモリ１０３に記憶されている場合には、起動時にいずれかのプログラムをＣＰＵ１０１で起動するかを選択する。この電子機器１００では、例えば製品を作製して出荷するに際して動作確認をするときにデバック処理プログラムを起動して上述のデバック処理を実行する。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の電子機器１００では、機器本来の処理がアプリケーション処理プログラムで実行する内容であり、製品作製時に使用するデバック用インターフェース１０４、メモリ１０３内のデバック処理プログラム、プログラム切り替え部１０５が不要となってしまう。したがって、従来の電子機器１００では、希にしか使用されないデバック機能を搭載することにより、商品化するにあたりコストアップの要因となっていた。
【０００９】また、従来の電子機器１００では、商品の出荷段階でデバック用インターフェース１０４、デバック処理プログラムやプログラム切り替え部１０５を削除した構成とする場合であっても、余計な工数が必要となる。更に、電子機器１００からデバック用インターフェース１０４、デバック処理プログラム、及びプログラム切り替え部１０５を削除してしまうと、市場においてトラブルが発生したときにデバック処理を実行することができないという問題がある。
【００１０】そこで、本発明は、上述した実情に鑑みて提案されたものであり、コストの低減を実現してデバック処理を実行することができるデバック機能を備えた電子機器を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上述の課題を解決するために、プログラムに従って所定の処理を行う処理部と、上記処理部が実行するアプリケーション処理プログラム、当該アプリケーション処理プログラムに対するデバックをするデバック処理プログラムが格納される記憶手段と、複数の論理モジュール及び各論理モジュールを接続する配線領域とを有する論理デバイスとを備え、上記処理部は、上記論理デバイスの論理モジュール及び配線領域を書き換え変更して外部装置と接続するためのデバック用インターフェースとして機能させ、上記外部装置からの制御信号に従って上記デバック処理プログラムにより上記アプリケーション処理プログラムのデバック処理を実行する。
【００１２】本発明によれば、デバック処理を行うに際して、デバック用インターフェースとして機能する論理デバイスを利用して外部装置と接続して、外部装置からの制御信号に従ってデバック処理プログラムを実行してアプリケーション処理プログラムのデバックをする。
【００１３】また、本発明において、上記処理部は、上記論理デバイスが上記デバック用インターフェースとして機能するか否かを検出し、検出結果に基づいて起動する処理プログラムを切り替える制御をする。
【００１４】本発明によれば、論理デバイスがデバック用インターフェースとして機能するときにはデバック処理プログラムを起動し、論理デバイスがデバック用インターフェースとして機能しないときにはアプリケーション処理プログラムを実行する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。
【００１６】本発明は、例えば図１に示すように構成された電子機器１に適用される。
【００１７】この電子機器１は、ＣＰＵ１１、論理デバイス１２、メモリ１３がデータバス１４に接続されて構成されている。また、この電子機器１は、論理デバイス１２を介して外部モニタ装置２と接続されている。
【００１８】外部モニタ装置２は、例えばパーソナルコンピュータからなり、ユーザが操作する操作入力機能、各種内容を表示する表示機能、電子機器１の論理デバイス１２と接続して情報の送受信をする送受信機能を備える。
【００１９】この電子機器１において、メモリ１３には、アプリケーション処理プログラム、当該アプリケーション処理プログラムのデバック処理をするためのデバック処理プログラムが格納される。このアプリケーション処理プログラムは、電子機器１が機器本来の目的を達成するためのプログラムとなっている。
【００２０】ＣＰＵ１１は、メモリ１３に格納されたアプリケーション処理プログラムを読み出して実行することで機器本来の処理をする。このとき、ＣＰＵ１１は、論理デバイス１２を入出力回路として機能するように書き換えてアプリケーション処理プログラムに従った処理をする。
【００２１】また、ＣＰＵ１１は、外部モニタ装置２からのコマンドに制御されてメモリ１３に格納されたデバック用プログラムを起動する。このとき、ＣＰＵ１１は、論理デバイス１２をデバック用インターフェースとして機能するように書き換えてデバック用プログラムに従った処理をする。
【００２２】論理デバイス１２は、例えばＣＰＬＤ（Complex Programmale Logic Device）や、ＦＰＧＡ（Field Programmable Gate Array）からなり、複数の論理モジュール及び各論理モジュールを接続する配線領域とを有する。論理デバイス１２において、各論理モジュールは、ＣＰＵ１１又は外部モニタ装置２によりその内容が書き換えられ、書き換え内容に応じて各種処理を実行する。
【００２３】論理デバイス１２は、ＣＰＵ１１がアプリケーション処理プログラムを実行したときの入出力回路、外部モニタ装置２と接続してアプリケーション処理プログラムのデバックをするためのデバック用インターフェースとして機能する。
【００２４】論理デバイス１２は、ＦＰＧＡで構成された場合には図２に示すように、プログラム可能なコンフィグレーションメモリと呼ばれるＣＬＢ（ギャブル ロジック ブロック）２１を規則的に並列し、且つ、各ＣＬＢ２１間に配線領域２２を分散配置して形成され、信号入出力をする入出力ブロック２３を備える。これにより、論理デバイス１２は、使用者において書き換え可能な大規模なゲートの論理を実現する。そして、この論理デバイス１２は、ＣＬＢ２１及び配線領域２２が書き換えられて所望の論理を実現する。論理デバイス１２は、ＣＬＢ２１としてＳＲＡＭ（Static Random Access Memory）セル、ＥＰＲＯＭ（Erasable andProgrammable Read Only Memory）、アンチヒューズが使用可能である。なお、ＣＬＢ２１は、ＥＰＲＯＭとすることで、同じサイズの書き込みをする場合にはより小さなＣＬＢ２１を使用することができる。
【００２５】本例において、論理デバイス１２は、ＣＰＵ１１がアプリケーション処理プログラムを実行するに際しての入出力部等の周辺回路、外部モニタ装置２と接続するためのデバック用インターフェースとして機能するようにＣＬＢ２１、配線領域２２及び入出力ブロック２３の設定がされる。
【００２６】つぎに、アプリケーション処理プログラムのデバック処理を行うときの処理手順について図３を参照して説明する。
【００２７】図３によれば、先ず、ステップＳＴ１において、ＣＰＵ１１又は外部モニタ装置２により論理デバイス１２の書き換えをする。このとき、ＣＰＵ１１又は外部モニタ装置２は、デバック処理をするためにＣＬＢ２１、配線領域２２、入出力ブロック２３を設定して論理デバイス１２をデバック用インターフェースとして機能させる。
【００２８】次のステップＳＴ２において、ＣＰＵ１１又は外部モニタ装置２は、電子機器１全体の設定などをリセットする処理をする。
【００２９】次のステップＳＴ３において、ＣＰＵ１１又は外部モニタ装置２は、ステップＳＴ２でリセットしたことに応じて論理デバイス１２がデバック用インターフェースとしての機能を有するか否かのチェックをする。
【００３０】ここで、ＣＰＵ１１又は外部モニタ装置２は、図示しない論理デバイス１２内のレジスタを参照して、論理デバイス１２の設定内容をチェックする。すなわち、論理デバイス１２内のレジスタには、ＣＰＵ１１の入出力回路のみが設定されているのか、ＣＰＵ１１の入出力回路及びデバック処理インターフェースが設定されているのか、デバック用インターフェースのみが設定されているのかを、レジスタに格納されている値を参照して判定をする。
【００３１】また、ＣＰＵ１１又は外部モニタ装置２は、電子機器１をリセットした後にデバック用インターフェースとして機能を有するか否かを判定するようにプログラムされているものとする。
【００３２】次のステップＳＴ４において、ＣＰＵ１１又は外部モニタ装置２は、ステップＳＴ３のチェック結果を判定し、論理デバイス１２がデバック用インターフェースとして機能するときにはステップＳＴ５に進み、デバック用インターフェースとして機能しないときにはステップＳＴ６に進む。
【００３３】ステップＳＴ５において、外部モニタ装置２は、予めメモリ１３に記憶されたアプリケーション処理プログラムのデバックをするために、デバック処理を制御するためのコマンドを論理デバイス１２を介してＣＰＵ１１に出力することで、ＣＰＵ１１のデバック処理を制御する。すなわち、外部モニタ装置２は、先ず、メモリ１３に格納されたデバック処理プログラムを起動するようにＣＰＵ１１を制御し、コマンドをＣＰＵ１１に出力することでアプリケーション処理プログラムのデバック処理を制御する。ここで、外部モニタ装置２は、ユーザの操作によりコマンドを生成するとともに、コマンドやデバック処理内容をモニタする。
【００３４】ステップＳＴ６において、ＣＰＵ１１は、メモリ１３に記憶されたアプリケーション処理プログラムを起動し、論理デバイス１２を入出力回路として使用してアプリケーション処理を実行する。
【００３５】したがって、上述の電子機器１によれば、論理デバイス１２をアプリケーション処理における入出力回路、及びデバック処理におけるデバック処理インターフェースとして機能させることで、デバック処理のみのための専用のデバック用インターフェースをハードウェアで構成する必要がなく、更にはアプリケーション処理に不要な専用のデバック用インターフェースを搭載する必要がない。したがって、この電子機器１によれば、アプリケーション処理のみを実行する商品と同じ構成でアプリケーション処理プログラムのデバック処理を行うことができる。したがって、この電子機器１によれば、コストの低減を実現しつつデバック処理を実行することができる。
【００３６】また、上述の電子機器１によれば、アプリケーション処理プログラム及びデバック処理プログラムをメモリ１３に格納し、デバック処理を行う必要があるときのみＤＩＰＳＷ等のプログラム切替手段によりプログラムの切り換えを行う必要が無い。したがって、電子機器１によれば、装置のコスト低減を実現することができる。
【００３７】更に、電子機器１によれば、内部のデバック処理プログラムを格納することで、デバックを行うのに別個のデバック用ハードウェアを開発する必要が無く、開発費の削減をすることができる。
【００３８】更にまた、電子機器１によれば、商品が出荷された後にデバック処理が必要となったときでも、論理デバイス１２をデバック用インターフェースとして機能させることにより、容易にデバック処理を実行することができる。
【００３９】
【発明の効果】本発明によれば、論理デバイスの論理モジュール及び配線領域を書き換え変更して外部装置と接続するためのデバック用インターフェースとして機能させ、外部装置からの制御信号に従って上記デバック処理プログラムによりアプリケーション処理プログラムのデバック処理を実行することができるので、装置本来の処理でないデバック用インターフェースをハードウェアで構成する必要が無く、コストの低減を実現してデバック処理を実行することができる。
|
| 【出願人】 |
【識別番号】０００００５８３２
【氏名又は名称】松下電工株式会社
|
| 【出願日】 |
平成１２年９月２６日（２０００．９．２６） |
| 【代理人】 |
【識別番号】１０００８３８０６
【弁理士】
【氏名又は名称】三好 秀和 （外４名）
|
| 【公開番号】 |
特開２００２−１０８６４６（Ｐ２００２−１０８６４６Ａ） |
| 【公開日】 |
平成１４年４月１２日（２００２．４．１２） |
| 【出願番号】 |
特願２０００−２９２６０２（Ｐ２０００−２９２６０２） |
|