データ処理装置及びその装置の検査方法

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	データ処理装置及びその装置の検査方法
【発明者】	【氏名】細井浩一
【要約】	【課題】メモリ等の回路素子、あるいは基板のパターン不良等を適切に発見することのできるデータ処理装置を提供すること。【解決手段】プリンタのメイン基板におけるセントロニクス等のコネクタと、メイン基板内のメモリコントローラ２０５との間に、セントロニクスインターフェース手段２０２と並列に増設回路２０３を設ける。又、前記コネクタとメイン基板内のメモリコントローラ２０５との間の接続経路を、通常のセントロニクスとして使用する経路と、増設回路２０３を用いる経路とに切り換える切換手段２０１、２０４を設ける。増設回路２０３にて、パーソナルコンピュータ２００から８ビットずつ送信されるアドレスデータ、書き込みデータを、３２ビットデータに形成し、メモリコントローラ２０５に出力し、所定のアドレスにマッピングされたデバイスに対するデータの書き込みを行う。同様にして読み取りを行う。

【特許請求の範囲】
【請求項１】外部のデータ処理装置と通信回線を形成するための回線端手段と、メモリマップ上に割り当てられ、前記データ通信に用いるデータを処理し、または該データに基づいて動作する被制御手段と、アドレス情報データに基づく前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御を行う制御手段と、前記回線端手段と前記制御手段との間に接続され、前記通信回線を介したデータ通信を行うためのインターフェース手段と、前記回線端手段と前記制御手段との間に接続され、前記通信回線を介して送信されるコマンドデータに基づき、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記制御手段に出力すると共に、前記制御手段から出力される前記主データを前記通信回線を介して送信するデータ変換手段と、前記回線端手段と前記制御手段との間の接続経路を、前記インターフェース手段または前記データ変換手段の何れかに切り換える切換手段と、を備えたことを特徴とするデータ処理装置。
【請求項２】前記切換手段は、手動で切り換え可能な機械的スイッチであることを特徴とする請求項１記載のデータ処理装置。
【請求項３】前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅よりも少なく設定されており、前記データ変換手段は、前記通信回線を介して送信されるデータを、所定ビット数毎に分けてアドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを所定ビット数毎に分けて入力及び送信する、ことを特徴とする請求項１または２記載のデータ処理装置。
【請求項４】前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅と同じ幅に設定されており、前記データ変換手段は、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを入力及び送信する、ことを特徴とする請求項１または２記載のデータ処理装置。
【請求項５】前記被制御手段は、前記主データの書き込み及び読み取りが可能な記憶手段であり、前記制御手段は、該記憶手段の書き込み及び読み取り動作を制御する記憶制御手段であることを特徴とする請求項１ないし４のいずれか１記載のデータ処理装置。
【請求項６】前記データ処理装置は、前記外部のデータ処理装置としてのコンピュータ装置に対し、前記回線端手段としてのコネクタ手段を介して接続される画像形成装置であることを特徴とする請求項１ないし５のいずれか１記載のデータ処理装置。
【請求項７】前記コネクタ手段は、パラレルポート用のコネクタ手段であることを特徴とする請求項６記載のデータ処理装置。
【請求項８】請求項１ないし７のいずれか１記載のデータ処理装置を用いて前記被制御手段の検査を行う検査方法であって、前記切換手段により、前記回線端手段と前記制御手段との間の接続経路を、前記データ変換手段に切り換える工程と、前記外部のデータ処理装置から前記被制御手段を選択するアドレス情報データを送信する工程と、前記外部のデータ処理装置から前記被制御手段に出力する前記主データを送信する工程と、前記外部のデータ処理装置から前記被制御手段を選択するアドレス情報データを送信する工程と、前記データ変換手段から送信される、前記被制御手段から入力する前記主データを受信する工程と、前記受信した前記主データと前記送信した前記主データとの対応関係を確認する工程と、を備えたことを特徴とするデータ処理装置の検査方法。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、データ入出力用のポートを用いて、内部回路へのデータの書き込みあるいは内部回路からのデータの読み取りが可能なデータ処理装置、及びその装置を用いた検査方法の技術分野に属するものである。
【０００２】
【従来の技術】従来のプリンタ等の画像形成装置においては、ＣＰＵ、ＲＡＭ及びＲＯＭ等のメモリ、並びにＡＳＩＣ等を有する制御基板が備えられている。生産時においては、この制御基板への回路素子の接続等が正しく行われているか、あるいは回路素子が正しく動作しているか否かの評価テストが行われる。また、生産前における開発時などにおいて、基板の動作評価テストがしばしば行われる。
【０００３】この評価テストは、専用の評価プログラムを前記ＣＰＵにより実行させるものであり、データの読み書きを行うことで、ＲＡＭ及びＲＯＭ等のメモリ、並びにＡＳＩＣ内のレジスタの状態を調べるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の方式では、評価プログラム自体に不具合が存在して、評価プログラムが正しく動かなかったり、あるいは、一応の動作はするものの、評価プログラム自体に不具合があるのか、もしくは動作基板の信号線パターンに不良があるのかが明確には分からない場合があった。これは、本来は動作評価後に使用すべきＲＯＭに評価プログラムを書き込み、動作評価後に使用すべきＲＯＭとＣＰＵとを結ぶ信号線パターンを用いて評価プログラムを起動させるためである。
【０００５】本発明は、以上のような問題を解決し、メモリ等の回路素子、あるいは基板のパターン不良や回路素子の接続不良等を適切に発見することのできるデータ処理装置、及びその装置を用いた検査方法を提供することを課題としている。
【０００６】
【課題を解決するための手段】請求項１記載のデータ処理装置は、前記課題を解決するために、外部のデータ処理装置と通信回線を形成するための回線端手段と、メモリマップ上に割り当てられ、前記データ通信に用いるデータを処理し、または該データに基づいて動作する被制御手段と、アドレス情報データに基づく前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御を行う制御手段と、前記回線端手段と前記制御手段との間に接続され、前記通信回線を介したデータ通信を行うためのインターフェース手段と、前記回線端手段と前記制御手段との間に接続され、前記通信回線を介して送信されるコマンドデータに基づき、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記制御手段に出力すると共に、前記制御手段から出力される前記主データを前記通信回線を介して送信するデータ変換手段と、前記回線端手段と前記制御手段との間の接続経路を、前記インターフェース手段または前記データ変換手段の何れかに切り換える切換手段とを備えたことを特徴とする。
【０００７】請求項１記載のデータ処理装置によれば、前記回線端手段と前記制御手段との間の接続経路が、前記インターフェース手段側に切り換えられた場合には、外部のデータ処理装置から通信回線を介して出力されるデータは、インターフェース手段を介して制御手段に入力され、所定の処理が行われる。一方、前記回線端手段と前記制御手段との間の接続経路が、前記データ変換手段側に切り換えられ、外部のデータ処理装置から通信回線を介して所定のコマンドが出力された場合には、データ変換手段は、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記制御手段に出力すると共に、前記制御手段から出力される前記主データを前記通信回線を介して送信する。そして、前記制御手段は、アドレス情報データに基づく被制御手段の選択、及び前記処理または動作に係る主データの被制御手段への出力または被制御手段からの入力を含む制御を行う。これにより、メモリマップ上に割り当てられた被制御手段におけるデータの処理、または該データに基づく動作の確認が行われることになる。
【０００８】請求項２記載のデータ処理装置は、前記課題を解決するために、請求項１記載のデータ処理装置において、前記切換手段は、手動で切り換え可能な機械的スイッチであることを特徴とする。
【０００９】請求項２記載のデータ処理装置によれば、前記切換手段は、手動で切り換え可能な機械的スイッチなので、外部からの信号により切り換えができない場合でも、確実に、前記回線端手段と前記制御手段との間の接続経路の切り換えが行われることになる。
【００１０】請求項３記載のデータ処理装置は、前記課題を解決するために、請求項１または２記載のデータ処理装置において、前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅よりも少なく設定されており、前記データ変換手段は、前記通信回線を介して送信されるデータを、所定ビット数毎に分けてアドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを所定ビット数毎に分けて入力及び送信することを特徴とする。
【００１１】請求項３記載のデータ処理装置によれば、前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅よりも少ない。しかしながら、前記データ変換手段は、前記通信回線を介して送信されるデータを、所定ビット数毎に分けてアドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを所定ビット数毎に分けて入力及び送信する。従って、確実に、前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御が行われることになる。
【００１２】請求項４記載のデータ処理装置は、前記課題を解決するために、請求項１または２記載のデータ処理装置において、前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅と同じ幅に設定されており、前記データ変換手段は、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを入力及び送信することを特徴とする。
【００１３】請求項４記載のデータ処理装置によれば、前記回線端手段と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅と同じ幅である。従って、前記データ変換手段から、前記通信回線を介して送信されるデータが、アドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力されると共に、前記主データ線上のデータの入力及び送信が行われる。その結果、確実に、前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御が行われることになる。
【００１４】請求項５記載のデータ処理装置は、前記課題を解決するために、請求項１ないし４のいずれか１記載のデータ処理装置において、前記被制御手段は、前記主データの書き込み及び読み取りが可能な記憶手段であり、前記制御手段は、該記憶手段の書き込み及び読み取り動作を制御する記憶制御手段であることを特徴とする。
【００１５】請求項５記載のデータ処理装置は、前記被制御手段は、前記主データの書き込み及び読み取りが可能な記憶手段であり、前記制御手段は、該記憶手段の書き込み及び読み取り動作を制御する記憶制御手段なので、外部のデータ処理装置から指定したアドレスにおけるデータの書き込み、あるいは指定したアドレスにおけるデータの読み取りの評価を行うことができる。
【００１６】請求項６記載のデータ処理装置は、前記課題を解決するために、請求項１ないし５のいずれか１記載のデータ処理装置において、前記データ処理装置は、前記外部のデータ処理装置としてのコンピュータ装置に対し、前記回線端手段としてのコネクタ手段を介して接続される画像形成装置であることを特徴とする。
【００１７】請求項６記載のデータ処理装置によれば、前記データ処理装置は、前記外部のデータ処理装置としてのコンピュータ装置に対し、前記回線端手段としてのコネクタ手段を介して接続される画像形成装置なので、一般に画像形成のためのデータの入出力のために用いられるコネクタ手段を利用して、画像形成装置内の記憶手段等におけるデータの書き込みあるいは読み取りの評価を行うことができる。
【００１８】請求項７記載のデータ処理装置は、前記課題を解決するために、請求項６記載のデータ処理装置において、前記コネクタ手段は、パラレルポート用のコネクタ手段であることを特徴とする。
【００１９】請求項７記載のデータ処理装置によれば、前記コネクタ手段は、パラレルポート用のコネクタ手段なので、画像形成のためのデータの入出力のために用いられる既存のコネクタ手段を利用して、画像形成装置内の記憶手段等におけるデータの書き込みあるいは読み取りの評価を行うことができる。
【００２０】請求項８記載のデータ処理装置の検査方法は、前記課題を解決するために、請求項１ないし７のいずれか１記載のデータ処理装置を用いて前記被制御手段の検査を行う検査方法であって、前記切換手段により、前記回線端手段と前記制御手段との間の接続経路を、前記データ変換手段に切り換える工程と、前記外部のデータ処理装置から前記被制御手段を選択するアドレス情報データを送信する工程と、前記外部のデータ処理装置から前記被制御手段に出力する前記主データを送信する工程と、前記外部のデータ処理装置から前記被制御手段を選択するアドレス情報データを送信する工程と、前記データ変換手段から送信される、前記被制御手段から入力する前記主データを受信する工程と、前記受信した前記主データと前記送信した前記主データとの対応関係を確認する工程とを備えたことを特徴とする。
【００２１】請求項８記載のデータ処理装置の検査方法によれば、前記回線端手段と前記制御手段との間の接続経路が、前記データ変換手段側に切り換えられ、外部のデータ処理装置から通信回線を介して所定のコマンドが出力された場合には、データ変換手段は、前記通信回線を介して送信されるデータを、アドレス情報データまたは前記主データとして前記制御手段に出力すると共に、前記制御手段から出力される前記主データを前記通信回線を介して送信する。そして、前記制御手段は、アドレス情報データに基づく被制御手段の選択、及び前記処理または動作に係る主データの被制御手段への出力または被制御手段からの入力を含む制御を行う。これにより、メモリマップ上に割り当てられた被制御手段におけるデータを処理、または該データに基づく動作の確認が行われることになる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施の形態を添付図面に基づいて説明する。以下の説明は、印刷装置の一例としてプリンタに本発明を適用した場合の実施形態である。まず、本実施形態におけるプリンタの概要について説明する。
【００２３】（プリンタの概要）図１は、本発明を適用した画像形成装置としてのレーザビームプリンタ１の概略構成を示す断面図である。図１において、レーザビームプリンタ１は、本体ケース２の底部に、図示しない用紙を給紙するフィーダユニットを備えている。フィーダユニットは、図示しないバネによって押圧される用紙押圧板１０と、給紙ローラ１１と、摩擦分離部材１４とを備え、用紙押圧板１０により用紙を給紙ローラ１１に押圧し、給紙ローラ１１の回転により給紙ローラ１１と摩擦分離部材１４との間で最上位の用紙を分離して所定のタイミングで用紙の供給を行う。図１の矢印方向に回転する前記給紙ローラ１１の回転による用紙搬送方向の下流側には、１対のレジストローラ１２及び１３が回転可能に枢支され、後述する感光ドラム２０と転写ローラ２１によって形成される転写位置へ所定のタイミングで用紙を搬送する。
【００２４】感光ドラム２０は、正帯電性の材料、例えば、正帯電性のポリカーボネイトを主成分とする有機感光体からなる。具体的には、感光ドラム２０は、例えば、円筒状でアルミニウム製の円筒スリーブを本体として、その外周部に、ポリカーボネートに光導電性樹脂を分散させた所定厚さ（例えば、約２０μｍ）の光導電層を形成した中空状のドラムから構成され、円筒スリーブを接地した状態で、本体ケース２に回転自在に枢支される。更に、感光ドラム２０は、図示しない駆動手段により矢印方向に回転駆動される。
【００２５】帯電器３０は、例えば、タングステンなどからなる帯電用ワイヤからコロナ放電を発生させる正帯電用のスコロトロン型の帯電器から構成される。
【００２６】レーザスキャナユニット４０は、感光ドラム２０上に静電潜像を形成する為のレーザ光Ｌを発生するレーザ発生器（図示せず）、回転駆動されるポリゴンミラー（５面体ミラー）４１、一対のレンズ４２及び４５、並びに反射ミラー４３，４４及び４６を含んで構成されている。
【００２７】現像器カートリッジ５０は、ケース５１内にトナー収容室５２が形成され、トナー収容室５２内には、アジテータ５３と、清掃部材５４と、これらの間に設けられた遮光部材８０が回転軸５５の周りに回転自在に設けられている。なお、このトナー収容室５２内には、電気絶縁性を有する正帯電性の非磁性１成分現像剤としてのトナーが収容される。また、トナー収容室５２の前記回転軸５５の両端側に位置する側壁には光透過窓５６が設けられている。また、トナー収容室５２の感光ドラム２０側には、開口部Ａによってトナー収容室５２と連通し現像を行う現像室５７が形成され、供給ローラ５８と現像ローラ５９が回転可能に枢支される。現像ローラ５９上のトナーは、薄い板状の弾性を有する層厚規制ブレード６４により所定の層厚に規制され、現像に供される。
【００２８】転写ローラ２１は、回転自在に枢支され、シリコーンゴムやウレタンゴムなどからなる導電性を有する発泡弾性体から構成される。転写ローラ２１は、印加される電圧により、感光ドラム２０上のトナー画像を用紙に確実に転写するように構成されている。
【００２９】定着ユニット７０は、レジストローラ１２及び１３から感光ドラム２０と転写ローラ２１との圧接部に至る用紙の搬送方向の更に下流側に設けられ、加熱用ローラ７１と押圧ローラ７２を備える。用紙に転写されたトナー画像は加熱用ローラ７１と押圧ローラ７２とによって搬送される間に加熱されつつ押圧されて用紙に定着される。
【００３０】用紙搬送用の１対の搬送ローラ７３及び排紙ローラ７４は、定着ユニット７０の搬送方向下流側に夫々設けられており、排紙ローラ７４の下流側には排紙トレイ７５が設けられている。
【００３１】なお、上述した感光ドラム２０、転写ローラ２１、帯電器３０、及び現像器カートリッジ５０は、プロセスカートリッジ２ａ内に収容されており、該プロセスカートリッジ２ａはレーザビームプリンタ１に対して着脱自在に設けられている。更に、現像器カートリッジ５０は、プロセスカートリッジ２ａに対して着脱自在に設けられている。
【００３２】以上のような本実施形態のレーザビームプリンタ１において、感光ドラム２０の表面が帯電器３０により一様に帯電され、レーザスキャナユニット４０から画像情報に従って変調されたレーザ光Ｌが照射されると、感光ドラム２０の表面には静電潜像が形成される。この静電潜像は、現像器カートリッジ５０によってトナーで可視像化され、感光ドラム２０上に形成された可視像は感光ドラム２０によって転写位置へと搬送される。転写位置においては、給紙ローラ１１及びレジストローラ１２及び１３を介して用紙が供給され、前記可視像は転写ローラ２１によって印加される転写バイアスにより、用紙に転写される。なお、転写後に感光ドラム２０上に残ったトナーは、現像ローラ５９によって現像室５７に回収される。
【００３３】次に、用紙は定着ユニット７０に搬送され、定着ユニット７０の加熱用ローラ７１と押圧ローラ７２によって挟持搬送され、用紙上の可視像は加圧及び加熱され、用紙上に定着される。そして、用紙は一対の搬送ローラ７３及び排紙ローラ７４によりレーザビームプリンタ１上部の排紙トレイ７５に排出され、画像形成動作が終了する。
【００３４】（制御部の構成）次に、本実施の形態のレーザビームプリンタ１における制御部の構成について詳しく説明する。
【００３５】図２は制御部の構成を示すブロック図である。図２に示すように、制御部は、メイン回路基板９０と、低圧電源基板９３と、高圧電源基板９５と、エンジン回路基板９６とから構成されている。
【００３６】メイン基板９０は、コンピュータ等との接続を図るためのセントロニクス等のパラレルインターフェース用コネクタ９１及びＵＳＢコネクタ９２、図示しないＣＰＵ及びメモリ、制御部内の低圧電源部９３との接続を図るためのコネクタＰ９、制御部内のエンジン回路基板９６との接続を図るためのコネクタＰ４、並びにレーザユニット４０のレーザー素子１０５との接続を図るためのＰ１０等を備えている。このような構成により、メイン基板９０は、制御部全体の動作を制御する。
【００３７】低圧電源基板９３は、電源スイッチ９４、定着ユニット７０のハロゲンランプ１０２との接続を図るためのコネクタＣＮ１、制御部内のエンジン回路基板９６との接続を図るためのコネクタＣＮ１０１、並びに図示しない低圧電源回路を備えている。
【００３８】低圧電源回路は、ＣＰＵあるいはメモリ等の電源として使用される５Ｖと、ＤＣモーター９８、ソレノイド９９等の電源として使用される２４Ｖを発生させる回路である。
【００３９】高圧電源回路基板９５は、制御部内のエンジン回路基板９６との接続を図るためのコネクタＣＮ２、及び図示しない高圧電源回路を備えている。高圧電源回路は、帯電器３０に供給する電圧、及び感光ドラム２０と現像ローラ５９に供給する電圧等を発生させるための３ｋＶの高電圧を発生させる回路である。
【００４０】エンジン回路基板９６は、ファン９７との接続を図るためのコネクタＰ７、ＤＣモーター９８との接続を図るためのコネクタＰ８、レーザーユニット４０のポリゴンミラー４１を回転させるための小型モーター１０４との接続を図るためのコネクタＰ１２、ソレノイド９９との接続を図るためのコネクタＰ１３、スイッチ１０１等を備えたパネル部１００との接続を図るためのコネクタＰ１４、低圧電源基板９３との接続を図るためのコネクタＰ５，Ｐ１５、メイン基板９０との接続を図るためのコネクタＰ３、高圧電源基板９５との接続を図るためのコネクタＰ２、及び図示しないＡＳＩＣ（図４においてＡＳＩＣ１３０として示す）等を備えている。ＤＣモーター９８は、一般にメインモーターと呼ばれるモーターであり、感光ドラム２０、現像ローラ５９、加熱用ローラ７１、転写ローラ２１、及び搬送ローラ７３等の回転駆動源である。つまり、エンジン回路基板９６は、ＤＣモーター９８を制御することにより、画像形成動作に関わる主なローラ体の回転駆動を制御している。また、エンジン回路基板９６は、高圧電源基板９５を用いて画像形成動作に必要な高圧電源の供給制御を行っている。更に、エンジン回路基板９６は、レーザーユニット４０の小型モーター１０４、ソレノイド９９、及びファン９７の駆動制御と、パネル部１００におけるキー入力及び表示についての制御と、サーミスタ１０３による温度検出に基づく加熱用ローラ７１の温度制御とを行っている。
【００４１】（メイン基板９０の構成）次に、以上のような制御部におけるメイン基板９０の構成を、図３ないし図５に基づいて説明する。
【００４２】図３に示すように、本実施形態のレーザビームプリンタ１には、データ処理装置としてのパーソナルコンピュータ（ＰＣ）２００が接続される。具体的には、メイン基板９０に設けられたセントロニクス対応の回線端手段としてのコネクタ９１と、パーソナルコンピュータ２００に設けられた図示しないセントロニクス対応のコネクタとを、図示しないプリンタケーブルを用いて接続する。
【００４３】以上のようにパーソナルコンピュータ２００が接続されるメイン基板９０上には、図３に示すように、第１切換手段２０１と、ＩＥＥＥ１２８４（セントロニクス規格）対応のインターフェース手段２０２と、本発明に係る増設回路２０３と、第２切換手段２０４と、メモリコントローラ２０５と、ＣＰＵ２０６とが備えられている。これら第１切換手段２０１、インターフェース手段２０２、増設回路２０３、第２切換手段２０４、メモリコントローラ２０５、及びＣＰＵ２０６は、１つの素子として集積化（ＡＳＩＣ）されている。メイン基板９０には、プリンタ１の動作を制御するための各種プログラムを格納したＲＯＭ２０８や、データ処理の作業エリア等が割り当てられているＲＡＭ２０７や、後述のスイッチ２１０、２１４が実装されている。
【００４４】まず、前記パーソナルコンピュータ２００が接続されるメイン基板９０のコネクタ９１には、図３に示す第１切換手段２０１の接続端子Ｐ１００が接続される。このコネクタ９１と第１切換手段２０１の接続端子Ｐ１００とを結ぶ接続ラインＬ１は、セントロニクスに対応しているため、８ビットのデータバスと、セントロニクスに必要な制御信号バスとを備えている。
【００４５】第１切換手段２０１は、前記接続端子Ｐ１００の他にも、図３に示すように、接続端子Ｐ１０１、Ｐ１０２が備えられており、切換スイッチにより、接続端子Ｐ１００と接続端子Ｐ１０１とを結ぶ経路、あるいは接続端子Ｐ１００と接続端子Ｐ１０２とを結ぶ経路のいずれかが選択可能になっている。
【００４６】具体的には、第１切換手段２０１は、図４（Ａ）に示すように、機械的スイッチである切換スイッチ２１０と、ＮＯＴゲート回路２１１と、ＡＮＤゲート回路２１２、２１３とを備えている。そして、切換スイッチ２１０をＨ側に切り換えると、ＡＮＤゲート回路２１３からの出力が有効になり、接続端子Ｐ１００と接続端子Ｐ１０２とを結ぶ経路が選択される。また、切換スイッチ２１０をＬ側に切り換えると、ＡＮＤゲート回路２１２からの出力が有効になり、接続端子Ｐ１００と接続端子Ｐ１０１とを結ぶ経路が選択される。なお、図４（Ａ）には、理解を容易にするために、それぞれ単一の信号線及びそれに対応したゲート回路とを用いて描いているが、実際には、上述したように８ビットのデータバスと、セントロニクスに必要な制御信号バスに対応した信号線数、及びそれに対応した数のゲート回路が備えられている。
【００４７】前記第１切換手段２０１の接続端子Ｐ１０２には、ＩＥＥＥ１２８４（セントロニクス規格）対応のインターフェース手段２０２が接続されている。従って、前記第１切換手段２０１の切換スイッチ２１０がＨ側に切り換えられた場合には、パーソナルコンピュータ２００から出力された画像データが、インターフェース手段２０２を介してメモリコントローラ２０５側に送信されることになる。
【００４８】一方、前記第１切換手段２０１の接続端子Ｐ１０１には、増設回路２０３の接続端子Ｐ１１０が接続される。従って、前記第１切換手段２０１の切換スイッチ２１０がＬ側に切り換えられた場合には、パーソナルコンピュータ２００から出力されたコマンドデータ、アドレスデータ、及び書き込みデータが、増設回路２０３を介してメモリコントローラ２０５に送信されることになる。あるいは、メモリコントローラ２０５を介して、アドレスデータ及び読み取りデータが増設回路２０３に入力され、増設回路２０３からパーソナルコンピュータ２００に送信されることになる。
【００４９】増設回路２０３は、図５に示すように、ＡＳＩＣ等で構成されたコマンド識別回路２２０と、フリップフロップ等で構成されたリード用のデータ蓄積回路２２１と、同じくフリップフロップ等で構成されたライト用のデータ蓄積回路２２２と、同じくフリップフロップ等で構成されたアドレス蓄積回路２２３とを備えている。コマンド識別回路２２０は、パーソナルコンピュータ２００から、回路チェック用の特別のコマンドを受け取ると、このコマンドを理解して、その後に送信されるアドレスデータとコマンドデータを、リード用のデータ蓄積回路２２１、ライト用のデータ蓄積回路、及び２２２アドレス蓄積回路２２３に出力する。この時、セントロニクスインターフェースは、８ビットのデータバスなので、コマンド識別回路２２０は、８ビットのデータを４回ずつ出力して、各蓄積回路に蓄積させる。そして、各蓄積回路では、出力されたデータを蓄積し、メイン基板内で必要になる３２ビット分のアドレスデータ、及び３２ビット分のデータを形成する。また、読み取りの際には、メモリコントローラ２０５から読み取った３２ビット分のアドレスデータ、及び３２ビット分のデータを、各蓄積回路を介して８ビットずつ読み取り、８ビットずつパーソナルコンピュータ２００に出力する。更に、コマンド識別回路２２０は、メモリの書き込み及び読み取り制御に必要な、ＡＣＫ信号の読み取り、読み取り要求信号Ｒｄｒｅｑの出力、及び書き込み要求信号ＷｒＲｅｑの出力を行う。なお、増設回路２０３の端子Ｐ１１１は、メモリ基板内部のバスに対応するため、３２ビットのアドレスバス、３２ビットのデータバス、及び制御信号バスを有している。
【００５０】前記ＩＥＥＥ１２８４（セントロニクス規格）対応のインターフェース手段２０２の接続端子Ｐ１１３及び増設回路２０３の接続端子Ｐ１１１は、それぞれ第２切換手段２０４の接続端子Ｐ１０３、Ｐ１０４と接続される。
【００５１】第２切換手段２０４は、前記接続端子Ｐ１０３、Ｐ１０４の他にも、図３に示すように、接続端子Ｐ１０５が備えられており、切換スイッチにより、接続端子Ｐ１０３と接続端子Ｐ１０５とを結ぶ経路、あるいは接続端子Ｐ１０４と接続端子Ｐ１０５とを結ぶ経路のいずれかが選択可能になっている。
【００５２】具体的には、第１切換手段２０４は、図４（Ｂ）に示すように、機械的スイッチである切換スイッチ２１４と、ＮＯＴゲート回路２１５と、ＡＮＤゲート回路２１６、２１７とを備えている。そして、切換スイッチ２１４をＨ側に切り換えると、ＡＮＤゲート回路２１７からの出力が有効になり、接続端子Ｐ１０４と接続端子Ｐ１０５とを結ぶ経路が選択される。また、切換スイッチ２１４をＬ側に切り換えると、ＡＮＤゲート回路２１６からの出力が有効になり、接続端子Ｐ１０３と接続端子Ｐ１０５とを結ぶ経路が選択される。なお、図４（Ｂ）には、理解を容易にするために、それぞれ単一の信号線及びそれに対応したゲート回路とを用いて描いているが、実際には、上述したように３２ビットのデータバスと、セントロニクスに必要な制御信号バスに対応した信号線数、及びそれに対応した数のゲート回路が備えられている。
【００５３】従って、前記第１切換手段２０１の切換スイッチ２１０がＨ側に切り換えられ、且つ、第２切換手段２０４の切換スイッチ２１４がＨ側に切り換えられた場合には、パーソナルコンピュータ２００から出力された画像データが、インターフェース手段２０２を介してメモリコントローラ２０５に送信されることになる。
【００５４】一方、前記第２切換手段２０４の切換スイッチ２１４がＬ側に切り換えられた場合には、前記増設回路２０３からのアドレスデータ及び書き込みデータがメモリコントローラ２０５に出力される。また、メモリコントローラ２０５を介して所定のアドレスデータに対応する読み取りデータが前記増設回路２０３に出力されることになる。前記切換スイッチ２１０、２１４は、マニュアルで別々に切り換えるようにするものの他、一つの操作片を操作することにより同時に切り換えを行うようにすることもできる。この場合、スイッチ２１０、２１４は、同時に増設回路２０３側かセントロインターフェース２０２側かのいずれかに、択一的に切り換えられることとなる。
【００５５】メモリコントローラ２０５は、接続端子Ｐ１０７を有しており、ＣＰＵ２０６の接続端子Ｐ１１４と接続される。このような構成により、ＣＰＵ２０６の制御に基づいて、図８に示すようにメモリマップ上にマッピングされた各メモリあるいはＡＳＩＣ等に対するデータの書き込み、あるいはこれらからのデータの読み取りが行われる。
【００５６】図３においては、メモリコントローラ２０５から、通常使用時において印刷データの展開に使用されるＤＲＡＭ等のＲＡＭ２０７と、プログラムが記録されたＲＯＭ２０８と、ＡＳＩＣのレジスタＲｅｇ２０９とに対するアクセスが可能であることが示されている。
【００５７】（回路チェック方法の具体例）次に、以上のような構成の回路を用いたメイン基板９０内のメモリ素子等の評価方法の具体例について説明する。
【００５８】この評価を開始するに当たっては、前記第１切換手段２０１の切り換えスイッチ２１０をＬ側に切り換えると共に、前記第２切換手段２０４の切り換えスイッチ２１４をＬ側に切り換えておくものとする。
【００５９】まず、コマンド識別回路２２０は、メイン基板９０への電源投入と共に、待機状態となり、パーソナルコンピュータ２００から各種のコマンドが送信されるのを待つ（図６；ステップＳ１）。
【００６０】この各種コマンドとしては、アドレスデータの送信コマンド、書き込みデータの送信コマンド、書き込み要求コマンド、読み取り要求コマンド、読み取りデータの受信コマンド等が用意されている。
【００６１】まず、パーソナルコンピュータ２００からアドレスデータの送信コマンドが送信されたとすると、コマンド識別回路２２０は、このコマンドを解釈し（図６；ステップＳ２）、アドレスセットモードに移行する（ステップＳ２）。
【００６２】上述したように、パーソナルコンピュータ２００からデータの送信は、セントロニクスインターフェース用のコネクタ及びケーブルを介して行われるため、８ビットずつ行われる。しかし、メイン基板９０の内部のアドレスバス及びデータバスは、図７に示すように、３２ビットである。従って、コマンド識別回路２２０は、パーソナルコンピュータ２００から送信されるデータを、ビット２４～３１の８ビットデータＵＵ（ステップＳ４）、ビット２４～１６の８ビットデータＵＭ（ステップＳ５）、ビット１５～８の８ビットデータＬＭ（ステップＳ６）、及びビット７～０の８ビットデータＬＬ（ステップＳ７）の順序で、８ビットずつ、図５に示すアドレス蓄積回路２２３に出力する。従って、アドレス蓄積回路２２３に対する４回目のデータ出力が終了した時点において、図７に示すような３２ビットのアドレスデータが、アドレスデータバスＡｄｒに出力される。
【００６３】次に、パーソナルコンピュータ２００から書き込みデータの送信コマンドが送信されたとすると、コマンド識別回路２２０は、このコマンドを解釈し（図６；ステップＳ２）、データセットモードに移行する（ステップＳ８）。この場合も、パーソナルコンピュータ２００からのデータの送信は８ビットずつ行われる。従って、コマンド識別回路２２０は、パーソナルコンピュータ２００から送信されるデータを、ビット２４～３１の８ビットデータＵＵ（ステップＳ９）、ビット２４～１６の８ビットデータＵＭ（ステップＳ１０）、ビット１５～８の８ビットデータＬＭ（ステップＳ１１）、及びビット７～０の８ビットデータＬＬ（ステップＳ１２）の順序で、８ビットずつ、図５に示すライト用のデータ蓄積回路２２２に出力する。従って、ライト用のデータ蓄積回路２２２に対する４回目のデータ出力が終了した時点において、図７に示すような３２ビットの書き込みデータが、ライトデータバスＷｒＤＡＴＡに出力される。
【００６４】そして、パーソナルコンピュータ２００からは、書き込みデータに続けて、書き込み要求コマンドが出力されるので、コマンド識別回路２２０は、このコマンドに従って、図５に示すライトリクエスト信号線ＷｒＲｅｑに書き込み要求信号を出力する（ステップＳ１３）。
【００６５】これにより、前記アドレス蓄積回路２２３を用いてセットしたアドレスにマッピングされたメモリに対して、前記ライト用のデータ蓄積回路２２２を用いてセットした書き込みデータが書き込まれることになる。
【００６６】これに対して、データを書き込んだメモリ等から、図５に示すＡＣＫ信号線を介して、アクノリッジ信号が出力されると、コマンド識別回路２２０は、書き込みが終了したことを確認する。
【００６７】以下、同様の処理を繰り返して、ＲＡＭ２０７、あるいはレジスタ２０９にｗデータを書き込む。
【００６８】次に、パーソナルコンピュータ２００から読み取り用のアドレスの送信コマンドが送信され、上述と同様にして、読み取りアドレスのセットが行われる。
【００６９】次に、パーソナルコンピュータ２００から読み取り要求コマンドが送信されると、コマンド識別回路２２０は、このコマンドを解釈し（図６；ステップＳ２）、データ読み取りモードに移行する（ステップＳ１４）。コマンド識別回路２２０は、まず読み取り要求信号を、図５に示す読み取り要求信号線ＲｄＲｅｑから出力する（ステップＳ１５）。
【００７０】これに対して、前記読み取りアドレスにマッピングされたメモリ等からは、読み取りデータバスＲｄＤＡＴＡに３２ビットの読み取りデータが出力される。
【００７１】そこで、コマンド識別回路２２０は、リード用のデータ蓄積回路２２１を用いて、ビット２４～３１の８ビットデータＵＵ（ステップＳ１６）、ビット２４～１６の８ビットデータＵＭ（ステップＳ１７）、ビット１５～８の８ビットデータＬＭ（ステップＳ１８）、及びビット７～０の８ビットデータＬＬ（ステップＳ１９）の順序で、８ビットずつ読み取りデータを読み取り、パーソナルコンピュータ２００に対して送信する。
【００７２】以上のように、メイン基板９０上に評価プログラムの記録されたＲＯＭ等を装着し、ＣＰＵ２０６に当該評価プログラムを実行させることなく、パーソナルコンピュータ２００からのコマンドの送信により、所定のアドレスにマッピングされたメモリ等にデータを書き込み、更には書き込んだデータを読み取ることができるので、メモリ等が適切に動作しているか否かを正確に評価することができる。
【００７３】本実施形態によれば、メモリコントローラと増設回路２０３との間で、アドレスデータと書き込みあるいは読み取りデータ、更には制御信号をやり取りするので、図８に示すようなメモリマップ上にマッピングされたあらゆるデバイスの評価が可能となる。つまり、汎用的な評価手段を提供することができる。
【００７４】なお、上述した例では、パーソナルコンピュータ２００とメイン基板９０との接続に、セントロニクスインターフェースを用いた例について説明したが。本発明はこのような構成に限定されるものではなく、ＵＳＢ、ＲＳ－２３２Ｃ等のインターフェースに対しても同様に適用することができる。つまり、プリンタに装備される通信用のコネクタと通信インターフェースと増設回路とが共用でき、通信インターフェースの通信規格に応じた通信プロトコルを増設回路に設ければ、どのような通信インターフェースであっても適用が可能となる。
【００７５】また、第１切換手段２０１の切り換えスイッチ２１０と、第２切換手段２０４の切り換えスイッチ２１４には、手動で切り換え可能な機械的スイッチを用いた例について説明したが、本発明はこのような構成に限定されるものではなく、パーソナルコンピュータからの信号により切り換え可能なスイッチを用いても良い。但し、機械的スイッチを用いることにより、セントロニクスインターフェースの部分に変更を加えることなく、前記構成を実現することができる。
【００７６】また、前記の例では、パーソナルコンピュータとメイン基板との接続インターフェースのビット幅と、メイン基板内部のビット幅が異なる例について説明したが、本発明はこのような例に限定されるものではなく、互いに等しいビット幅を有する場合にも勿論適用可能である。また、プリンタだけでなく、パーソナルコンピュータ等、外部との通信インターフェース用コネクタを備える機器全般にも使用可能である。
【００７７】また、前記の例では、プリンタ内の回路のチェックに本発明を適用したが、本発明はこのような例に限定されるものではなく、パーソナルコンピュータ内に本発明の装置を備え、当該パーソナルコンピュータ内の回路を、他のパーソナルコンピュータにより評価するような例も考えられる。
【００７８】以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能である。
【００７９】
【発明の効果】請求項１記載のデータ処理装置によれば、通信回線を介して送信されるコマンドデータに基づき、通信回線を介して送信されるデータを、アドレス情報データまたは主データとして制御手段に出力すると共に、制御手段から出力される前記主データを前記通信回線を介して送信するデータ変換手段と、前記通信回線と前記制御手段との間の接続経路を、一般的なインターフェース手段または前記データ変換手段の何れかに切り換える切換手段とを備えたので、パーソナルコンピュータ等の外部の装置から、メモリマップ上に割り当てられた被制御手段におけるデータの処理、または該データに基づく動作の確認を、回路基板上に実装されたＣＰＵの動作無しで行うことができる。このため、従来のように、基板上のＣＰＵを動作させて評価していた時の、ＣＰＵ動作不良によるチェック不能を回避することができる。
【００８０】請求項２記載のデータ処理装置によれば、前記切換手段は、手動で切り換え可能な機械的スイッチなので、外部からの信号により切り換えができない場合でも、確実に、前記回線端手段と前記制御手段との間の接続経路の切り換えを行うことができる。
【００８１】請求項３記載のデータ処理装置によれば、前記通信回線と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅よりも少ない。しかしながら、前記データ変換手段は、前記通信回線を介して送信されるデータを、所定ビット数毎に分けてアドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力すると共に、前記主データ線上のデータを所定ビット数毎に分けて入力及び送信する。従って、確実に、前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御を行うことができる。
【００８２】請求項４記載のデータ処理装置によれば、前記通信回線と前記データ変換手段とを結ぶデータ線のビット幅は、前記制御手段と前記被制御手段との間のアドレスデータ線及び主データ線のビット幅と同じ幅である。従って、前記データ変換手段から、前記通信回線を介して送信されるデータが、アドレス情報データまたは前記主データとして前記アドレスデータ線または主データ線に出力されると共に、前記主データ線上のデータの入力及び送信が行われる。その結果、確実に、早く、前記被制御手段の選択、及び前記処理または動作に係る主データの前記被制御手段への出力または前記被制御手段からの入力を含む制御を行うことができる。
【００８３】請求項５記載のデータ処理装置によれば、前記被制御手段は、前記主データの書き込み及び読み取りが可能な記憶手段であり、前記制御手段は、該記憶手段の書き込み及び読み取り動作を制御する記憶制御手段なので、外部のデータ処理装置から指定したアドレスにおけるデータの書き込み、あるいは指定したアドレスにおけるデータの読み取りの評価を行うことができる。
【００８４】請求項６記載のデータ処理装置によれば、前記データ処理装置は、前記外部のデータ処理装置としてのコンピュータ装置に対し、前記通信回線及びコネクタ手段を介して接続される画像形成装置なので、一般に画像形成のためのデータの入出力のために用いられるコネクタ手段を利用して、画像形成装置内の記憶手段等におけるデータの書き込みあるいは読み取りの評価を行うことができる。
【００８５】請求項７記載のデータ処理装置によれば、前記コネクタ手段は、パラレルポート用のコネクタ手段なので、画像形成のためのデータの入出力のために用いられる既存のコネクタ手段を利用して、画像形成装置内の記憶手段等におけるデータの書き込みあるいは読み取りの評価を行うことができる。
【００８６】請求項８記載のデータ処理装置の検査方法によれば、通信回線を介して送信されるコマンドデータに基づき、通信回線を介して送信されるデータを、アドレス情報データまたは主データとして制御手段に出力すると共に、制御手段から出力される前記主データを前記通信回線を介して送信するデータ変換手段と、前記通信回線と前記制御手段との間の接続経路を、一般的なインターフェース手段または前記データ変換手段の何れかに切り換える切換手段とを備えたので、パーソナルコンピュータ等の外部の装置から、メモリマップ上に割り当てられた被制御手段におけるデータの処理、または該データに基づく動作の確認を、回路基板上に実装されたＣＰＵの動作無しで行うことができる。このため、従来のように、基板上のＣＰＵを動作させて評価していた時の、ＣＰＵ動作不良によるチェック不能を回避することができる。

【出願人】	【識別番号】０００００５２６７【氏名又は名称】ブラザー工業株式会社
【出願日】	平成１２年９月２９日（２０００．９．２９）
【代理人】	【識別番号】１０００８３８３９【弁理士】【氏名又は名称】石川泰男（外２名）
【公開番号】	特開２００２－１０８６４３（Ｐ２００２－１０８６４３Ａ）
【公開日】	平成１４年４月１２日（２００２．４．１２）
【出願番号】	特願２０００－２９９５１７（Ｐ２０００－２９９５１７）