優先処理特定装置

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	優先処理特定装置
【発明者】	【氏名】山本浩孝【氏名】谷充弘【氏名】岩井明史
【要約】	【課題】優先度を考慮して実行対象処理の特定を行う優先処理特定装置において、十分な処理速度を確保しつつ、しかも、仕様変更があっても容易に対応できるようにする。【解決手段】ソフトウェアで処理すると多くの時間を要する優先度の判断を、すなわち要求データの各ビットのセット／リセットに基づく判断を、選択回路１２を用いてハードウェアで実現する。一方、仕様変更によって選択回路１２を変更する必要をなくすため、選択回路１２に対し要求データに基づく入力データを入力するデータ入力処理及び、選択回路１２からの出力データに基づきタスクＩＤを決定する特定処理を、ソフトウェアによって実現し、それぞれデータ入力部１１、特定部１３が実行するようにした。

【特許請求の範囲】
【請求項１】実行待ち処理の優先度を各ビットに対応させて示した要求データに基づき、次に実行されるべき処理である優先処理を特定するために用いられ、前記要求データに基づく入力データから前記優先処理を特定可能な出力データを出力する選択回路を含んで構成される優先処理特定装置であって、処理切り替え要求があると、前記入力データを前記選択回路へ入力するデータ入力処理を実行すると共に、前記選択回路からの出力データに基づき前記優先処理を特定する特定処理を実行する処理実行手段を備えていることを特徴とする優先処理特定装置。
【請求項２】請求項１に記載の優先処理特定装置において、前記データ入力処理は、前記要求データに基づき前記入力データを生成する生成処理を含むものであることを特徴とする優先処理特定装置。
【請求項３】請求項２に記載の優先処理特定装置において、前記生成処理は、前記要求データを分割して前記入力データを生成するものであることを特徴とする優先処理特定装置。
【請求項４】請求項１～３のいずれかに記載の優先処理特定装置において、前記処理実行手段は、前記データ入力処理において、前記入力データの全ビットがリセットされている場合、前記入力データの前記選択回路への入力を行わないことを特徴とする優先処理特定装置。
【請求項５】請求項１～３のいずれかに記載の優先処理特定装置において、前記選択回路は、前記入力データの全ビットがリセットされている場合、出力データの所定ビットをセット又はリセットして出力することを特徴とする優先処理特定装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、タスクの切り替え処理などに代表される優先度を考慮した実行対象処理の特定技術に関する。
【０００２】
【従来の技術】従来、例えばオペレーティングシステム（以下「ＯＳ」という。）を搭載したコンピュータシステムでは、実行単位となる複数のタスクがＯＳによって管理されるものがあった。
【０００３】このようなシステムでは、実行待ち状態となっているタスクがその優先度に従って実行される。具体的には、処理の切り替え要求（以下「ディスパッチ要求」という。）として、実行待ち状態のタスクに対応するビットがセットされたデータ（以下「要求データ」という。）が、例えば割込処理にてメモリ上に格納される。すると、このメモリ上の要求データに基づいてＯＳがタスクの切り替えを行う。つまり、ＯＳによる処理では、セットされているビットの中で優先度のより高いビットを判断して、次に実行すべきタスクを特定する。
【０００４】ところが、ＯＳによるソフトウェア処理において要求データの各ビットがセットされているか否かを順次判断していくと、処理に要する時間が大きくなってしまう。そのため、特開平６－２３０９８５号公報には、上述した問題を解決できるタスク制御回路が開示されている。
【０００５】ここに開示されたタスク制御回路は、複数タスクの実行に関する情報を保持するための状態レジスタと、このレジスタの保持内容に基づいて、次に実行されるべきタスクを決定するための選択回路とを含んで構成されている。この回路によれば、上述した要求データが状態レジスタに格納され、この状態レジスタの保持内容に基づきハードウェアにて次に実行されるべきタスクが決定されるため、ソフトウェア処理と比較して高速なタスク切り替えを実現できる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記公報に記載の技術を採用する場合、仕様変更に弱いという点で問題が残る。それは、上述した要求データが直接的に選択回路の入力になっているためであり、また、選択回路からの出力によりハードウェアにて次に実行すべきタスクを決定するためである。
【０００７】例えば状態レジスタが３２ビットのレジスタであれば、選択回路へ入力される要求データは、最大３２ビットのデータとなる。したがって、各ビットに優先度を割り当てると、選択回路にて判断される優先度は「３２」以下となり、例えば仕様変更によって「３２」を上回る優先度を判断する必要が生じた場合、状態レジスタ及び選択回路を設計し直す必要が生じてしまう。
【０００８】また、選択回路からの出力によりハードウェアにて次に実行すべきタスクが決定されるため、タスクの優先度を変更する必要が生じた場合にもまた、選択回路やその後段の回路構成を変更する必要が生じてしまう。なお、上述したような優先度に基づく実行対象処理の特定は、ＯＳによるタスク制御に限らず、コンピュータシステムにおいては頻繁に行われるものである。例えば複数のスイッチ入力に対して対応する処理を実行するようなときには、スイッチ入力の組み合わせに基づく処理の特定が行われる。
【０００９】本発明は、上述した問題を解決するためになされたものであり、優先度を考慮して実行対象処理の特定を行う優先処理特定装置において、十分な処理速度を確保しつつ、しかも、仕様変更があっても容易に対応できるようにすることを目的とする。
【００１０】
【課題を解決するための手段及び発明の効果】上述した課題を解決するためになされた請求項１に記載の優先処理特定装置は、実行待ち処理の優先度を各ビットに対応させて示した要求データに基づき、次に実行されるべき処理である優先処理を特定するために用いられる。そして、要求データに基づく入力データを入力とし、優先処理を特定可能な出力データを出力する選択回路を含んで構成される。
【００１１】そして、本発明では特に、処理実行手段が、データ入力処理を実行すると共に、特定処理を実行する。データ入力処理は、処理切り替え要求があると、入力データを選択回路へ入力するものである。また、特定処理は、選択回路からの出力データに基づき優先処理を特定するものである。
【００１２】なお、ここでいう優先処理の特定は一例として従来技術で説明したような実行待ちのタスクの優先度に基づく特定であることが考えられ、このとき、処理実行手段は、上述した特定処理にて、タスクを特定する。ただし、このようなタスクの特定に限定されるものではなく、優先度を考慮した実行対象処理の特定を行うシステムに対し、例えば複数のスイッチによる入力に対し対応する処理を特定するようなシステムに対し適用できることは言うまでもない。
【００１３】本発明では、優先度の判断を行う選択回路に対する入力データの入力、及び、選択回路からの出力データに基づく優先処理の特定をソフトウェアで実現した。したがって、例えば仕様変更などが生じ、要求データの示す優先度の数が増加したとしても、データ入力処理を、選択回路に合わせたものに変更するだけでよい。また、タスクの優先度が変更された場合も、上述した特定処理を、それに応じて変更するだけでよい。すなわち、仕様変更があっても、ハードウェア構成を変更する必要がないため、容易に対応できる。
【００１４】また、優先度の判断を行う選択回路は、ハードウェアで構成した。ソフトウェアで処理しようとすると、この優先度の判断に要する時間が最も大きくなるからである。逆に言えば、優先度の判断以外の部分についてはハードウェアで構成してもソフトウェアで構成しても大差がない。その結果、優先度の判断以外の部分をソフトウェアで実現する本発明の構成であっても、上述した公報記載のものより幾分処理速度が劣るものの、ソフトウェアにて優先度を判断する構成と比べれば、十分な処理速度が確保できる。
【００１５】データ入力処理についてさらに説明すれば、要求データのビット数、つまり要求データの示す優先度の数が選択回路の入力端子数以下である場合には、要求データそのものを入力データとすることが考えられる。一方、要求データのビット数が選択回路の入力端子数よりも多い場合は、データ入力処理を、要求データに基づき入力データを生成する生成処理を含むものとすることが考えられる（請求項２）。このように生成処理をデータ入力処理に含めれば、優先度の数が選択回路の入力端子より多い場合であっても対応でき、選択回路を何等変更する必要がない。
【００１６】例えば生成処理は、要求データを分割して入力データを生成するものであることが考えられる（請求項３）。例えば選択回路の入力端子が３２ビットのデータに対応するものである場合、上述した要求データが「３２」を上回る優先度を表現する６４ビットのデータであれば、要求データを上位３２ビットと下位３２ビットとに分割して２つの入力データを生成するという具合である。
【００１７】ところで、上述したように要求データを分割して入力データを生成した場合など、入力データの全ビットが全てリセットされていることも考えられる。そこで請求項４に示すように、入力データの全ビットがリセットされている場合、データ入力処理において、入力データの選択回路への入力を行わないようにすることが考えられる。このようにすれば、３２ビットの各ビットに優先度が割り当てられる場合、「０」～「３１」を表現できる５ビットのデータを出力データとする選択回路を設計すればよい。このとき、選択回路において入力データの全ビットがリセットされていることを判断する構成が必要なため、選択回路が簡素化される。
【００１８】逆に選択回路が、入力データの全ビットがリセットされていることを判断する構成にしてもよい（請求項５）。すなわち、入力データの全ビットがリセットされている場合、所定ビットをセット又はリセットした出力データを選択回路が出力するようにする。例えば所定ビットを最上位ビットとして６ビットのデータを出力データとする選択回路を設計することが考えられる。この場合、出力データによって入力データの全ビットがリセットされているか否かを判断できるため、ソフトウェアによる判断が必要なくなり、処理の高速化が図られる点で有利である。
【００１９】
【発明の実施の形態】以下、本発明を具体化した実施例を図面を参照して説明する。図１は、実施例のタスク制御システムの概要を示す説明図である。タスク制御システムは、「優先処理特定装置」としてのタスク特定装置１０と、タスク制御実行部２０とを備えている。
【００２０】タスク特定装置１０は、データ入力部１１、選択回路１２、及び特定部１３を備えている。なお、ここに示すデータ入力部１１及び特定部１３は、ソフトウェアによる機能を示す機能ブロックであり、ハードウェア構成を示すものではない。ハードウェア構成としては、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ及びそれらを接続するバスラインなどを備えたいわゆるコンピュータシステムとしての構成を有する。タスク制御実行部２０も、このようなコンピュータシステムによって実現される機能ブロックである。
【００２１】選択回路１２は、最下位ビット「０」から最上位ビット「３１」までの３２の入力端子を備え、また、最下位ビット「Ａ０」から最上位ビット「Ａ４」までの５つの出力端子を備えている。すなわち選択回路１２は、３２ビットの入力データから５ビットの出力データを出力する電子回路である。
【００２２】選択回路１２はいわゆるプライオリティエンコーダであり、真理値表は、図２に示す如くである。この真理値表から分かるように、選択回路１２は、入力データの各ビットの中でＨレベル（Ｈｉｇｈレベル）となっている最も上位のビットを示す出力データを出力する。例えば、入力データの最上位ビット「３１」がＨレベルとなっていれば、他のビットに関係なく出力データは、ビット「Ａ４」～「Ａ０」が全てＨレベル、すなわち１０進表現で「３１」となる。なお、本実施例では、Ｈレベルになっている状態を「１」とし、この状態をビットがセットされた状態と表現する。一方、Ｌレベル（Ｌｏｗレベル）を「０」とし、この状態をビットがリセットされた状態と表現する。
【００２３】このような選択回路１２は、新たに設計製作して実現することが考えられる。また、既存のＩＣを組み合わせて実現してもよい。次に、本実施例のタスク制御システムの動作を説明する。タスク制御実行部２０は、ディスパッチルーチンを実行することによって、切り替え制御を行いタスクを実行する。この実行対象のタスクを特定するのが、タスク特定装置１０である。すなわち、タスク制御実行部２０に対しＯＳからディスパッチ要求があると、データ入力部１１が、データ入力処理を実行し、要求データに基づく入力データを選択回路１２へ入力する。そしてデータ入力処理終了後、特定部１３が、特定処理を実行することによって、選択回路１２からの出力データに基づいて実行対象のタスクを特定する。
【００２４】そこで最初にデータ入力部１１によるデータ入力処理を、図３（ａ）のフローチャートに基づいて説明する。まず、ステップ（以下、ステップを単に記号Ｓで示す。）１００では、メモリ上の所定領域に格納される３２ビットの要求データを読み出す。
【００２５】続くＳ１１０では、要求データが「０」であるか否かを判断する。この処理は、要求データの全てのビットがリセットされているか否かを判断するものである。ここで要求データが「０」であると判断された場合（Ｓ１１０：ＹＥＳ）、本データ入力処理を終了する。一方、要求データが「０」でないと判断された場合（Ｓ１１０：ＮＯ）、Ｓ１２０へ移行する。
【００２６】Ｓ１２０では、Ｓ１００にて読み出した要求データを入力データとして出力する。この処理は、選択回路１２への入力を行うために用意された入力レジスタへ要求データをストアするものである。続いて特定部１３による特定処理を、図３（ｂ）のフローチャートに基づいて説明する。
【００２７】まず最初のＳ２００では、出力データを読み出す。上述したデータ入力処理によって選択回路１２に入力データが入力されると、選択回路１２は、真理値表に示す如く５ビットの出力データを出力する。したがってここでは、選択回路１２より出力された出力データを出力レジスタからロードする。
【００２８】続くＳ２１０では、タスクＩＤを決定する。この処理は、出力データに基づき、実行対象のタスクＩＤを決定するものである。そして、次のＳ２２０において、タスク制御実行部２０のディスパッチルーチンをコールする。これによって、タスク制御実行部２０によって、タスクの切り替えが行われ、Ｓ２１０にて決定されたタスクＩＤに対応するタスクが実行される。
【００２９】次に、本実施例のタスク制御システムの発揮する効果を説明する。本実施例のタスク制御システムにおいては、上述したように、選択回路１２に対し入力データを入力するデータ入力処理及び、選択回路１２からの出力データに基づきタスクＩＤを決定する特定処理をソフトウェアによって実現した。その結果、判断する優先度の数の変更や各タスクの優先度の変更といった仕様変更に柔軟に対応できる。これについて説明する。
【００３０】最初に、判断する優先度の数が増加した場合について説明する。例えば図４に示すように、要求データが６４ビットになったと仮定する（タスク制御実行部２０のブロック参照）。つまり、３２ビットの要求データの各ビットで優先度を表す場合、最大「３２」の優先度が表現できることになるが、仕様変更によって優先度の数が「３２」を越えることが考えられる。このときは、要求データが例えば６４ビットのデータに変更されることが考えられる。
【００３１】この場合、図３（ａ）に示したデータ入力処理を、図５に示すデータ入力処理に変更することで対応できる。図５に示すデータ入力処理では、処理が開始されると、要求データを読み出す（Ｓ３００）。次に、要求データの上位３２ビットが「０」であるか否かを判断する（Ｓ３１０）。そして、上位３２ビットが「０」であれば（Ｓ３１０：ＹＥＳ）、Ｓ３２０へ移行する。一方、上位３２ビットが「０」でなければ（Ｓ３１０：ＮＯ）、要求データの上位３２ビットのデータを入力データとして出力する（Ｓ３３０）。同様にＳ３２０では、要求データの下位３２ビットが「０」であるか否かを判断する。そして、下位３２ビットが「０」であれば（Ｓ３２０：ＹＥＳ）、本データ入力処理を終了する。一方、下位３２ビットが「０」でなければ（Ｓ３２０：ＮＯ）、要求データの下位３２ビットのデータを入力データとして出力する（Ｓ３３０）。
【００３２】つまり、この場合のデータ入力処理では、選択回路１２に合わせ、要求データを分割して入力データを生成する。このようにして入力データを生成するようにすれば、選択回路１２のハードウェアを何等変更することなく対応でき、その結果、仕様変更によって優先度の数が増加した場合であっても容易に対応できる。
【００３３】続いて、タスクの優先度が変更された場合について説明する。選択回路１２によって優先度の判断がなされるが、タスクの優先度が変わると、出力データに基づき決定されるタスクＩＤを変更する必要が生じる。この場合、図３（ｂ）に示した特定処理中のＳ２１０の処理を変更することで容易に対応できる。
【００３４】つまり、出力データとして判断された優先度とタスクＩＤとの対応関係を、ソフトウェアによって変更すればよく、この場合も選択回路１２などのハードウェアを何等変更する必要がない。すなわち、仕様変更によってタスクの優先度が変更された場合であっても容易に対応できる。
【００３５】そして、本発明のタスク制御システムにおけるタスク特定装置１０では、優先度の判断を、すなわち要求データの各ビットのセット／リセットに基づく判断を、選択回路１２を用いてハードウェアで実現した。上述したように、優先度を考慮した実行対象タスクの特定をソフトウェアで行うとすると、多くの処理時間を要する結果になるからである。一方、優先度の判断以外の部分についてはハードウェアで構成してもソフトウェアで構成しても大差がない。
【００３６】結果として、選択回路１２へのデータ入力処理及び選択回路１２からの出力データに基づく特定処理をソフトウェアで実現する本実施例のタスク制御システムであっても、従来技術に挙げた公報記載のものより幾分処理速度が劣るものの、ソフトウェアにて優先度を判断する構成と比べれば、十分な処理速度を確保できることになる。
【００３７】また、本実施例のタスク制御システムでは、データ入力処理において選択回路１２への入力が「０」であるか否かを判断しており（図３中のＳ１１０，図５中のＳ３１０，Ｓ３２０）、「０」であれば選択回路１２に対する入力を行わない。これは、図２の真理値表に示すように、５ビットの出力データでは、入力データの全てのビットがリセットされている場合（表の最上段）と、入力データのビット「０」だけがセットされている場合（表の最下段）との区別が出来ないためである。したがって、本実施例のようにデータ入力処理において選択回路１２への入力が「０」となる場合を判断するようにすれば、選択回路１２の出力は５ビットで足りることになり、選択回路１２では入力データの全てがリセットされている場合を考慮しなくてもよいため、選択回路１２の構成が簡素化される。
【００３８】ただし、ソフトウェアによる判断処理を省略して、ソフトウェア処理に要する時間を少しでも削減するという観点からは、選択回路１２の出力データのビット数を増やして、入力データが「０」の場合を選択回路１２にて判断する構成を採用することも考えられる。
【００３９】この場合、図６に示す真理値表の如く、例えば選択回路１２からの出力データを８ビットのデータとし、入力データの全ビットがリセットされていた場合、最上位ビット「７」をＨレベルとすることが考えられる（表中の最上段）。このようにすれば、ソフトウェアによる入力データの判断処理が必要なくなるため、ソフトウェア処理に要する時間が削減できるという点で有利である。なお、コンピュータシステムでの処理を考えて出力データを８ビットのデータとしたが、実質的に６ビットあれば足りる。
【００４０】なお、本実施例における図３（ａ）及び図５に示したデータ入力処理及び図３（ｂ）に示した特定処理が、「処理実行手段」としての処理に相当する。以上、本発明はこのような実施例に何等限定されるものではなく、本発明の主旨を逸脱しない範囲において種々なる形態で実施し得る。
【００４１】上記実施例では、データのビットに関して、Ｈレベルを「１」としてセットされた状態、Ｌレベルを「０」としてリセットされた状態とした。もちろん、Ｈレベルを「０」とし、Ｌレベルを「１」としても同様に実施できる。例えばＬレベルを「１」とすれば、図３（ａ）中のＳ１１０、図５中のＳ３１０、Ｓ３２０の処理において、「０」に代え、「２³²－１」であるか否かを判断すればよい。
【００４２】また、上記実施例ではタスク特定装置として優先処理特定装置を具現化したが、優先度を考慮した実行対象処理の特定を行うシステムに本発明が適用できることは言うまでもない。例えば、複数のスイッチ入力に応じて対応する処理を特定するというようなシステムにも適用できる。

【出願人】	【識別番号】０００００４２６０【氏名又は名称】株式会社デンソー
【出願日】	平成１２年１０月４日（２０００．１０．４）
【代理人】	【識別番号】１０００８２５００【弁理士】【氏名又は名称】足立勉
【公開番号】	特開２００２－１０８６２９（Ｐ２００２－１０８６２９Ａ）
【公開日】	平成１４年４月１２日（２００２．４．１２）
【出願番号】	特願２０００－３０４８１７（Ｐ２０００－３０４８１７）