半導体装置

トップ :: G 物理学 :: G06 計算;計数

【発明の名称】	半導体装置
【発明者】	【氏名】平田陽一【氏名】清野祥子
【要約】	【課題】ソフトウェアのバグに対して、その不具合のあるプログラム領域を修正するのではなくデータ領域の情報によってデータ領域を正しい値に修正する手段で不具合を解決する場合、従来技術ではメイン処理に一度だけしか実行することができなかった。そのため、各処理との同期がとれない場合に不具合が修正できないことがあった。【解決手段】本半導体装置では、データ領域の条件によってデータ領域を正しい値に修正する処理をモジュール化し、そのモジュールをあらかじめ複数個用意しておく。それぞれについて動作・不動作を自由に選択することで、同期合わせが必要な不具合に対しても、プログラム領域ではなくデータ領域の条件によってデータ領域を正しい値に修正する手段で不具合を解決することが可能になる。

【特許請求の範囲】
【請求項１】プログラムが記憶されたプログラム領域を有するマスクＲＯＭと、前記プログラムの動作に用いるデータを記憶したデータ領域を有する書き換え可能なメモリと、中央演算処理手段とを備えた制御手段と、前記メモリにおけるデータ領域を書き換え可能なデータを記憶する記憶手段とを備え、前記記憶手段に指定ＩＤを有し、前記マスクＲＯＭに起動ＩＤを有し、前記指定ＩＤと前記起動ＩＤとが一致した時に前記メモリ内のデータの書き換え動作を行うことを特徴とする半導体装置。
【請求項２】記憶手段は、メモリ内の第１のアドレスを指定するソースアドレスと、前記第１のアドレスに書き込まれた第１のデータの所定のビットの値を読み出すための第１のマスクデータと、前記演算の結果データと比較するための比較データと、前記メモリ内の第２のアドレスを指定するターゲットアドレスと、前記第２のアドレスに書き込まれた第２のデータと演算するための第２のマスクデータと、マスクＲＯＭ内のメインプログラムを起動させる指定ＩＤとを備えたことを特徴とする請求項１記載の半導体装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、マスクＲＯＭを搭載したマイクロコンピュータのソフトウエアのバグに対して、マスクＲＯＭを変更せずにデータ領域に作用をすることによって、ソフトウエアのバグによる不具合を解決する方法に関するものである。
【０００２】
【従来の技術】マイクロコンピュータの全体構成を図３に示す。図３において、１はプログラム領域の読み出し専用メモリでマスクＲＯＭ（Read Only Memory）、２はデータ領域の揮発性のメモリでＲＡＭ（Random Acsess Memory）、３は中央演算処理器でＣＰＵ（Central Processing Unit）である。
【０００３】上記のようなマイクロコンピュータを備えた電子機器が誤動作した際や、マイクロコンピュータによって動作する機能を一部変更したい場合、マイクロコンピュータ内のソフトウェアを修正する必要がある。従来ではマスクＲＯＭを作成し直すなどの大コストがかかる処理を行っていたが、本実施の形態では、このようなソフトウェアの修正に対して、マイクロコンピュータ内のＲＡＭ（データ領域）における、例えばバグの原因となっている誤ったデータを、マイクロコンピュータに外部接続した不揮発性メモリによって、ＲＡＭ内のデータを低コストで正しいデータに書き換えるというものである。このような不揮発性メモリは予め電子機器内に搭載され、マイクロコンピュータと接続されている。そして、電子機器が誤動作した時に、不揮発性メモリに、ＲＡＭにおけるデータ修正を行うアドレスを特定するソースアドレスデータやターゲットアドレスデータ、実際にデータ修正を行う際に用いるマスクデータや比較データなどを、使用者やマイクロコンピュータ開発者によって書き込まれる。なお、以下の説明では使用者やマイクロコンピュータ開発者を簡略化して、マイクロコンピュータ開発者として明記する。
【０００４】なお、不揮発性メモリをマイクロコンピュータに接続し、前述の各データを書き込んでいない状態の時は、不揮発性メモリの各アドレスには「０」が書き込まれている。そうすることにより、マイクロコンピュータ内の正しいデータを誤って書き換えるようなことはない。
【０００５】図４は従来の半導体装置の構成を示すブロック図である。
【０００６】図において、１０は各種電子機器に搭載され機器の動作制御などを行う制御手段であるマイクロコンピュータ、８はマイクロコンピュータ１０の外部に設けられマイクロコンピュータ１０と接続されている記憶手段である不揮発性メモリである。不揮発性メモリ８の内部には後述するＲＡＭ２における第１のアドレス２１を特定するソースアドレス８１、ＲＡＭ２の第１のアドレス２１内の第１のデータ２１ａにおける所定のビットを抽出するために演算処理を行う第１のマスクデータ８２、前述の演算結果と比較する比較データ８３、前述の比較結果によりＲＡＭ２における第２のアドレス２２内の第２のデータ２２ａにおける所定のビットを他の値に書き換えるための第２のマスクデータ８４、後述する第２のアドレス２２を特定するターゲットアドレス８５とが配され、それぞれマイクロコンピュータ開発者や使用者によってデータを変更することができるものである。なお、これらのデータがマイクロコンピュータ開発者や使用者によって書き込まれるのは、本機器において誤動作が発生した時で、データが書き込まれる前はそれぞれのデータには「０」が書き込まれている。
【０００７】３はマイクロコンピュータ１０内に設けられ各種演算処理動作を行う中央演算処理装置（以下、ＣＰＵと記す）、２はマイクロコンピュータ１０内に設けられマスクＲＯＭ１に記録されたプログラムとともにマスクＲＯＭ１を介してＣＰＵ３を制御するデータを記録した書き換え可能なメモリであるＲＡＭ（Random Access Memory）で、２１及び２２はＲＡＭ２内のデータ領域である第１及び第２のアドレスであり、第１のアドレス２１に書き込まれた第１のデータ２１ａが特定のデータの時、第２のアドレス２２に書き込まれた第２のデータ２２ａが所定の結果を出力するようになっている。２１ａ及び２２ａは第１及び第２のアドレス２１及び２２にそれぞれ書き込まれている第１及び第２のデータである。
【０００８】４は不揮発性メモリ８からの第１のマスクデータ８２と第１のデータ２１ａとを論理演算し第１のデータ２１ａにおける所定のビットを抽出する第１の演算手段である第１の演算器、５は第１の演算器４の演算結果と不揮発性メモリ８からの比較データ８３とを比較する比較手段である比較器、７は比較器５の比較結果により開放（ＯＦＦ）／接続（ＯＮ）切換を行う切換手段である切換器で、後述する第２の演算器６の演算結果を第２のデータ２２ａと書き換えるか否かを切り替えるものである。本構成の切換器７は、比較器５の比較結果が真（第１の演算器４の演算結果と比較データ８３とが一致している場合）はＯＮとなり、第２の演算器６の演算結果に基づき第２のデータ２２ａの所定ビットが正しい値に書き換えられるが、比較器５の比較結果が偽（第１の演算器４の演算結果と比較データ８３とが不一致の場合）は切換器７はＯＦＦとなり、第２のデータ２２ａは書き換えられない。
【０００９】６は第２のデータ２２ａと第２のマスクデータ８４とで論理演算する第２の演算手段である第２の演算器、１はマイクロコンピュータ１０の内部に設けられたマスクＲＯＭ（ＲＯＭ＝Read Only Memory）で、ＣＰＵ３をコントロールするソフトウエアが書き込まれている。第２の演算器６は、第２のデータ２２ａにおける所定ビットの値が正しくない値である場合に、所定ビットが正しい値に設定された第２のマスクデータ８４と論理演算を行い、第２のデータ２２ａの所定ビットを正しい値に修正するものである。
【００１０】上記マスクＲＯＭ１、ＲＡＭ２、ＣＰＵ３、第１の演算器４、比較器５、第２の演算器６、切換器７はマイクロコンピュータ１０内に設けられている。
【００１１】マイクロコンピュータ開発者は、マイクロコンピュータ１０のバグの原因となっているＲＡＭ２におけるアドレスやビット、バグがあるアドレスやビットを抽出するためのソースアドレス８１や第１のマスクデータ８２、バグの有無を確認するための比較データ８３、ＲＡＭ内のデータを書き換えるための第２のマスクデータ８４、ターゲットアドレス８５は、予め解っているものとし、不揮発性メモリ８に必要なデータを予め書き込んでおく。
【００１２】以上のように構成された従来の半導体装置について、図面を用いてその動作を説明する。
【００１３】まず、マイクロコンピュータには、予め不揮発性メモリが接続された状態で機器内に組み込まれている。不揮発性メモリ内の全てのアドレスには、組み込み当初は「０」が書き込まれていて、ＲＡＭ内のデータを書き換えないようにしている。
【００１４】次に、マイクロコンピュータ１０が誤動作したり、マイクロコンピュータの機能の一部を変更したい時、マイクロコンピュータ内のソフトウェアの一部を変更する必要がある。本構成では、マイクロコンピュータ１０内のデータ領域をＲＡＭで構成しているため、任意に書き換えることが可能である。書き換えるためには、書き換えるためのデータや、書き換えるアドレスを特定するためのデータを、マイクロコンピュータ開発者が不揮発性メモリ８に書き込むことで、ＲＡＭ２内のデータを書き換えることが可能になる。
【００１５】不揮発性メモリ８に各データを書き込むと、不揮発性メモリ８内のソースアドレス８１によって、ＲＡＭ２内の第１のアドレス２１を選び、その第１のアドレス２１に書き込まれた第１のデータ２１ａと、不揮発性メモリ８内の第１のマスクデータ８２とを、第１の演算器４で論理演算し、第１のデータ２１ａにおける所定のビットを読み出す。その演算結果と比較データ８３とを比較器５で比較する。その比較結果に応じて、切換器７を切り換えるよう制御している。比較データ８３は、その所定ビットの値が、第１の演算器４の演算結果の所定ビットの値と一致するようなデータを書き込んでおき、この比較データ８３と第１の演算器４の演算結果とが一致した時は、第２のアドレス２２の第２のデータ２２ａの所定ビットの値を修正できるよう、切換器７をＯＮにするよう制御する。
【００１６】比較器５における比較の結果、第１の演算器４のデータと比較データ８３とが一致した場合は、切換器７をＯＮにして第２のデータ２２ａを書き換える。また、比較器５における比較の結果、第１の演算器４のデータと比較データ８３とが不一致である場合は、切換器７をＯＦＦにして第２のデータ２２ａを書き換えない。
【００１７】一方で、不揮発性メモリ８内のターゲットアドレス８５によってＲＡＭ２内の第２のアドレス２２を指定し、第２のアドレス２２内の第２のデータ２２ａの所定のビットを第２の演算器６に読み出す。第２の演算器６では、不揮発性メモリ８内の第２のマスクデータ８４と論理演算を行い、切換器７に出力している。ここで、切換器７がＯＮの場合は第２の演算器６の演算結果を第２のデータ２２ａに書き込む（所定ビットを書き換える）が、切換器７がＯＦＦの場合は第２の演算器６の演算結果は第２のデータ２２ａに書き込まれず、第２のデータ２２ａは何等変更されない。
【００１８】ここで、第１のデータ２１ａと第２のデータ２２ａとはそれぞれ対になって動作するものであり、第１のデータ２１ａの条件に基づいて、前記条件に応じた結果を第２のデータ２２ａとして出力するものである。
【００１９】
【発明が解決しようとする課題】しかしながら上記の従来の構成では、ＲＡＭ２内の第１のデータ２１の情報によって、第２のデータ２２を正しい値に修正する手段をメイン処理に一度だけしか実行することができなかった。そのため、メイン処理内の各サブルーチンとの同期がとれない場合に不具合が修正できないことがあった。
【００２０】本発明は上記従来の問題点を解決するもので、データ領域の条件によってデータ領域を正しい値に修正する処理をあらかじめメインプログラムの複数箇所で設定することで、同期合わせが必要な不具合に対しても、データ領域をタイミングよく修正することによってソフトウエアのバグによる不具合を解決することを目的とする。
【００２１】
【課題を解決するための手段】この目的を達成するために本発明の半導体装置は、プログラムが記憶されたプログラム領域を有するマスクＲＯＭと、前記プログラムの動作に用いるデータを記憶したデータ領域を有する書き換え可能なメモリと、中央演算処理手段とを備えた制御手段と、前記メモリにおけるデータ領域を書き換え可能なデータを記憶する記憶手段とを備え、前記記憶手段に指定ＩＤを有し、前記マスクＲＯＭに起動ＩＤを有し、前記指定ＩＤと前記起動ＩＤとが一致した時に前記メモリ内のデータの書き換え動作を行う構成を有している。
【００２２】この構成によって、同期合わせが必要な不具合に対しても、データ領域をタイミング良く修正することによってソフトウエアのバグによる不具合を解決することができる。
【００２３】
【発明の実施の形態】本発明の請求項１に記載の発明は、プログラムが記憶されたプログラム領域を有するマスクＲＯＭと、前記プログラムの動作に用いるデータを記憶したデータ領域を有する書き換え可能なメモリと、中央演算処理手段とを備えた制御手段と、前記メモリにおけるデータ領域を書き換え可能なデータを記憶する記憶手段とを備え、前記記憶手段に指定ＩＤを有し、前記マスクＲＯＭに起動ＩＤを有し、前記指定ＩＤと前記起動ＩＤとが一致した時に前記メモリ内のデータの書き換え動作を行うものであり、このような構成により、同期合わせが必要なソフトウェアのバグによる不具合に対しても、マスクＲＯＭを変更せずに不具合を解決することができるという作用を有する。
【００２４】以下、本発明の実施の形態について、図１から図２を用いて説明する。
【００２５】（実施の形態１）マイクロコンピュータを備えた電子機器が誤動作した際や、マイクロコンピュータによって動作する機能を一部変更したい場合、マイクロコンピュータ内のソフトウェアを修正する必要がある。従来ではマスクＲＯＭを作成し直すなどの大コストがかかる処理を行っていたが、本実施の形態では、このようなソフトウェアの修正に対して、マイクロコンピュータ内のＲＡＭ（データ領域）における、例えばバグの原因となっている誤ったデータを、マイクロコンピュータに外部接続した不揮発性メモリによって、ＲＡＭ内のデータを低コストで正しいデータに書き換えるというものである。このような不揮発性メモリは予め電子機器内に搭載され、マイクロコンピュータと接続されている。そして、電子機器が誤動作した時に、不揮発性メモリに、ＲＡＭにおけるデータ修正を行うアドレスを特定するソースアドレスデータやターゲットアドレスデータ、実際にデータ修正を行う際に用いるマスクデータや比較データなどを、使用者やマイクロコンピュータ開発者によって書き込まれる。これらのデータが書き込まれた後、電子機器本体の電源を投入することで、ＲＡＭのデータの書き換えが行われる。なお、以下の説明では使用者やマイクロコンピュータ開発者を簡略化して、マイクロコンピュータ開発者として明記する。
【００２６】なお、不揮発性メモリをマイクロコンピュータに接続し、前述の各データを書き込んでいない状態の時、つまりＲＡＭのデータを書き換え可能なデータを記憶する前は、不揮発性メモリの各アドレスには数値「０」が書き込まれている。
【００２７】図１は本発明の実施の形態１における半導体装置の構成を示すブロック図、図２は同実施の形態の具体構成を模式的に示したブロック図である。
【００２８】図において、１０は各種電子機器に搭載され機器の動作制御などを行う制御手段であるマイクロコンピュータ、８はマイクロコンピュータ１０の外部に設けられマイクロコンピュータ１０と接続されている記憶手段である不揮発性メモリである。不揮発性メモリ８の内部には後述するＲＡＭ２における第１のアドレス２１を特定するソースアドレス８１、ＲＡＭ２の第１のアドレス２１内の第１のデータ２１ａにおける所定のビットを抽出するために演算処理を行う第１のマスクデータ８２、前述の演算結果と比較する比較データ８３、前述の比較結果によりＲＡＭ２における第２のアドレス２２内の第２のデータ２２ａにおける所定のビットを他の値に書き換えるための第２のマスクデータ８４、後述する第２のアドレス２２を特定するターゲットアドレス８５、指定ＩＤ８６とが配され、それぞれマイクロコンピュータ開発者や使用者によってデータを変更することができるものである。なお、これらのデータがマイクロコンピュータ開発者によって書き込まれるのは、本機器において誤動作が発生しマイクロコンピュータ１０のバグが発覚した時で、データが書き込まれる前はそれぞれのデータとして「０」が書き込まれている。
【００２９】１はマスクＲＯＭで、ＣＰＵ３をコントロールするソフトウエアを書き込んでおき、そのメインプログラム上では、設定位置に対応した起動ＩＤｎを複数箇所で設定しておく。メインプログラム実行中にある任意の起動ＩＤｎが設定された場合、起動ＩＤｎと指定ＩＤ８６とを比較器９で比較する。得られた比較結果が真である場合、ソースアドレスデータ８１によってＲＡＭ２の任意のアドレスを選び、ＲＡＭ２におけるバグ修正処理を行う。また、比較器９で得られた比較結果が偽である場合、ＲＡＭ２におけるバグ修正処理は動作させない。
【００３０】３はマイクロコンピュータ１０内に設けられ各種演算処理動作を行う中央演算処理装置（以下、ＣＰＵと記す）、２はマイクロコンピュータ１０内に設けられマスクＲＯＭ１に記録されたプログラムとともにマスクＲＯＭ１を介してＣＰＵ３を制御するデータを記録した書き換え可能なメモリであるＲＡＭ（Random Access Memory）で、２１及び２２はＲＡＭ２内のデータ領域である第１及び第２のアドレスであり、第１のアドレス２１に書き込まれた第１のデータ２１ａが特定のデータの時、第２のアドレス２２に書き込まれた第２のデータ２２ａが所定の結果を出力するようになっている。２１ａ及び２２ａは第１及び第２のアドレス２１及び２２にそれぞれ書き込まれている第１及び第２のデータである。
【００３１】４は不揮発性メモリ８からの第１のマスクデータ８２と第１のデータ２１ａとを論理演算し第１のデータ２１ａにおける所定のビットを抽出する第１の演算手段である第１の演算器で、本実施の形態では乗算動作を行うものとしたが、これに限定されるものではない。５は第１の演算器４の演算結果と不揮発性メモリ８からの比較データ８３とを比較する比較手段である比較器、７は比較器５の比較結果により開放（ＯＦＦ）／接続（ＯＮ）切換を行う切換手段である切換器で、後述する第２の演算器６の演算結果を第２のデータ２２ａと書き換えるか否かを切り替えるものである。本実施の形態の切換器７は、比較器５の比較結果が真（第１の演算器４の演算結果と比較データ８３とが一致している場合）はＯＮとなり、第２の演算器６の演算結果に基づき第２のデータ２２ａの所定ビットが正しい値に書き換えられるが、比較器５の比較結果が偽（第１の演算器４の演算結果と比較データ８３とが不一致の場合）は切換器７はＯＦＦとなり、第２のデータ２２ａは書き換えられない。
【００３２】６は第２のデータ２２ａと第２のマスクデータ８４とで論理演算する第２の演算手段である第２の演算器で、本実施の形態では論理加算の処理を行うものとしたが、これに限定されるものではない。１はマイクロコンピュータ１０の内部に設けられたマスクＲＯＭ（ＲＯＭ＝Read Only Memory）で、ＣＰＵ３をコントロールするソフトウエアが書き込まれている。第２の演算器６は、第２のデータ２２ａにおける所定ビットの値が正しくない値である場合に、所定ビットが正しい値に設定された第２のマスクデータ８４と論理演算を行い、第２のデータ２２ａの所定ビットを正しい値に修正するものである。
【００３３】上記マスクＲＯＭ１、ＲＡＭ２、ＣＰＵ３、第１の演算器４、比較器５、第２の演算器６、切換器７はマイクロコンピュータ１０内に設けられている。
【００３４】マイクロコンピュータ開発者は、マイクロコンピュータ１０のバグの原因となっているＲＡＭ２におけるアドレスやビット、バグがあるアドレスやビットを抽出するためのソースアドレス８１や第１のマスクデータ８２、バグの有無を確認するための比較データ８３、ＲＡＭ内のデータを書き換えるための第２のマスクデータ８４、ターゲットアドレス８５は、予め解っているものとし、不揮発性メモリ８に必要なデータを予め書き込んでおく。
【００３５】以上のように構成された本実施の形態の半導体装置について、図１及び図２を用いてその動作を説明する。
【００３６】まず、不揮発性メモリ８を用いたＲＡＭ２内のバグ修正について説明する。
【００３７】マイクロコンピュータには、予め不揮発性メモリが接続された状態で機器内に組み込まれている。不揮発性メモリ内の全てのアドレスには、組み込み当初は「０」が書き込まれていて、ＲＡＭ内のデータを書き換えないようにしている。
【００３８】次に、マイクロコンピュータ１０が誤動作したり、マイクロコンピュータの機能の一部を変更したい時、マイクロコンピュータ内のソフトウェアの一部を変更する必要がある。本実施の形態では、マイクロコンピュータ１０内のデータ領域をＲＡＭで構成しているため、任意に書き換えることが可能である。書き換えるためには、書き換えるためのデータや、書き換えるアドレスを特定するためのデータを、マイクロコンピュータ開発者が不揮発性メモリ８に書き込むことで、ＲＡＭ２内のデータを書き換えることが可能になる。
【００３９】不揮発性メモリ８に各データを書き込むと、不揮発性メモリ８内のソースアドレス８１によって、ＲＡＭ２内の第１のアドレス２１を選び、その第１のアドレス２１に書き込まれた第１のデータ２１ａと、不揮発性メモリ８内の第１のマスクデータ８２とを、第１の演算器４で論理演算し、第１のデータ２１ａにおける所定のビットを読み出す。その演算結果と比較データ８３とを比較器５で比較する。その比較結果に応じて、切換器７を切り換えるよう制御している。比較データ８３は、その所定ビットの値が、第１の演算器４の演算結果の所定ビットの値と一致するようなデータを書き込んでおき、この比較データ８３と第１の演算器４の演算結果とが一致した時は、第２のアドレス２２の第２のデータ２２ａの所定ビットの値を修正できるよう、切換器７をＯＮにするよう制御する。
【００４０】比較器５における比較の結果、第１の演算器４のデータと比較データ８３とが一致した場合は、切換器７をＯＮにして第２のデータ２２ａを書き換える。また、比較器５における比較の結果、第１の演算器４のデータと比較データ８３とが不一致である場合は、切換器７をＯＦＦにして第２のデータ２２ａを書き換えない。
【００４１】一方で、不揮発性メモリ８内のターゲットアドレス８５によってＲＡＭ２内の第２のアドレス２２を指定し、第２のアドレス２２内の第２のデータ２２ａの所定のビットを第２の演算器６に読み出す。第２の演算器６では、不揮発性メモリ８内の第２のマスクデータ８４と論理演算を行い、切換器７に出力している。ここで、切換器７がＯＮの場合は第２の演算器６の演算結果を第２のデータ２２ａに書き込む（所定ビットを書き換える）が、切換器７がＯＦＦの場合は第２の演算器６の演算結果は第２のデータ２２ａに書き込まれず、第２のデータ２２ａは何等変更されない。
【００４２】ここで、第１のデータ２１ａと第２のデータ２２ａとはそれぞれ対になって動作するものであり、第１のデータ２１ａの条件に基づいて、前記条件に応じた結果を第２のデータ２２ａとして出力するものである。
【００４３】次に、同期合わせが必要なソフトウェアバグの修正方法について、図１及び図２を用いて説明する。
【００４４】まず、メインプログラム１０ａの実行中に、起動ＩＤ１０ｂが「０」に設定された場合、起動ＩＤ１０ｂと指定ＩＤ８６とを比較器９で比較する。例えば、それぞれ８ビットのデータで実現するとし、起動ＩＤ０に「００００００００」、指定ＩＤ８６に「０００００００１」が入っているとする。起動ＩＤ１０ｂと指定ＩＤ８６とを比較器９で比較した結果、各々のデータは不一致であるので、前述のＲＡＭ２のデータ領域２２のバグを修正する処理は動作しない。
【００４５】次に、メインプログラム１０ａの実行中に、起動ＩＤ１０ｂが「１」に設定された場合、同様に起動ＩＤ１０ｂと指定ＩＤ８６とを比較器９で比較する。起動ＩＤ１０ｂに「０００００００１」が入っているとすると、起動ＩＤ１０ｂと指定ＩＤ８６とを比較器９で比較した結果、それぞれのＩＤは一致しているので、切換器１１をＯＮにし、演算ソフトウェア１０ｄを起動して、前述のＲＡＭ２のデータ領域２２のバグを修正する処理は動作する。
【００４６】以上のように本実施の形態によれば、メインプログラム上に複数箇所で起動ＩＤを設定し、不揮発性メモリ内に任意ＲＡＭの値を変更する指定ＩＤ領域を設けることで、メインプログラムの、ＲＡＭのデータを変更したい場所でＲＡＭのデータを変更することができるので、同期合わせが必要なソフトウェアバグに対しても、不具合を解決することができる。
【００４７】
【発明の効果】以上のように本発明は、マスクＲＯＭ搭載のマイクロコンピュータにおいて、同期合わせが必要なソフトウエアのバグに対しても、マスクＲＯＭを変更せずに不具合を解決することができ、また、プログラム領域でなくデータ領域に作用するために、小容量の不揮発性メモリによる低い費用での実現が可能であるという優れた効果が得られる。

【出願人】	【識別番号】０００００５８２１【氏名又は名称】松下電器産業株式会社
【出願日】	平成１２年６月２６日（２０００．６．２６）
【代理人】	【識別番号】１０００９７４４５【弁理士】【氏名又は名称】岩橋文雄（外２名）
【公開番号】	特開２００２－７１５９（Ｐ２００２－７１５９Ａ）
【公開日】	平成１４年１月１１日（２００２．１．１１）
【出願番号】	特願２０００－１９０９１０（Ｐ２０００－１９０９１０）