トップ :: H 電気 :: H05 他に分類されない電気技術




【発明の名称】 回路基板及びその製造方法
【発明者】 【氏名】白石 司

【氏名】小松 慎五

【氏名】林 祥剛

【氏名】祐伯 聖
【要約】 【課題】配線の収容率を低下させることなく高密度な実装が行える回路基板の提供。

【解決手段】基板内部に設けた電子部品１０５の外部接続に関与しない部品表面領域に補助配線パターン１０８を形成し、この補助配線パターン１０８を、基板配線パターン１０３、１０２に電気的に接続することで、補助配線パターン１０８を基板配線パターン１０３、１０２の一部として用いて配線の収容率を高めた。
【特許請求の範囲】
【請求項１】 少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板であって、前記電子部品の少なくとも一つには、その外部接続に関与しない部品表面領域に補助配線パターンを形成し、この補助配線パターンを、前記回路基板に設けた基板配線パターンに電気的に接続したことを特徴とする回路基板。
【請求項２】 請求項１に記載の回路基板であって、前記基板配線パターンどうしを、前記補助配線パターンを介して電気的に接続したことを特徴とする回路基板。
【請求項３】 請求項２に記載の回路基板であって、前記電子部品を、その実装面を前記回路基板の面方向に略平行にして配置し、前記補助配線パターンを介して互いに電気的に接続する前記基板配線パターンを、前記電子部品と対向する前記回路基板の同一方面に設け、前記補助配線パターンを、前記回路基板の同一方面と対向する前記電子部品の一方面に設け、前記基板配線パターンと前記補助配線パターンとを、前記回路基板の厚み方向に沿って配置した導電体により電気的に接続したことを特徴とする回路基板。
【請求項４】 請求項３に記載の回路基板であって、前記導電体を、前記回路基板に設けたインナービアから構成することを特徴とする回路基板。
【請求項５】 請求項３に記載の回路基板であって、前記導電体を、前記補助配線パターン上に設けられてその先端が前記回路基板を貫通して前記基板配線パターンに達する突起電極から構成することを特徴とする回路基板。
【請求項６】 請求項３に記載の回路基板であって、前記電子部品をベアチップの半導体から構成することを特徴とする回路基板。
【請求項７】 請求項６に記載の回路基板であって、前記補助配線パターンを、前記電子部品の端子形成面に設けることを特徴とする回路基板。
【請求項８】 請求項１に記載の回路基板であって、前記電子部品を、その実装面が前記回路基板の面方向に略直交する方向に沿って配置することを特徴とする回路基板。
【請求項９】 少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面の裏面に補助配線パターンを形成する工程と、前記電子部品を第１の導体箔上に実装する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物に貫通孔を形成して、その貫通孔に導電性樹脂組成物を充填する工程と、前記導電性樹脂組成物の一端と前記補助配線パターンとが対向するように、前記シート状物の一方面に前記第１の導体箔の電子部品搭載面を位置合わせして配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋没する工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程と、を含むことを特徴とする回路基板の製造方法。
【請求項１０】 少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面の裏面に補助配線パターンを形成したうえで、形成した補助配線パターン上に突起電極を形成する工程と、前記電子部品を第１の導体箔上に実装する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物の一方面に前記第１の導体箔の電子部品搭載面を配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋没するとともに、前記突起電極の先端を前記シート状物を貫通して前記第１の導体箔に当接させる工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程と、を含むことを特徴とする回路基板の製造方法。
【請求項１１】 少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面においてその外部接続に関与しない面領域に補助配線パターンを形成する工程と、前記電子部品を第１の導体箔上に実装するとともに、前記補助配線パターンを接続部材を介して前記第１の導体箔に電気的に接続する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物の一方面に前記第１の導体箔の電子部品搭載面を配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋没する工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程と、を含むことを特徴とする回路基板の製造方法。
【請求項１２】 請求項９ないし１１のいずれかに記載の回路基板の製造方法であって、前記第１の導体箔または前記第２の導体箔の少なくとも一方として、離型フィルム上に設けられて配線パターン形状に成形されたものを用いることを特徴とする回路基板の製造方法。
【請求項１３】 請求項９ないし１１のいずれかに記載の回路基板の製造方法であって、前記第１の導体箔または前記第２の導体箔の少なくとも一方として、前記シート状物と同様のシート状物の一方面に設けられて配線パターン形状に成形されたものを用いることを特徴とする回路基板の製造方法。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は半導体などの能動部品やコンデンサなどの受動部品を内蔵した回路基板およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化の要求に伴い、半導体の高密度、高機能化が一層要望されており、回路基板に対しても小型かつ高密度を実現するものが望まれている。そこで、内部に能動部品及び／または受動部品を内蔵し、かつ配線パターンとそれとを電気的に接続するインナービアを有する半導体内臓型の回路基板が提案されている。
【０００３】図１２は、従来の半導体内蔵型の回路基板の構成を示す断面図である。図において、１は半導体内蔵型の回路基板である。２及び３は配線パターンであって多層配線構成を有している。４は導電性組成物からなるインナービアであって配線パターン２と配線パターン３とを電気的に接続している。５は、無機フィラーと熱硬化樹脂とを複合したコンポジット材料からなる絶縁層である。６は絶縁層５に埋没されて一体化された半導体ベアチップである。７は半導体ベアチップ６の実装面上に形成されたアルミ電極端子であり、８はアルミ電極端子７と配線パターン２とを電気的に接続する接続部材である。図１２に示すように、この回路基板１は、絶縁層５の内部に半導体ベアチップ６を内蔵したうえで、半導体ベアチップ６のアルミ電極端子７と回路基板１の配線パターン２とを、接続部材８を介して電気的に接続している。
【０００４】
【発明が解決しようとする課題】しかしながら上記した従来例には、実装密度を高めるうえで構造的な障害があり、高密度実装が図れないという課題があった。以下、説明する。絶縁層５の同一方面に設けられた配線パターン３どうし（例えば、配線３ａと配線３ｂ）を接続したい場合であって、しかもこれら配線３ａ、３ｂの間に配線３ｃが配置されている場合には、同一面上の配線パターン３により配線３ａと配線３ｂとを直接接続することができない。この場合、インナービア４を介して配線３ａと配線３ｂとを絶縁層５の裏面側の配線パターン２に接続することで、配線３ａと配線３ｂとを、インナービア４と配線パターン２とを介して接続する。
【０００５】しかしながら、配線３ａ、３ｂの直下に半導体ベアチップ６が配置されている場合には、半導体ベアチップ６が遮蔽物となってこのような接続構造を採ることができない。このことは、いわゆる配線の収容率を低下させるので、期待していた通りの高密度化が実現できない結果となる。
【０００６】本発明は上記のような課題を解消するためになされたものであり、半導体ベアチップ等の電子部品を内蔵しても配線の収容率を低下させることなく、高密度な実装が行える回路基板を提供することである。
【０００７】
【課題を解決するための手段】この課題を解決するために本発明は、少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板であって、前記電子部品の少なくとも一つには、その外部接続に関与しない部品表面領域に補助配線パターンを形成し、この補助配線パターンを、前記回路基板に設けた基板配線パターンに電気的に接続している。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明は、少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板であって、前記電子部品の少なくとも一つには、その外部接続に関与しない部品表面領域に補助配線パターンを形成し、この補助配線パターンを、前記回路基板に設けた基板配線パターンに電気的に接続しており、これにより次のような作用を有する。すなわち、その外部接続に関与しない電子部品の表面領域に形成した補助配線パターンを、基板配線パターンに接続することで、補助配線パターンを基板配線パターンの一部として用いることができ、その分、回路基板の配線の収容率を高めることができる。
【０００９】本発明の請求項２に記載の発明は、請求項１に係る回路基板であって、前記基板配線パターンどうしを、前記補助配線パターンを介して電気的に接続したことに特徴を有しており、これにより次のような作用を有する。すなわち、補助配線パターンを介して基板配線パターンどうしを接続することで、配線パターンの引き回しの自由度が増し、その分、さらに回路基板の配線の収容率を高めることができる。
【００１０】本発明の請求項３に記載の発明は、請求項２に係る回路基板であって、前記電子部品を、その実装面を前記回路基板の面方向に略平行にして配置し、前記補助配線パターンを介して互いに電気的に接続する前記基板配線パターンを、前記電子部品と対向する前記回路基板の同一方面に設け、前記補助配線パターンを、前記回路基板の同一方面と対向する前記電子部品の一方面に設け、前記基板配線パターンと前記補助配線パターンとを、前記回路基板の厚み方向に沿って配置した導電体により電気的に接続したことに特徴を有しており、これにより次のような作用を有する。すなわち、従来、層間接続構造を介した接続が電子部品の存在により困難であった前記回路基板の同一方面にある基板配線パターンどうしを、補助配線パターンにより接続することが可能となり、その分、さらに回路基板の配線の収容率を高めることができる。
【００１１】本発明の請求項４に記載の発明は、請求項３に係る回路基板であって、前記導電体を、前記回路基板に設けたインナービアから構成することに特徴を有しており、これにより次のような作用を有する。すなわち、導電体を周知の層間接続構造であるインナービアにより構成することで、既存の生産設備を用いて比較的簡単に導電体を作製することができるようになる。
【００１２】本発明の請求項５に記載の発明は、請求項３に係る回路基板であって、前記導電体を、前記補助配線パターン上に設けられてその先端が前記回路基板を貫通して前記基板配線パターンに達する突起電極から構成することに特徴を有しており、これにより次のような作用を有する。すなわち、導電体を周知の層間接続構造である突起電極により構成することで、既存の生産設備を用いて比較的簡単に導電体を作製することができるようになる。さらには、突起電極は基板に加圧積層されるだけで基板を貫通して基板配線パターンに当接して電気的に接続されるので、突起電極と基板配線パターンとの接続に要する工程をさらに簡略化することができるようになる。
【００１３】本発明の請求項６に記載の発明は、請求項３に係る回路基板であって、前記電子部品をベアチップの半導体から構成することに特徴を有しており、これにより次のような作用を有する。ウエハ状態でカッティング前の電子部品（複数）に対して、一度に補助配線パターンを形成することが可能となり、その分、補助配線パターンの作製が容易になる。
【００１４】本発明の請求項７に記載の発明は、請求項６に係る回路基板であって、前記補助配線パターンを、前記電子部品の端子形成面に設けることに特徴を有しており、これにより次のような作用を有する。すなわち、補助配線パターンをベアチップの半導体の表面に形成された半導体自体の配線パターンと一緒に作り込むことができるので、補助配線パターンだけを別途作成する必要は無くなる。
【００１５】本発明の請求項８に記載の発明は、請求項１に係る回路基板であって、前記電子部品を、その実装面が前記回路基板の面方向に略直交する方向に沿って配置することに特徴を有しており、これにより次のような作用を有する。すなわち、補助配線パターンが層間接続体として機能するので、別途、層間接続体として機能する導電体を設ける必要が無くなる。さらには、電子部品を回路基板に対してほぼ縦向きに配置することになるので、平面的に見て回路基板内で電子部品が占める領域がほぼ最小限となる。そのため、電子部品が障害となって回路基板内で層間接続構造を作成できない領域の大きさも最小限となる。
【００１６】本発明の請求項９に記載の発明は、少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面の裏面に補助配線パターンを形成する工程と、前記電子部品を第１の導体箔上に実装する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物に貫通孔を形成して、その貫通孔に導電性樹脂組成物を充填する工程と、前記導電性樹脂組成物の一端と前記補助配線パターンとが対向するように、前記シート状物の一方面に前記第１の導体箔の電子部品搭載面を位置合わせして配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋没する工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程とを含むことに特徴を有しており、これにより、インナービアからなる導電体で、補助配線パターンと基板配線パターンとを接続した回路基板構造を実現することができる。
【００１７】また、請求項１０に記載の発明は、少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面の裏面に補助配線パターンを形成したうえで、形成した補助配線パターン上に突起電極を形成する工程と、前記電子部品を第１の導体箔上に実装する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物の一方面に前記第１の導体箔の電子部品搭載面を配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋没するとともに、前記突起電極の先端を前記シート状物を貫通して前記第１の導体箔に当接させる工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程と、を含むことに特徴を有しており、これにより、次のような作用を有する。すなわち、突起電極からなる導電体で、補助配線パターンと基板配線パターンとを接続した回路基板構造を実現することができる。
【００１８】本発明の請求項１１に記載の発明は、少なくとも一つ以上の電子部品を基板内部に設けてなる回路基板の製造方法であって、前記電子部品の実装面においてその外部接続に関与しない面領域に補助配線パターンを形成する工程と、前記電子部品を第１の導体箔上に実装するとともに、前記補助配線パターンを接続部材を介して前記第１の導体箔に電気的に接続する工程と、未硬化状態の熱硬化型樹脂組成物を含む混合物からなるシート状物の一方面に前記第１の導体箔の電子部品搭載面を配置する一方、前記シート状物の他方面に第２の導体箔を配置してこれらを積層一体化することで、前記電子部品を前記シート状物に埋 没する工程と、前記シート状物を加熱加圧することで前記シート状物中の前記熱硬化型樹脂および前記導電性樹脂組成物を硬化させる工程とを含むことに特徴を有しており、これより次のような作用を有する。すなわち、電子部品の実装面側に位置する基板配線パターンを補助配線パターンにより接続してなる回路基板を形成することが可能となる。その際、基板配線パターンと補助配線パターンとを接続部材により接続でき、しかも、接続部材による接続処理は、電子部品を第１の導体箔に実装する際に同時に行なうことができ、別途、基板配線パターンと補助配線パターンとを接続する処理工程を設ける必要がないので、その分、製造が簡略化できる。
【００１９】本発明の請求項１２に記載の発明は、請求項９ないし１１のいずれかに係る回路基板の製造方法であって、前記第１の導体箔または前記第２の導体箔の少なくとも一方として、離型フィルム上に設けられて配線パターン形状に成形されたものを用いることに特徴を有しており、これにより次のような作用を有する。すなわち、第１、ないし第２の導体箔として、予めパターニングされた導体箔を用いることで、回路基板形成後に、導体箔をパターニング処理する必要性がなくなる。
【００２０】本発明の請求項１３に記載の発明は、請求項９ないし１１のいずれかに係る回路基板の製造方法であって、前記第１の導体箔または前記第２の導体箔の少なくとも一方として、前記シート状物と同様のシート状物の一方面に設けられて配線パターン形状に成形されたものを用いることに特徴を有しており、これにより次のような作用を有する。すなわち、本願発明の回路基板構成を用いて、多層基板構造の回路基板を形成することが可能となる。
【００２１】以下、本発明の実施の形態について、図を参照して説明する。
【００２２】図１から図５は本発明の第１の実施の形態に関するもので あり、特に、図１はその回路基板の構成を示す断面図である。これらの図において、１００は電子部品を内蔵した回路基板である。１０１は絶縁層であって、例えば、無機フィラーと熱硬化性樹脂の複合されたコンポジット材料から構成されているが、このような構成に限定されるものではない。１０２及び１０３は配線パターンである。１０４ａ、１０４ｂは導電性組成物が充填されたインナービアである。１０５は絶縁層１０１に埋没一体化された半導体ベアチップである。１０６は半導体ベアチップ１０５の実装面に形成されたアルミ電極端子である。１０７はアルミ電極端子１０６と配線パターン１０２とを電気的に接続する接続部材である。１０８は半導体ベアチップ１０５の表面に形成された補助配線パターンであり、補助配線パターン１０８は、半導体ベアチップ１０５の外部接続に関与しない面領域に設けられている。本実施形態では、端子形成面（実装面）の裏面に補助配線パターン１０８を設けている。補助配線パターン１０８はインナービア１０４ｂを介して配線１０３ａと配線１０３ｂとに電気的に接続している。配線１０３ａと配線１０３ｂとは、配線パターン１０３を構成する配線であり、さらには、これら配線１０３ａと配線１０３ｂとの間には配線１０３ｃが設けられているために、これら配線１０３ａ、１０３ｂを、配線パターン１０３により直接接続することができない構造となっている。しかも、配線１０３ａ、１０３ｂの直下には、半導体ベアチップ１０５が設けられているので、絶縁層１０１の裏面に設けられた配線パターン１０２を介した層間接続によりこれら配線１０３ａ、１０３ｂどうしを接続することが困難となっている。そこで、本実施形態では、半導体ベアチップ１０５に設けた補助配線パターン１０８を介した層間接続により、これら配線１０３ａ、１０３ｂどうしの接続を行なっている。これにより、配線収容率を向上させて、極めて高密度な配線形成を行うことができる。
【００２３】なお、１０５は半導体ベアチップとしたが、他のチップ状の抵抗、インダクタ、コンデンサなどの電子部品としても構わない。これらチップ状の電子部品の場合、補助配線パターン１０５は、外部電極（銀の厚膜印刷構造等）の形成時に同時に形成することができ、その場合には、補助配線パターン１０５を別途作製する手間が省ける。
【００２４】図２（ａ）〜（ｈ）は本実施形態の回路基板の製造方法の一例を説明する工程別断面図である。
【００２５】図２（ａ）において、２００は無機フィラーと未硬化状態の熱硬化樹脂の混合物をシート状に加工したシート状物である。シート状物２００の加工は、例えば、次のように行なう。すなわち、無機フィラーと液状の熱硬化樹脂を混合してペースト状混練物を作製するか、無機フィラーに溶剤で低粘度化した熱硬化樹脂を混合して同様にペースト状混練物を作製する。次にペースト状混練物を一定厚みに成型し、熱処理することでシート状物２００を得る。熱処理は、液状樹脂を用いたものでは粘着性があるため若干硬化を進め、未硬化状態で可撓性を維持しながら粘着性を除去するためである。また溶剤により樹脂を溶解させた混練物では、前述の溶剤を除去し、同様に未硬化の状態で可撓性を保持しながら粘着性を除去するためである。
【００２６】この様にして作製した未硬化状態のシート状物２００に、図２（ｂ）のように貫通孔２０１を形成する。貫通孔２０１の形成は、レーザー加工法や金型による加工、もしくはパンチング加工で行うことができる。特にレーザー法では、炭酸ガスレーザーやエキシマレーザーが加工速度が早いので有効である。
【００２７】次に、図２（ｃ）に示すように、形成した貫通孔２０１に導電性樹脂組成物２０２を充填する。導電性樹脂組成物２０２は、金や銀、銅の粉末を導電材料とし、これにシート状物と同様の熱硬化樹脂を混練したものがその一例として使用できる。特に銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化樹脂も液状のエポキシ樹脂が耐熱性の面で安定である。導電性樹脂組成物２０２は、加熱硬化工程を経ることでインナービア１０４ａ、１０４ｂとなるものである。
【００２８】次に、図２（ｄ）に示すように、銅箔等からなる第１の導体箔２０３に半導体ベアチップ１０５をフリップチップ実装する。この半導体ベアチップ１０５には、端子形成面（実装面）の裏面に補助配線パターン１０８が形成されている。ここで、端子形成面の裏面は、半導体ベアチップ１０５においてその外部接続に関与しない面領域の一つとして選定している。
【００２９】補助配線パターン１０８は、例えば、既存のフォトリソグラフィ工程により形成することもできるし、離型フィルム上に形成した配線パターンを半導体ベアチップ１０５に転写することでも作製できる。なお、半導体ベアチップ１０５にフォトリソグラフィ工程により補助配線パターン１０８を作製する場合には、カッティング前のウエハ状態の半導体ベアチップ１０５（複数）に対して、一度に補助配線パターン１０８を形成することができ、その分、補助配線パターン１０８の作製が容易になる。
【００３０】このようにして補助配線パターン１０８を形成した半導体ベアチップ１０５を第１の導体箔に実装するのであるが、この時、半導体ベアチップ１０５は、その実装面（端子形成面）に形成したアルミ電極端子１０６を介して第１の導体箔２０３に電気的に接続されている。特にシート状物２００との接着性を改善するため、シート状物２００との接触面を粗化した第１の導体箔２０３が望ましい。また、同様に接着性の向上、酸化の防止のため、第１の導体箔２０３の表面をカップリング処理したものや錫、亜鉛、ニッケルメッキしたものも使用できる。半導体ベアチップ１０５の電気的接続用として設けられた接続部材１０７は、金、銀、銅、銀−パラジウム合金などを熱硬化樹脂で混練したものが使用できる。
【００３１】次に、図２（ｅ）に示すように、第２の導体箔２０４を用意する。そして、図２（ｆ）に示すように、シート状物２００と、半導体ベアチップ実装済の第１の導体箔２０３と第２の導体箔２０４とを図のように位置合わせして重ねる。
【００３２】次に、図２（ｇ）に示すように、位置合わせして重ねた積層体をプレスにより加熱加圧して半導体ベアチップ１０５をシート状物２００に埋設、一体化する。このとき、シート状物２００中の熱硬化樹脂が硬化する前の状態で半導体ベアチップ１０５をシート状物２００に埋設したのち加熱処理することで、シート状物２００の熱硬化樹脂および導電性樹脂組成物の熱硬化樹脂を完全に硬化させる。これにより、シート状物２００と半導体ベアチップ１０５、および第１、第２の導体箔２０３、２０４が機械的に強固に接着する。また、同様に導電性樹脂組成物２０２の硬化により形成されるインナービア１０４ａ及び１０４ｂを介して、第１の導体箔２０３と第２の導体箔２０４との電気的接続及び、補助配線パターン１０８と第２の導体箔２０４との電気的接続が行われ固定される。
【００３３】次に、図２（ｈ）に示すように、第１、第２の導体箔２０３、２０４を既存のフォトリソグラフィ工程によりパターニングして配線パターン１０２、１０３を形成する。これにより回路基板１００が実現できる。その後半田による部品実装や、絶縁樹脂の充填などの工程があるが、これらは本発明の本質ではないので省略している。
【００３４】図３（ａ）〜（ｈ）は本実施形態の回路基板１００の別の製造方法の一例を説明する工程別断面図である。
【００３５】まず、図３（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物をシート状に加工し、形成したシート状物２００に貫通孔２０１を形成し、さらに貫通孔２０１に導電性樹脂組成物２０２を充填する。この工程は図２（ａ）〜（ｃ）と同様であるため、重複する説明は省略する。
【００３６】次に、図３（ｄ）に示すように、離型フィルム３０５上に第１の配線パターン３０３を形成する。第１の配線パターン３０３はパターニングされた第１の導体箔に相当し、かつ、その形状は、回路基板１００の配線パターン１０２と同形状とする。第１の配線パターン３０３は周知のフォトリソグラフィ工程により作製できる。
【００３７】そして、離型フィルム３０５上の第１の配線パターン３０３上に半導体ベアチップ１０５を実装する。
【００３８】このとき、半導体ベアチップ１０５の実装面（端子形成面）の裏面には、予め補助配線パターン１０８を形成しておく。補助配線パターン１０８の形成方法は、前述した製造方法と同一であり、説明は省略する。
【００３９】実装に際して、半導体ベアチップ１０５の実装面に形成したアルミ電極端子１０６が接続部材１０７を介して第１の配線パターン３０３に電気的に接続されるようにする。離型フィルム３０５はポリエチレンテレフタレートなどのフィルムが使用できる。
【００４０】同様に、図３（ｅ）に示すように、もう一つの離型フィルム３０６に銅箔等の導体箔を接着し、接着した導体箔に対して既存のフォトリソグラフィー法によるエッチングを施すことで第２の配線パターン３０７を形成する。第２の配線パターン３０７はパターニングされた第２の導体箔に相当し、かつ、その形状は、回路基板１００の配線パターン１０３と同形状とする。第２の配線パターン３０７は既存のフォトリソグラフィ工程により作製できる。
【００４１】次に図３（ｆ）に示すように、シート状物２００と、離型フィルム３０５（第１の配線パターン３０３と半導体ベアチップ１０５とを搭載済）と、離型フィルム３０６（第２の配線パターン３０７を搭載済）とを位置合わせして重ね合わせる。このとき、補助配線パターン１０８上に設けられた導電性樹脂組成物２０２が第２の配線パターン３０７に当接するように、シート状物２００に対して離型フィルム３０６を位置合わせする。
【００４２】次に、図３（ｇ）に示すように、位置合わせして重ねた積層体をプレスにより、加熱加圧して半導体ベアチップ１０５をシート状物２００に埋設して、一体化する。この工程は、図２（ｇ）と同様である。この工程により、シート状物２００と半導体ベアチップ１０５と第１、第２の配線パターン３０３、３０７とが機械的に強固に接着する。また、導電性樹脂組成物２０２が加圧状態で硬化してインナービア１０４ａ、１０４ｂとなる。そして、インナービア１０４ａを介して第１の配線パターン３０３と第２の配線パターン３０７とが電気的に接続される。同様に、補助配線パターン１０８と第２の配線パターン３０７とが電気的に接続される。この時、第１、第２の配線パターン３０３、３０７はシート状物２００に埋設される。
【００４３】次に、図３（ｈ）に示すように、離型フィルム３０５、３０６を剥離し、これにより配線パターン１０２、１０３を有する回路基板１００が完成する。
【００４４】次に、多層構造を有する回路基板の製造方法の一例を図４（ａ）〜（ｇ）の工程別断面図を参照して説明する。
【００４５】まず、図４（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによってシート状物４００を形成する。そして、作製したシート状物４００に貫通孔を形成し、その貫通孔に導電性樹脂組成物４０１を充填する。この工程は、図２（ａ）〜（ｃ）で説明した工程と同様である。一方、離型フィルム４０４上に配線パターン４０３を形成し、配線パターン４０３上に、補助配線パターン４１２を有する半導体ベアチップ４０５を実装する。補助配線パターン４１２は、半導体ベアチップ４０５の端子形成面（実装面）の裏面に設けておく。
【００４６】その後、図４（ｂ）に示すように、図４（ａ）のシート状物４００と離型フィルム４０４とを位置合わせを行い重ねて加圧した後、離型フィルム４０４を剥離する。これにより、配線パターン４０３と半導体ベアチップ４０５とが埋設されたシート状物を形成する。この際、半導体ベアチップ４０５の実装面に形成したアルミ電極端子４１４が接続部材４１５を介して配線パターン４０３に電気的に接続される。
【００４７】図４（ａ）及び（ｂ）の工程と平行して、同様の工程により図４（ｃ）及び（ｄ）と図４（ｅ）及び（ｆ）に示す通り、配線パターン４０３及び半導体ベアチップ４０５が埋設されたシート状物４００を複数形成する。なお、配線パターン４０３と半導体ベアチップ４０５とは設計に応じて各層毎に異なる。
【００４８】その後、図４（ｇ）に示すように、作製した複数のシート状物４００の位置合わせを行ってから重ね合わせ、さらに最上層のシート状物４００の上に導体箔４０７を重ねて加熱加圧することにより熱硬化性樹脂及び導電性物質を硬化させて、電気的接続及び固定を行う。これにより、シート状物４００は層間絶縁層４０８となり、導電性樹脂組成物４０１はインナービア４０６ａ、４０６ｂとなる。この工程により、半導体ベアチップ４０５、配線パターン４０３及び導体箔４０７が機械的に強固に接着される。また、配線パターン４０３は多層回路基板の多層配線を構成する配線パターン４０９、４１０、４１１となる。そして、配線パターン４０９と配線パターン４１０とが、配線パターン４１０と配線パターン４１１とが、配線パターン４１１と導体箔４０７とが、それぞれインナービア４０６ａにより接続される。
【００４９】一方、配線パターン４１０を構成する配線どうしがインナービア４０６ｂと補助配線パターン４１２とを介して電気的に接続される。最後に、導体箔４０７をパターン加工して配線パターン４１３を形成する。
【００５０】なお、図４では、導体箔４０７を載せてシート状物４００を積層一体化したのち、導体箔４０７をパターニングしていたが、図５に示すように、予め、離型フィルム５０３上に配線パターン５１０を形成したうえで、この配線パターン５１０を最上層のシート状物４００に転写してもよいのはいうまでもない（図５（ｅ）、（ｆ）参照）。なお、図５に示す製造方法では、その他の工程を図４と同一としており、同一ないし同様の部分には図４と同一の符号を付し、それらについての説明は省略する。ただし、図５では、４層配線構造の多層回路基板である図４とは異なり、３層配線構造の多層回路基板において、本発明を実施している。
【００５１】また、図２〜５に示す回路基板の製造方法において電子部品は半導体ベアチップ１０５、４０５としていたが、他のチップ状の抵抗、インダクタ、コンデンサなどの他の電子部品としても構わないのはいうまでもない。
【００５２】また、図２〜５に示す回路基板の製造方法において、接続部材１０７、４０７としては、導電性接着剤のみ、あるいは金バンプと導電性接着剤の組み合わせとしても良い。また導電性接着剤の代わりに半田によるバンプを半導体ベアチップ１０７、４０７側にあらかじめ形成し、熱処理による半田の溶解を利用して半導体ベアチップを実装することも可能である。また半田バンプと導電性接着剤の併用もまた可能である。
【００５３】また、図２〜５に示す回路基板の製造方法において、電子部品と導体箔との間には封止樹脂を注入しても良く、封止樹脂注入によって後の工程で埋設する際に電子部品と導体箔間に隙間ができることを防止できる。
【００５４】以下、本発明の第２の実施の形態について、図６から図１０を用いて説明する。図６は本発明の回路基板の構成を示す断面図である。これらの図において、図１と同一部材については同一符号を付して説明を省略する。図において１０８ａ、１０８ｂは半導体ベアチップ１０５の外部接続に関与しない面領域に形成した補助配線パタ−ンである。補助配線パターン１０８ａは半導体ベアチップ１０５の端子形成面（実装面）の裏面に設けられており、補助配線パターン１０８ｂは、端子形成面（実装面）において、アルミ接続端子１０６から離間した領域に設けられている。突起端子１０９ａは補助配線パターン１０８ａ上に形成した突起電極であり、１０９ｂは補助配線パターン１０８ｂと配線パターン１０２とを、層間にわたって電気的に接続する接続部材である。なお、本実施形態では、接続部材１０９ｂを補助配線パターン１０８ｂ上に設けた突起電極から構成しているが、第１の実施の形態と同様、導電性接着剤から構成してもよい。
【００５５】第２の実施の形態では、補助配線パターン１０８ａ上に突起電極１０９ａを設けており、この突起電極１０９ａにより配線パターン１０３と補助配線パターン１０８ａとの接続を行なっている。これに対して、第１の実施の形態では、インナービア１０４ｂにより、配線パターン１０３と補助配線パターン１０８ａとの接続を行なっている。このように、第２の実施の形態では、インナービアを設けなくとも、配線パターン１０３と補助配線パターン１０８ａとの接続が行える点において、第１の実施の形態と相違しており、この点に特徴がある。
【００５６】また、半導体ベアチップ１０５の端子形成面（実装面）にも補助配線パターン１０８ｂを設けており、こちらの面においても補助配線パターン１０８ｂと配線パターン１０２との接続を行っており、より一層の高密度化を実現している。
【００５７】図７（ａ）〜（ｈ）は本実施形態の回路基板の製造方法の一例を説明する工程別断面図である。図７において、図２と同一部材については同一番号を付して、それらについての詳細な説明は省略する。
【００５８】図７（ａ）〜（ｃ）に示す各工程は、図２（ａ）〜（ｃ）に示す第１の実施形態の製造方法における各工程と全く同一であるのでそれらについての説明は省略する。
【００５９】次に図７（ｄ）に示すように、予め半導体ベアチップ１０５の少なくとも一つの外部接続に関与しない表面領域（端子形成面およびその裏面）に、補助配線パターン１０８ａ、１０８ｂを形成するとともに、これら補助配線パターン１０８ａ、１０８ｂ上に突起電極１０９ａと、突起電極状の接続部材１０９ｂとを形成する。補助配線パターン１０８ａ、１０８ｂは、既存のフォトリソグラフィ工程等の半導体製造工程により、半導体ベアチップ１０５上に形成することができる。
【００６０】特に、端子形成面（実装面）に設ける補助配線パターン１０８ｂは、この半導体面に半導体装置が作り込まれているために、半導体装置を構成する配線パターンと一緒に形成することができ、別途、この補助配線パターン１０８ｂだけを形成する工程を設ける必要がなく、その分、製造の手間を省略することができる。
【００６１】補助配線パターン１０８ａ、１０８ｂと、突起電極１０９ａ、接続部材１０９ｂ、１０７とを形成した半導体ベアチップ１０５を第１の導体箔２０３に実装して、接続部材１０９ｂ、１０７を第１の導体箔２０３に電気的に接続する。
【００６２】図７（ｅ）、（ｆ）の各工程は、図２（ｅ）、（ｆ）に示す各工程と全く同一である。
【００６３】次に、図７（ｇ）に示すように、位置合わせして重ねた積層体（第２の導体箔２０４、シート状物２００、半導体ベアチップ１０５、および第１の導体箔２０３）をプレスにより加熱加圧して半導体ベアチップ１０５をシート状物２００に埋設して一体化する。このとき、補助配線パターン１０８ａは、シート状物２００を貫通した突起電極１０９ａを介して第２の導体箔２０４に接続固定される。
【００６４】次に、図７（ｈ）に示す工程を実施する。この工程は、第１、第２の導体箔２０３、２０４をパターニングして配線パターン１０２、１０３を形成する工程であって、この工程を経て、回路基板１００が実現される。なお、これらの工程は図２（ｈ）と全く同一であるのでその説明は省略する。
【００６５】図８（ａ）〜（ｈ）は本実施形態の回路基板の別の製造方法の一例を示す工程別断面図である。図８において、図３と同一部材については同一符号を付して、それらについての詳細な説明は省略する。
【００６６】図８（ａ）〜（ｃ）に示す各工程は、図３（ａ）〜（ｃ）に示す第１の実施の形態の製造方法における各工程と全く同一であるのでそれらについての説明は省略する。
【００６７】次に図８（ｄ）に示すように、外部接続に関与しない表面領域（端子形成面およびその裏面）に補助配線パターン１０８ａ、１０８ｂを形成するとともに、これら補助配線パターン１０８ａ、１０８ｂ上に突起電極１０９ａと接続部材１０９ｂとを形成する。そして、これらを形成した半導体ベアチップ１０５を、離型フィルム３０５上に形成された第１の配線パターン３０３に実装し、接続部材１０７、１０８ｂを第１の配線パターン３０３に電気的に接続する。
【００６８】図８（ｅ）、（ｆ）の各工程は、図３（ｅ）、（ｆ）に示す各工程と全く同一である。
【００６９】次に、図８（ｇ）に示すように、位置合わせして重ねた積層体（離型フィルム３０７、第２の配線パターン３０６、シート状物２００、半導体ベアチップ１０５、第１の配線パターン３０３）をプレスにより加熱加圧して半導体ベアチップ１０５をシート状物２００に埋設して一体化する。このとき、補助配線パターン１０８ａは、シート状物２００を貫通した突起電極１０９ａを介して第２の配線パターン３０６に接続固定される。
【００７０】次に、図８（ｈ）に示すように離型フィルム３０５、３０７を剥離することで、第１、第２の配線パターン３０３、３０６を形成する工程であって、この工程を経て、配線パターン１０２、１０３を有する回路基板１００が完成する。
【００７１】次に、多層構造を有する回路基板の製造方法の一例を、図９（ａ）〜（ｈ）の工程別断面図を参照して説明する。
【００７２】図９において、図４と同一部材については同一番号を付して、それらについての詳細な説明は省略する。この製造方法は、基本的には図４に示す製造方法と同一であるので、ここでは、図４の製造方法と異なる点について説明する。
【００７３】まず、図９（ａ）において半導体ベアチップ４０５を実装する際、半導体ベアチップ４０５の実装面に補助配線パターン４１２ｂを形成し、この補助配線パターン４１２ｂを、突起電極状の接続部材４１６ｂを介して配線パターン４０３に電気的に接続する点が図４（ａ）に示す工程と異なる。また、図９（ｂ）に示す工程においては実装した半導体ベアチップ４０５をシート状物４００に埋め込んだ際、半導体ベアチップ４０５に形成した突起電極４１６ａがシート状物４００を貫通する点が、図４（ｂ）に示す工程と異なる。
【００７４】図９（ｃ）〜（ｆ）に示す工程は、図４（ｃ）〜（ｆ）に示す工程と全く同一である。同様に、図９（ｇ）に示す工程も、図４（ｇ）に示す工程と全く同一である。
【００７５】図９（ｈ）に示す工程においては、補助配線パターン４１２ａが、シート状物４００を貫通した突起電極４１６ａを介して配線パターン４１０に電気的に接続される点が図４（ｈ）に示す工程と異なる。
【００７６】なお、図９では、導体箔４０７を載せてシート状物４００を積層一体化したのち、導体箔４０７をパターニングしていたが、図１０に示すように、予め、離型フィルム５０３上に配線パターン５１０を形成したうえで、この配線パターン５１０を最上層のシート状物４００に転写してもよいのはいうまでもない（図１０５（ｅ）、（ｆ）参照）。なお、図１０に示す製造方法では、その他の工程を図９と同一としており、同一ないし同様の部分には図９と同一の符号を付し、それらについての説明は省略する。ただし、図１０では、４層配線構造の多層回路基板である図９とは異なり、３層配線構造の多層回路基板において、本発明を実施している。
【００７７】なお、図６〜１０に示す回路基板の製造方法において電子部品は半導体ベアチップ１０５、４０５としていたが、他のチップ状の抵抗、インダクタ、コンデンサなどの他の電子部品としても構わないのはいうまでもない。
【００７８】また、図６〜１０に示す回路基板の製造方法において、接続部材１０７、４０７としては、導電性接着剤のみ、あるいは金バンプと導電性接着剤の組み合わせとしても良い。また導電性接着剤の代わりに半田によるバンプを半導体ベアチップ１０７、４０７側にあらかじめ形成し、熱処理による半田の溶解を利用して半導体ベアチップ４０５を実装することも可能である。また半田バンプと導電性接着剤の併用もまた可能である。
【００７９】また、図６〜１０に示す回路基板の製造方法において、電子部品と導体箔との間には封止樹脂を注入しても良く、封止樹脂注入によって後の工程で埋設する際に電子部品と導体箔間に隙間ができることを防止できる。
【００８０】以下、本発明の第３の実施の形態について、図１１を用いて説明する。図１１は本発明の多層構造を有する回路基板の構成を示す断面図である。図において、図１と同一部材については同一番号を付して説明を省略する。図において１１０、１１１は多層配線を構成する回路基板中の内層配線パターンである。
【００８１】図１１に示すように、本実施形態の回路基板は、配線パターン１０２、１０３、１１０、１１１が配置されている基板面に対して、ほぼ垂直方向に沿って半導体ベアチップ１０５'を配置した状態で、この半導体ベアチップ１０５を回路基板に内蔵している。これにより、半導体ベアチップ１０５の表裏面に設けた補助配線パターン１０８を層間接続用の導電体として用いることができる。したがって、補助配線パターン１０８を介して、各層の配線パターン１０２、１０３、１１０、および１１１を互いに電気的に接続することができる。また、半導体ベアチップ１０５'を回路基板に対して垂直配置しているので、回路基板上における部品実装密度を高めることができる。さらには、回路基板が占有することにより層間接続が困難であった回路基板内の領域を最小限にすることができる。
【００８２】なお、図１１では、半導体ベアチップ１０５'以外の半導体ベアチップ１０５には、補助配線パターンを設けていないが、他の実施の形態と同様、これらの半導体ベアチップ１０５に補助配線パターンを設けて、さらに、層間接続を容易にしてもよいのはいうまでもない。
【００８３】また、各実施形態における多層基板構造の回路基板（図４、図５、図９、図１０、図１１参照）では、すべての絶縁層１０１に電子部品（半導体ベアチップ１０５）を設けていたが、本発明は、すべての絶縁層１０１に電子部品を設ける必要はなく、少なくとも一つの絶縁層に電子部品が設けられた多層基板構造の回路基板であれば、実施できるのはいうまでもない。
【００８４】
【発明の効果】以上説明したように、本発明の回路基板では、半導体ベアチップ実装位置にも有効な配線パターンを形成して、配線収容率を高めることで、極めて高密度な配線形成を行う回路基板を実現できる。
【００８５】また、補助配線パターンの接続部材として突起電極を用いれば、インナービアを作製しなくても半導体チップの余剰スペースに形成した配線パターンと回路基板の配線パターンとの間の接続が行えるので、より一層の高密度化を実現できる。
【００８６】さらには、電子部品を、その実装面が前記回路基板の面方向に略直交する方向に沿って配置することにより、別途、層間接続体として機能する導電体を設ける必要が無くなるうえに、平面的に見て回路基板内で電子部品が占める領域がほぼ最小限となり、電子部品が障害となって回路基板内で層間接続構造を作成できない領域の大きさを最小限にすることができる。
【出願人】 【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
【出願日】 平成１２年５月２４日（２０００．５．２４）
【代理人】 【識別番号】１０００８６７３７
【弁理士】
【氏名又は名称】岡田 和秀
【公開番号】 特開２００１−３３２８６６（Ｐ２００１−３３２８６６Ａ）
【公開日】 平成１３年１１月３０日（２００１．１１．３０）
【出願番号】 特願２０００−１５２６２１（Ｐ２０００−１５２６２１）