|
|
【発明の名称】 |
ＣＴＥが一致した印刷配線板上のチップスケールパッケージング |
| 【発明者】 |
【氏名】チン・ピン・ロ
【氏名】ダニエル・エー・フアン
【氏名】ピート・ハドソン |
【課題】本発明は、ダイと印刷配線板との相互接続部の応力を減少させて印刷配線板に取付けられた集積回路の信頼性を増加することのできる回路アセンブリを提供することを目的とする。
【解決手段】複数のダイパッドを備えたダイと、それら複数のダイパッドに結合される複数の回路パッドを有する第１の側面と、別の複数の回路パッドを有する第２の側面とを有する第１の回路層で構成されたチップスケールパッケージアセンブリ14と、ヒートシンク16と、ヒートシンク16に結合され、前記第２の複数の回路パッドに結合された第３の複数の回路パッド20を有するコンプライアントな第２の回路層18とを具備していることを特徴とする。 |
【特許請求の範囲】
【請求項１】 複数のダイパッドを備えたダイと、前記複数のダイパッドに結合される第１の複数の回路パッドを有する第１の側面と、第２の複数の回路パッドを有する第２の側面とを有する第１の回路層と、ヒートシンクと、前記ヒートシンクに結合され、前記第２の複数の回路パッドに結合された第３の複数の回路パッドを有するコンプライアントな第２の回路層とを具備している回路アセンブリ。
【請求項２】 前記ダイは第１の熱膨張係数を有し、前記ヒートシンクは前記第１の熱膨張係数に実質上等しい第２の熱膨張係数を有している請求項１記載の回路アセンブリ。
【請求項３】 前記第２の複数の回路パッドと前記第３の複数の回路パッドははんだ結合されている請求項１記載の回路アセンブリ。
【請求項４】 前記第２の複数のはんだ回路パッドと前記第３の複数のはんだ回路パッドは接着剤で結合されている請求項１記載の回路アセンブリ。
【請求項５】 前記第２の複数の回路パッドに結合されている複数の高温のはんだボールをさらに具備している請求項１記載の回路アセンブリ。
【請求項６】 前記ダイは第１の面積を有し、前記第１の回路層は実質上前記第１の面積以下の第２の面積を有している請求項１記載の回路アセンブリ。
【請求項７】 複数のダイパッドを有し、第１の熱膨張係数を有しているダイと、前記複数のダイパッドに結合された第１の複数の回路パッドを有する第１の側面と、第２の複数の回路パッドを有する第２の側面とを有する第１のコンプライアントな回路層とを具備するチップスケールパッケージアセンブリと、ヒートシンクと、前記ヒートシンクに結合され、前記第２の複数の回路パッドに結合された第３の複数の結合パッドを備え、第２の熱膨張係数を有している第２の回路層とを具備しているヒートシンクアセンブリとを具備している回路アセンブリ。
【請求項８】 前記第２の熱膨張係数は前記第１の熱膨張係数に実質上等しい請求項７記載の回路アセンブリ。
【請求項９】 前記第２の複数の回路パッドと前記第３の複数の回路パッドははんだ結合されている請求項７記載の回路アセンブリ。
【請求項１０】 前記第２の複数のはんだ回路パッドと前記第３の複数のはんだ回路パッドは接着剤で結合されている請求項７記載の回路アセンブリ。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、チップスケールパッケージングに関し、特に、高い熱伝導性印刷配線板（ＰＷＢ）アセンブリに取付けられた廉価で高性能のチップスケールパッケージングに関する。
【０００２】
【従来の技術】限定された空間にさらに多くの電子部品をパッケージするため、電子部品はますます小型化されている。能動装置、集積回路（ＩＣ）では、パッケージサイズはデュアルインラインパッケージ（ＤＩＰ）からフラットパックへ、導線なしのチップキャリア（ＬＣＣ）へ、チップ搭載（ＣＯＢ）へ、フリップチップへと減少されている。最小の能動素子の１つはフリップチップダイである。フリップチップダイでは、ＩＣダイは裏返しにされ、ＰＷＢへ直接はんだ付けされ、最高のパッケージング密度のうちの１つを実現する。フリップチップダイについての１つの問題は、小さいボンドパッドピッチおよびバンピング要求のために、全ての既存のＩＣダイスがこの技術で使用されることができるわけではないことである。この問題を解決するために、チップスケールパッケージング技術（ＣＳＰ）が開発された。チップスケールパッケージは再分布層を既存のダイに付加し、幾らかの接着層をＩＣダイボンドパッドの上部に付加してアルミニウムパッドの腐食を防止する。再分布層は小さいピッチの周辺ＩＣボンドパッドを大きいピッチの区域アレイはんだパッドへ再分布するために使用され、これらのはんだパッドはマイクロボールグリッドアレイ（μＢＧＡ）を形成するために使用される。μＢＧＡは標準的な表面取付け技術（ＳＭＴ）のはんだ付けプロセスによりＰＷＢへはんだ付けされることができる。
【０００３】ＩＣダイをＣＳＰへ変換する多数の方法が存在する。ＣＳＰをパッケージする最も容易な方法は再分布層をダイの上部に取付ける方法である。はんだ付けではμＢＧＡは再分布層の他方の側面に位置される。この種類の方法についての問題はＣＳＰ（〜３ＰＰＭ／℃）の熱膨張係数（ＣＴＥ）がＰＷＢ材料（〜１４ＰＰＭ／℃）よりも非常に小さいことである。大きなＣＴＥの不一致はＣＳＰとＰＷＢとのはんだ接合を損傷させる。
【０００４】最も一般的で最も信頼性のあるＣＳＰ装置の１つはTessera 社（3099 OrchardDr., San Jose, Ca 95134）で製造されている。Tessera のＣＳＰは、低いＣＴＥダイの効果を再分布層から分離するように特別に設計されたコンプライアントな装置を使用する。再分布層はＰＷＢと類似したＣＴＥを有する。ＣＳＰとＰＷＢの再分布層間の小さいＣＴＥの不一致により生じる応力は非常に低く、長い寿命のんだ接合が期待される。このタイプのＣＳＰについての１つの問題はパッケージを設計し製造するための関連する非循環価格（non-recurring cost）が高いことである。このパッケージの使用量が高いならば、非循環価格はその大量使用によって回収されなければならない。しかしながら、多数の異なる種類のＩＣが使用され、各ＩＣの量が少ないならば、この技術の使用は経済的ではなく、実用的でもない。通常のＣＳＰに関連する価格問題に加えて、熱伝導は別の深刻な問題を生じる。多数の信頼性のあるＣＳＰで使用される装置はＣＴＥをＩＣダイスから分断するだけでなく、熱伝導路を分断し、ＰＷＢへの信号路を増加する。ＩＣの機能性と速度が増加されるとき、この種類の装置は目的を行わない。
【０００５】
【発明が解決しようとする課題】それ故、本発明の目的は、ダイと印刷配線板との相互接続間の応力を減少することによって、印刷配線板に取付けられた集積回路の信頼性を増加することである。
【０００６】
【課題を解決するための手段】本発明の１特徴では、回路アセンブリは複数のダイパッドを備えたダイを有する。第１の回路層は第１の側面と第２の側面を有する。第１の側面は複数のダイパッドに結合される第１の複数の回路パッドを有する。第２の側面は第２の複数の回路パッドを有する。第２の回路層はヒートシンクに結合される。第２の回路層は第２の複数の回路パッドに結合した第３の複数の回路パッドを有する。
【０００７】本発明の別の特徴では、第１の回路層と第２の回路層はコンプライアントである。これは第１の回路層と第２の回路層との相互接続から応力が解放されることを可能にする。
【０００８】本発明の別の特徴では、ヒートシンクとダイの熱膨張係数（ＣＴＥ）は相互接続における応力を減少するためできる限り近密に一致されている。
【０００９】本発明の別の特徴では、回路を組立てる方法は、チップスケールパッケージアセンブリを形成するために第１の回路層の第１の側面へダイを結合し、ヒートシンクアセンブリを形成するために第２の回路層をヒートシンクへ接着し、第１の回路層を第２の回路層へ結合するステップを有する。
【００１０】本発明の１つの利点は、余盛不足（underfill ）であり、これは集積回路ダイの間で共通して必要とされ、小さいフレキシブルな印刷配線板は除かれてもよい。これはアセンブリの信頼性を増加しながらアセンブリプロセス時間の価格およびサイクル時間を減少する。
【００１１】
【発明の実施の形態】本発明のその他の目的および特徴は添付図面と特許請求の範囲を伴って好ましい実施形態の詳細な説明を考慮して明白になるであろう。本発明は、電子アセンブリに関して熱放散問題を有している自動車、宇宙、その他の市場産業で使用される回路アセンブリに応用されてもよい。
【００１２】図１を参照すると、回路アセンブリ10はヒートシンクアセンブリ12と、好ましくは複数のチップスケールパッケージアセンブリ14を有する。１以上のチップスケールパッケージアセンブリ14は１つの印刷配線板アセンブリ12上に含まれてもよい。ヒートシンクアセンブリ12はヒートシンク16と印刷配線板18を有する。印刷配線板18は技術的に印刷配線板または印刷回路板としても知られている。
【００１３】ヒートシンク16は銅インバー銅、炭素グラファイト、グラファイトアルミニウムまたはダイヤモンドのような高い熱伝導材料から作られることが好ましい。ヒートシンク16はまた低いＣＴＥを有することが好ましい。ヒートシンク16は少なくともスケールパッケージアセンブリ14が取付けられた印刷配線板18区域の下に延在する寸法である。
【００１４】印刷配線板18はヒートシンク16に強固に取付けられている。即ち、印刷配線板はヒートシンク16に強固に接着される。印刷配線板18の膨張または収縮はヒートシンク16のＣＴＥによって制限される。印刷配線板は好ましくはフレキシブルまたはコンプライアントな印刷配線板であることが好ましい。印刷配線板18が多層板であるならば、少なくとも外部層はコンプライアントであることが好ましい。印刷配線板18はそれ自体の中の電気的な相互接続または、一般的な方法による他の部品および回路への電気接続に使用される回路トレースを有する。印刷配線板18はチップスケールパッケージアセンブリ14を印刷配線板18内に含まれている導電トレースと電気的に接続する複数のはんだまたは回路パッド20を有する。
【００１５】さらに以下説明するように、チップスケールパッケージアセンブリ14ははんだ付けまたはエポキシのような導電性接着剤により印刷配線板18の表面に取付けられてもよい。
【００１６】図２を参照すると、チップスケールパッケージアセンブリ14の分解図が示されている。チップスケールパッケージアセンブリ14はシリコンチップまたは集積回路ダイ24に結合されている再分布層22のような別の回路層を有する。再分布層22は、集積回路ダイ24とほぼ同じ大きさにされた薄く小さいフレキシブルまたはコンプライアントな回路板であることが好ましい。再分布層22に対して適切な材料の１例はポリイミドである。再分布層は印刷配線板18およびダイ24とほぼ同じ熱膨張係数を有することが好ましい。再分布層22は２つの側面を有する。集積回路ダイ24に隣接した側面は複数の回路パッド26を有する。回路パッド26は銅またはアルミニウムのような導電性材料から作られることが好ましい。
【００１７】集積回路ダイ24は１側面に位置する複数のダイパッド28を有する。再分布層22の回路パッド26はダイパッド28と整列する。ダイパッド28は高温のはんだにより回路パッド26に結合されることが好ましい。回路パッド26をダイパッド28に結合する他の手段は導電性エポキシのような導電性の接着剤の使用を含んでいる。
【００１８】ダイ24は“防弾ダイ”であることが好ましく、これはシリコン窒化物またはＰガラスのような保護被覆を使用して回路がパッシベートされており、ダイパッド28がニッケルまたは金のような保護金属でメッキされることを意味する。
【００１９】図３を参照すると、再分布層22の下面30が示されている。再分布層22は集積回路ダイ24に結合して示されている。再分布層22の下面30はヒートシンクアセンブリ12の印刷配線板18上の回路パッド20と整列している複数の回路パッド32を有する。回路パッド32には以下説明するように高温はんだのボール34が形成されてもよい。好ましくは、チップスケールパッケージアセンブリ14はその組立て前に印刷配線板アセンブリ12と組み立てられる。
【００２０】動作において、ヒートシンクアセンブリ12は印刷配線板18をヒートシンク16に取付けることにより組み立てられる。これは接着剤をヒートシンク16と印刷配線板18間に与えることによって、または印刷配線板18をヒートシンク12へ熱的に接着することにより行われてもよい。はんだペーストまたはその他の接着剤は回路パッド20へスクリーン印刷される。
【００２１】チップスケールパッケージアセンブリ14は再分布層22の回路パッド26上に高温はんだを位置付けることにより組立てられる。集積回路ダイ24はスクリーン印刷はんだと接触され、ダイパッド24が回路パッド22と電気的および物理的に結合するように再流動される。
【００２２】はんだを回路パッド22に供給することに加えて、回路パッド32にも高温はんだが与えられてもよい。再流動するときのこの高温のはんだは回路パッド32上に高温のはんだのボール34を形成する。
【００２３】チップスケールパッケージアセンブリ14はその後、ヒートシンクアセンブリ12へ組立てられる。チップスケールパッケージアセンブリ14ははんだまたは接着剤を使用してヒートシンクアセンブリ12に組立てられてもよい。好ましくは、先に回路パッド26へ与えられたよりも低温のはんだまたは接着剤が使用される。これは回路パッド32上で高温はんだで形成されたボールが集積回路ダイ24を印刷配線板18から一定の距離に保持することを可能にする。
【００２４】組立て前にチップスケールパッケージアセンブリ14をヒートシンクアセンブリへ組立てることによって、チップスケールパッケージアセンブリ14は焼き付けられ試験される。
【００２５】当業者に明白であるように、ダイ24と同一寸法の再分布層22を設けることにより、ヒートシンクアセンブリ12上におけるチップスケールパッケージアセンブリ14の最高のパッケージング密度が実現される。
【００２６】印刷配線板、ダイおよび再分布層のＣＴＥは近接しているが、局部的な膨張が生じる。はんだ接合での応力を防止するためにコンプライアントな印刷配線板18は局部的な熱膨張の発生を可能にされている。
【００２７】本発明の特定の実施形態を図示し説明したが、多数の変形および代りの実施形態が当業者により行われよう。したがって、本発明は特許請求の範囲によってのみ限定されることを意図する。
|
| 【出願人】 |
【識別番号】５００５２０７４３
【氏名又は名称】ザ・ボーイング・カンパニー
【氏名又は名称原語表記】Ｔｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ
|
| 【出願日】 |
平成１３年２月７日（２００１．２．７） |
| 【代理人】 |
【識別番号】１０００５８４７９
【弁理士】
【氏名又は名称】鈴江 武彦 （外４名）
|
| 【公開番号】 |
特開２００１−２６７６９９（Ｐ２００１−２６７６９９Ａ） |
| 【公開日】 |
平成１３年９月２８日（２００１．９．２８） |
| 【出願番号】 |
特願２００１−３０９２５（Ｐ２００１−３０９２５） |
|