トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 内部信号出力可能な半導体集積回路装置
【発明者】 【氏名】奥野 泰男
【要約】 【課題】半導体集積回路内部の信号を任意に出力できるようにすることで、高価な装置を使用することなく、各端子間のショートや半田不完全の検査をはじめ、実機上での半導体集積回路の内部動作の確認を可能とする。

【解決手段】半導体集積回路１０をプリント基板２０に実装した構造の半導体集積回路装置であって、半導体集積回路１０内部の任意の信号を選択するために、外部から与える選択信号を発生する選択信号発生部３０と、この選択信号発生部３０により発生された選択信号に基づいて、半導体集積回路１０内部における任意の内部信号を選択し、半導体集積回路装置１０の外部の特定の端子４３に出力する信号選択部４０とを備えている。
【特許請求の範囲】
【請求項１】 半導体集積回路をプリント基板に実装した構造の半導体集積回路装置であって、前記半導体集積回路内部の任意の信号を選択するために、外部から与える選択信号を発生する選択信号発生手段と、この選択信号発生手段により発生された選択信号に基づいて、前記半導体集積回路内部における任意の内部信号を選択し出力する信号選択手段とを備えたことを特徴とする内部信号出力可能な半導体集積回路装置。
【請求項２】 前記信号選択手段によって選択された任意の内部信号を出力するための特定の端子を有することを特徴とする請求項１に記載の内部信号出力可能な半導体集積回路装置。
【請求項３】 前記半導体集積回路が表面実装型パッケージであることを特徴とする請求項１または２に記載の内部信号出力可能な半導体集積回路装置。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導体集積回路をプリント基板に実装した構造の内部信号出力可能な半導体集積回路装置に関する。
【０００２】
【従来の技術】表面実装型の半導体集積回路（以下、ＢＧＡパッケージともいう）をプリント基板に実装した従来の半導体集積回路装置では、ＢＧＡパッケージの各端子がプリント基板の対応する各端子に正常に半田付けされたことを外観から調べることは不可能であった。
【０００３】そこで、従来より、プリント基板にＢＧＡパッケージを実装した後の動作検査にて不都合が発生した場合、プリント基板に実装されているＢＧＡパッケージをＸ線により透視して、ＢＧＡパッケージの各端子間の半田によるショート（ブリッジ）を判定するといった方法が確立されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この方法では、Ｘ線を発生させる高価な装置を導入しなければならず、コスト的に問題があった。また、その検査は目視による検査であるため、検査する者の経験等により判断ミスが発生しやすいといった問題もあった。さらに、目視による検査は可能であっても、半導体集積回路内部の信号（すなわち、半導体集積回路の端子に出力されない内部信号）については直接観測できないため、実機上での半導体集積回路の内部動作の確認が行えないといった問題もあった。
【０００５】本発明はかかる問題点を解決すべく創案されたもので、その目的は、半導体集積回路内部の信号を任意に出力できるようにすることで、高価な装置を使用することなく、各端子間のショートや半田不完全の検査をはじめ、実機上での半導体集積回路の内部動作の確認を行うことのできる内部信号出力可能な半導体集積回路装置を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため、本発明の内部信号出力可能な半導体集積回路装置は、半導体集積回路をプリント基板に実装した構造であって、半導体集積回路内部の任意の信号を選択するために、外部から与える選択信号を発生する選択信号発生手段と、この選択信号発生手段により発生された選択信号に基づいて、半導体集積回路内部における任意の内部信号を選択し出力する信号選択手段と、信号選択手段によって選択された任意の内部信号を出力するための特定の端子とを備えている。また、このような半導体集積回路としては、表面実装型パッケージが考えられる。
【０００７】従来の半導体集積回路装置では、半導体集積回路内部の任意の信号を全て外部へ導き出すには、半導体集積回路の外部端子がその数だけ必要となる。しかしながら、上記の特徴を有する本発明によれば、選択信号発生手段により発生された選択信号を信号選択手段に与えるだけで、信号選択手段では、その選択信号によって指定された半導体集積回路内部における内部信号を選択して、特定の端子に出力することが可能となる。
【０００８】例えば、選択信号発生手段から「９」を示す選択信号（例えば、９個のクロックパルス）が信号選択手段に与えられると、信号選択手段では、この選択信号（９個のクロックパルス）をカウントし、そのカウント値に基づいて、指定された９番目の内部信号（すなわち、信号選択手段の内部で選択された９番目の信号線に現れる内部信号）を外部に出力する。また、選択信号として送るクロックパルスの数は、リセット信号と組み合わせることで、必要個数だけ信号選択手段に送ることができる。つまり、本発明の半導体集積回路装置を使用することにより、半導体集積回路の外部から入力される最低２本（クロック端子とリセット端子）の信号線を追加するだけで、半導体集積回路から外部へ導き出したい特定の内部信号を選択することができる。また、半導体集積回路内部にある全ての信号の中から、特定の内部信号を外部に出力することが、１本の外部端子の追加のみで実現できる。
【０００９】このように、信号選択手段では、選択信号発生手段により発生された選択信号に従って、対応する信号線に現れる内部信号を外部に出力できるので、半導体集積回路（ＢＧＡパッケージ）をプリント基板に実装後、ＢＧＡパッケージに隠れてしまった端子の状態を、出力信号から判断することができる。すなわち、この出力信号と、プリント基板にあらかじめ用意しておいたＢＧＡパッケージの端子へ接続される信号とを比較することにより、半田によりプリント基板の端子とＢＧＡパッケージの端子とが接続されているか否かを検査することができる。
【００１０】具体的には、プリント基板の端子には［１］が観測されるのに、ＢＧＡパッケージの端子に［０］が観測されていれば、半田により両端子が接続されていないことが分かる。また、ＢＧＡパッケージの端子に［０］でも［１］でもない信号が観測されれば、ＢＧＡパッケージの端子が、同パッケージの他の端子とショートしていることが予測できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して説明する。
【００１２】図６は、本発明の内部信号出力可能な半導体集積回路装置の構造を概略的に示す側面図である。
【００１３】図６に示すように、ＢＧＡパッケージ１０をプリント基板２０に実装する際、ＢＧＡパッケージ１０の各端子１１，１１・・・に半田ボール１２，１２・・・を載せ、プリント基板２０に形成されたプリントパターン２１の各端子２１ａ，２１ａ・・・にも半田２２，２２・・・を載せる。そして、各端子１１，２１ａ間を向かい合わせに配置して重ね合わせ、この状態で熱を加えることにより半田１２，２２が溶けて、対向するＢＧＡパッケージ１０の端子１１とプリント基板２０のプリントパターン２１の端子２１ａとが、溶融した半田により電気的に接続される。
【００１４】この結果、ＢＧＡパッケージ１０の端子１１は、外部から見えなくなってしまい、各端子１１，２１ａ間のショート（ブリッジ）や半田付けの不完全（対向する端子１１，２１ａ同士が半田で接続されていない状態）を目視により検査することが不可能となる。また、ＢＧＡパッケージ１０でなくても、ゲートアレイ等の半導体集積回路を開発しプリント基板に実装した後、半導体集積回路の端子に出力されていない半導体集積回路内部の信号を、外部から観測することが困難となる場合が発生することがある。
【００１５】そこで、本発明の半導体集積回路装置では、図１に示す回路構成を採用している。
【００１６】すなわち、プリント基板２０に実装されたＢＧＡパッケージ（半導体集積回路）１０内部の任意の信号を選択するために、外部から与える選択信号を発生する選択信号発生部３０と、この選択信号発生部３０により発生された選択信号に基づいて、ＢＧＡパッケージ１０内部における任意の内部信号を選択し出力する信号選択部４０とを備えている。
【００１７】図２は、選択信号発生部３０の一例を示している。ただし、この例では説明を簡略化するために、パルスの数で選択信号を説明している。ただし、選択信号をシリアル通信等を介して制御することも可能である。
【００１８】すなわち、選択信号発生部３０は、一定周期で［１］，［０］を繰り返しているクロック信号ＣＬＫの数を数えるカウンタ３１と、ＢＧＡパッケージ１０内部の信号を指定する選択信号を生成するための４個のスイッチＳＷＡ〜ＳＷＤを有する一致検出回路３２と、一致検出回路３２より出力される一致したことを示す一致検出出力［Ａ＝Ｂ］により、ＣＬＫ１端子へ出力されるクロック信号ＣＬＫを禁止するゲート回路３３と、カウンタ３１を初期化するリセットスイッチ（ＲＳＴ−ＳＷ）３４とを備えている。
【００１９】ゲート回路３３は、一方の端子にクロック信号ＣＬＫが導かれ、他方の端子にＮＯＴ回路３３ｂの出力が導かれたＡＮＤ回路３３ａで構成されている。そして、ＮＯＴ回路３３ｂの入力に一致検出回路３２の一致検出出力［Ａ＝Ｂ］が導かれ、カウンタ３１のＣＬＫ入力端子にＡＮＤ回路３３ａの出力が導かれている。また、カウンタ３１のＲＳＴ入力端子とＲＳＴ１端子とにリセットスイッチ３４が接続されている。
【００２０】一致検出回路３２は、カウンタ３１の各出力端子ＱＡ〜ＱＤのそれぞれが接続される一方の入力端子Ａ１〜Ａ４と、４個のスイッチＳＷＡ〜ＳＷＤのそれぞれが接続される他方の入力端子Ｂ１〜Ｂ４とを備えており、一方の入力端子Ａ１〜Ａ４に入力される［１］または［０］の信号と、４個のスイッチＳＷＡ〜ＳＷＤによって［１］または［０］に設定された他方の入力端子Ｂ１〜Ｂ４の信号とを比較する。そして、両信号が一致したとき（すなわち、Ａ１とＢ１、Ａ２とＢ２、Ａ３とＢ３、Ａ４とＢ４のすべてが一致したとき）、一致検出出力［Ａ＝Ｂ］が［０］から［１］に変化するようになっている。
【００２１】図３は、上記構成の選択信号発生部３０の動作を示すタイミングチャートである。以下に、図３に示すタイミングチャートを参照して、選択信号発生部３０の動作を説明する。ただし、ここでは、４個のスイッチＳＷＡ〜ＳＷＤが［１］，［０］，［０］，［１］に設定されている場合について説明する。
【００２２】まず、リセットスイッチ３４にて、時刻ｔ１にカウンタ３１を初期化する。なお、初期化する以前からクロック信号ＣＬＫは発生しており、４個のスイッチＳＷＡ〜ＳＷＤで設定されたクロック信号ＣＬＫの個数を出力した後は、一致検出出力［Ａ＝Ｂ］が［１］のレベルに維持されている。
【００２３】カウンタ３１が初期化されることにより、カウンタ３１の出力端子Ｑ１〜Ｑ４の出力は全て［０］となる。そのため、カウンタ３１の出力（［０］，０］，［０］，［０］）と、スイッチＳＷＡ〜ＳＷＤの出力（［１］，［０］，［０］，［１］）とを一致検出回路３２で比較すると、カウンタ３１の出力とスイッチＳＷＡ〜ＳＷＤの出力とが一致しないので、一致検出出力［Ａ＝Ｂ］が時刻ｔ１において［１］から［０］に変化する。そのため、時刻ｔ１においてゲート回路３３が開き、クロック信号ＣＬＫがＣＬＫ１端子に出力される。
【００２４】これにより、カウンタ３１は、ゲート回路３３の出力がＣＬＫ入力端子に導かれているので、一致検出回路３２の一致検出出力［Ａ＝Ｂ］が［１］となるまで、クロック信号ＣＬＫの個数（パルス数）を数える。つまり、スイッチＳＷＡ〜ＳＷＤの出力が［１］，［０］，［０］，［１］であるので、一致検出回路３２の一方の入力端子Ａ１〜Ａ４に接続されているカウンタ３１の各出力端子ＱＡ〜ＱＤの出力が［１］，［０］，［０］，［１］となる時刻ｔ２まで、クロック信号ＣＬＫのパルスがＣＬＫ１端子から出力される。時刻ｔ２になると、一致検出回路３２の一致検出出力［Ａ＝Ｂ］が［０］から［１］に変化するので、ゲート回路３１が閉じて、クロック信号ＣＬＫの出力を停止する。
【００２５】この後、４個のスイッチＳＷＡ〜ＳＷＤの設定を変更して、時刻ｔ３に再びリセットスイッチ３４にてカウンタ３１を初期化すると、上記と同様にして、スイッチＳＷＡ〜ＳＷＤで指定された数のクロック信号ＣＬＫがＣＬＫ１端子から出力されることになる。
【００２６】図４は、信号選択部４０の一例を示している。
【００２７】信号選択部４０は、ＣＬＫ入力端子が前記ＣＬＫ１端子に接続され、ＲＳＴ入力端子が前記ＲＳＴ１端子に接続されたカウンタ４１と、このカウンタ４１のカウント値によって指定されたＢＧＡパッケージ１０の内部信号（ｉ０，ｉ１，ｉ２・・・の各端子の中の１つの端子に接続されている信号）を選択するセレクタ４２と、選択した内部信号をＢＧＡパッケージ１０の外部に出力する特定の端子（Ｑout ）４３とを備えている。
【００２８】すなわち、信号選択部４０は、選択信号発生部３０からＲＳＴ１端子を介して入力されたリセット信号によって初期化され、選択信号発生部３０からＣＬＫ１端子を介して入力されるクロック信号ＣＬＫのパルス数をカウントする。そして、カウントした数で示されるＢＧＡパッケージ１０の内部信号（セレクタの対応する端子ｉ０，ｉ１，ｉ２・・・）をセレクタ４２で選択し、特定の端子（Ｑout ）４３からＢＧＡパッケージ１０の外部に出力するようになっている。
【００２９】図５は、上記構成の信号選択部４０の動作を示すタイミングチャートである。以下に、図５に示すタイミングチャートを参照して、信号選択部４０の動作を説明する。ただし、ここでは、選択信号発生部３０において４個のスイッチＳＷＡ〜ＳＷＤが［１］，［０］，［０］，［１］に設定されている場合について説明する。
【００３０】まず、時刻ｔ１（この時刻ｔ１は、図３に示す時刻ｔ１に一致する）において、選択信号発生部３０からＲＳＴ１端子を介して入力されたリセット信号により、カウンタ４１が初期化され、カウンタ４１は、選択信号発生部３０からＣＬＫ１端子を介して入力されるクロック信号ＣＬＫのパルス数のカウントを開始する。
【００３１】カウンタ４１が初期化されると、カウンタ４１の出力端子ＱＡ〜ＱＤの出力は全て［０］となる。そのため、時刻ｔ１から最初のクロック信号ＣＬＫが入力される時刻ｔ１１までの間は、セレクタ４２の端子ｉ０に接続されているＢＧＡパッケージ１０の内部信号が、特定の端子（Ｑout ）４３から外部に出力される。
【００３２】次に、時刻ｔ１１において最初の（１個目の）クロック信号ＣＬＫが入力されると、カウンタ４１の出力端子ＱＡ〜ＱＤの出力が［０］，［０］，［０］，［１］となる。そのため、時刻ｔ１１から次のクロック信号ＣＬＫが入力される時刻ｔ１２までの間は、セレクタ４２の端子ｉ１に接続されているＢＧＡパッケージ１０の内部信号が、特定の端子（Ｑout ）４３から外部に出力される。
【００３３】次に、時刻ｔ１２において次の（２個目の）クロック信号ＣＬＫが入力されると、カウンタ４１の出力端子ＱＡ〜ＱＤの出力が［０］，［０］，［１］，［０］となる。そのため、時刻ｔ１２から次のクロック信号ＣＬＫが入力される時刻ｔ１３までの間は、セレクタ４２の端子ｉ２に接続されているＢＧＡパッケージ１０の内部信号が、特定の端子（Ｑout ）４３から外部に出力される。
【００３４】次に、時刻ｔ１３において次の（３個目の）クロック信号ＣＬＫが入力されると、カウンタ４１の出力端子ＱＡ〜ＱＤの出力が［０］，［０］，［１］，［１］となる。そのため、時刻ｔ１３から次のクロック信号ＣＬＫが入力される時刻ｔ１４までの間は、セレクタ４２の端子ｉ３に接続されているＢＧＡパッケージ１０の内部信号が、特定の端子（Ｑout ）４３から外部に出力される。
【００３５】以下同様にして、特定の端子（Ｑout ）４３からは、セレクタ４２の端子ｉ４，ｉ５・・・に接続されているＢＧＡパッケージ１０の内部信号が順次出力される。そして、時刻ｔ１９（図３に示す時刻ｔ２に一致する）において最後の（９個目の）クロック信号ＣＬＫが入力されると、カウンタ４１の出力端子ＱＡ〜ＱＤの出力が［１］，［０］，［０］，［１］となる。そのため、時刻ｔ１９以降は、セレクタ４２の端子ｉ９に接続されているＢＧＡパッケージ１０の内部信号が、特定の端子（Ｑout ）４３から外部に出力される。
【００３６】選択信号発生部３０は、スイッチＳＷＡ〜ＳＷＤで指定された［１］，［０］，［０］，［１］で示される９個のパルスを出力すると、その後はクロック信号ＣＬＫの出力を停止するので、信号選択部４０側においても、時刻ｔ１９以降はパルスが入力されず、カウンタ４１は時刻ｔ１９以降、カウントを停止することになる。つまり、選択信号発生部３０は、端子ｉ０からｉ９までに接続されているＢＧＡパッケージ１０の内部信号を特定の端子（Ｑout ）４３から外部に出力すると、その後、内部信号の出力を停止することになる。
【００３７】この後、時刻ｔ３に再びリセットスイッチ３４にてカウンタ４１が初期化されると、信号選択部４０は、上記と同様にして、選択信号発生部３０のスイッチＳＷＡ〜ＳＷＤで指定された数のクロック信号ＣＬＫを、ＣＬＫ１端子を介してカウンタ４１でカウントし、そのカウント値に対応する端子（ｉ０，ｉ１，ｉ２・・・）に接続されている内部信号を、特定の端子（Ｑout ）４３から順次出力する。
【００３８】なお、上記の信号選択部４０の動作説明では、カウンタ４１がＣＬＫ１端子を介して入力されるクロック信号ＣＬＫをカウントするたびに、そのカウント値に対応するセレクタ４１の端子（ｉ０，ｉ１，ｉ２・・・）を選択して、内部信号を外部に出力するように構成しているが、カウンタ４１によるカウントを終了した時点で、そのカウント値に対応するセレクタ４１の端子（ｉ０，ｉ１，ｉ２・・・）を選択して、その内部信号を外部に出力するように構成することが可能である。例えば、スイッチＳＷＡ〜ＳＷＤが［１］，［０］，［０］，［１］に設定されている場合、ＣＬＫ１端子を介して入力される９個のパルスを全てカウントした時点で、この９個のパルスに対応するセレクタ４２の端子ｉ９を選択して、その内部信号を特定の端子（Ｑout ）４３から出力するように構成することが可能である。このように構成すると、使用者の意図した内部信号のみを特定の端子（Ｑout ）４３から出力することができる。
【００３９】以上説明したように、本発明の内部信号出力可能な半導体集積回路装置によれば、ＢＧＡパッケージ１０の外部からの指定により、ＢＧＡパッケージ１０の内部信号を、ＢＧＡパッケージ１０の外部へ出力することが可能となる。
【００４０】
【発明の効果】本発明の内部信号出力可能な半導体集積回路装置によれば、半導体集積回路をプリント基板に実装した構造であって、半導体集積回路内部の任意の信号を選択するために、外部から与える選択信号を発生する選択信号発生手段と、この選択信号発生手段により発生された選択信号に基づいて、半導体集積回路内部における任意の内部信号を選択し出力する信号選択手段と、信号選択手段によって選択された任意の内部信号を出力するための特定の端子とを有する構成としている。すなわち、選択信号発生手段により発生された選択信号を信号選択手段に与えるだけで、信号選択手段では、その選択信号によって指定された半導体集積回路内部における特定の内部信号を選択して、特定の端子に出力することができるので、半導体集積回路をプリント基板に実装後、半導体集積回路装置に隠れてしまった端子の状態を、出力信号から判断することができる。すなわち、この出力信号と、プリント基板にあらかじめ用意しておいた半導体集積回路装置の端子へ接続される信号とを比較することにより、半田によりプリント基板の端子と半導体集積回路装置の端子とが接続されているか否かを検査することができる。
【００４１】また、本発明の内部信号出力可能な半導体集積回路装置によれば、つまり、本発明の半導体集積回路装置を使用することにより、半導体集積回路の外部から入力される最低２本（クロック端子とリセット端子）の信号線を追加するだけで、半導体集積回路から外部へ導き出したい特定の内部信号を選択することができる。また、半導体集積回路内部にある全ての信号の中から、特定の内部信号を外部に出力することが、１本の外部端子の追加のみで実現できる。
【出願人】 【識別番号】０００００５０４９
【氏名又は名称】シャープ株式会社
【出願日】 平成１２年１月１３日（２０００．１．１３）
【代理人】 【識別番号】１０００７５５０２
【弁理士】
【氏名又は名称】倉内 義朗
【公開番号】 特開２００１−１９４４２８（Ｐ２００１−１９４４２８Ａ）
【公開日】 平成１３年７月１９日（２００１．７．１９）
【出願番号】 特願２０００−４８４１（Ｐ２０００−４８４１）