| 【発明の名称】 |
パッケージ型半導体集積回路とその製造方法 |
| 【発明者】 |
【氏名】イ−ミン・チェン
|
| 【要約】 |
【課題】パッケージングと使用試験をまとめて行なうことができるパッケージ型半導体集積回路とその製造方法を提供する。
【解決手段】内部回路に接続するための複数の結合パッド１００が設けられている誘電性パッド取付面１０１を有するチップ部１０からなる半導体ウエハ１と、チップ部１０上に重ねられ、誘電性パッド取付面１０１と対向して、複数のハンダ箇所５１を有する回路トレースが形成された電子回路配置面５０を有する基板５と、誘電性パッド取付面１０１と電子回路配置面５０との間に配置され、結合パッド１００を対応するハンダ箇所５１に電気的に相互に連結させている複数の第１導電体部（導電体部）３０と、半導体ウエハ１と基板５との間に配置され、誘電性パッド取付面１０１と電子回路配置面５０とを空間的に離すための柱部（スペーサ手段）３１と、回路トレースと電気的に接続されている複数の電子回路接点５４とからなるパッケージ型半導体集積回路。 |
【特許請求の範囲】
【請求項１】 内部回路に接続するための複数の結合パッドが設けられている誘電性パッド取付面を有するチップ部からなる半導体ウエハと、前記半導体ウエハのチップ部上に重ねられ、前記半導体ウエハの前記誘電性パッド取付面と対向して、複数のハンダ箇所を有する回路トレースが形成された電子回路配置面を有する基板と、前記誘電性パッド取付面と前記電子回路配置面との間に配置され、前記結合パッドを対応する前記ハンダ箇所に電気的に相互に連結させている複数の導電体部と、前記半導体ウエハと前記基板との間に配置され、前記誘電性パッド取付面と前記電子回路配置面とを空間的に離すためのスペーサ手段と、前記電子回路配置面と対向する前記基板の面とは別の面上に形成され、前記回路トレースと電気的に接続されている複数の電子回路接点とからなるパッケージ型半導体集積回路。
【請求項２】 前記スペーサ手段は、前記半導体ウエハと前記基板との間のクリアランスを形成するために前記誘電性パッド取付面と前記電子回路配置面の間において伸長する複数の柱部からなることを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項３】 さらに、前記半導体ウエハと前記基板との間のクリアランスを満たす絶縁材層からなることを特徴とする請求項２に記載のパッケージ型半導体集積回路。
【請求項４】 前記絶縁材層は、エポキシ樹脂からなることを特徴とする請求項３に記載のパッケージ型半導体集積回路。
【請求項５】 前記導電体部は、伝導性金属ペーストからなることを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項６】 前記導電体部と前記柱部は、伝導性金属ペーストからなることを特徴とする請求項２に記載のパッケージ型半導体集積回路。
【請求項７】 前記電子回路接点は、球状接点として形成されていることを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項８】 前記導電体部は、それぞれが対応する前記結合パッドと電気的に接続されて、そこから伸長された伸長部を有し、前記伸長部の一端に形成され、対応する前記はんだ個所の１つに電気的に接続されている拡張部を有することを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項９】 前記基板は、さらに回路トレースと電気的に接続される複数のメッキされたスルーホールが形成されて、前記電子回路接点は、対応する前記メッキされたスルーホールの１つと重なるように位置決めされるとともに電気的接続を形成されて、前記回路トレースと電気的に接続されていることを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項１０】 前記スペーサ手段は、前記チップ部の誘電性パッド取付面上に接着される第１面と前記基板の電子回路配置面上に接着される第２面とを有する誘電性接着層からなり、当該誘電性接着層は、前記伝導体が前記誘電性パッド取付面と前記電子回路配置面との間において伸長することができる複数の開口部が形成されていることを特徴とする請求項１に記載のパッケージ型半導体集積回路。
【請求項１１】 さらに前記誘電性接着層内の前記開口部を満たす絶縁材層を有することを特徴とする請求項１０に記載のパッケージ型半導体集積回路。
【請求項１２】 前記絶縁材層は、エポキシ樹脂からなることを特徴とする請求項１１に記載のパッケージ型半導体集積回路。
【請求項１３】 （ａ）内部回路に接続するための複数の結合パッドが設けられている誘電性パッド取付面を有するチップ部からなる半導体ウエハを準備し、（ｂ）前記誘電性パッド取付面上に、対応する前記結合パッドの１つと接続されている複数の第１導電体部を形成し、（ｃ）複数のハンダ箇所を有する回路トレースが形成される電子回路配置面を有する基板を準備し、（ｄ）前記電子回路配置面上に、対応する前記結合パッドの１つと接続される複数の第２導電体部を形成し、（ｅ）前記誘電性パッド取付面と前記電子回路配置面のどちらか１つにスペーサ手段を設け、（ｆ）前記基板を、前記電子回路配置面が前記誘電性パッド取付面と対向するように前記半導体ウエハのチップ部上に重ね、前記第２導電体部を、前記結合パッドと対応するハンダ箇所の１つとが電気的に連結するように、対応する前記第１導電体部の１つと一体化し、前記スペーサ手段が、前記電子回路配置面から前記誘電性パッド取付面を空間的に引き離し、（ｇ）複数の電子回路接点を、前記電子回路配置面と対向する前記基板の面とは別の面上に形成し、前記回路トレースと電気的に接続させるステップからなるパッケージ型半導体集積回路の製造方法。
【請求項１４】 前記ステップ（ｂ）は、（ｂ１）金属板を、前記チップ部の前記誘電性パッド取付面上に重ね合わせ、前記チップ部上において前記結合パッドと一致する位置に複数の第１ホールを形成して、前記結合パッドを露出させ、第１ホールを、前記結合パッドと協働する第１壁面によって制限して、接点受入空間を形成し、（ｂ２）プリント材料として伝導性金属ペーストを使用し、前記金属板上にプリントして前記第１導電体部を前記接点受入空間内に形成し、（ｂ３）前記チップ部の前記誘電性パッド取付面から前記金属板を取り除くサブステップを有することを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項１５】 前記ステップ（ｅ）は、前記ステップ（ｂ）と同時に行ない、前記ステップ（ｂ１）における金属板は、さらに、複数の第２ホールが形成され、前記第２ホールは、前記誘電性パッド取付面と協働する第２壁面によって制限され、スペーサ受入空間を形成し、前記ステップ（ｂ２）において、前記スペーサ手段を提供する複数の柱部が、前記接点受入空間内の前記第１導電体部の変形と同時に前記スペーサ受入空間内に形成されることを特徴とする請求項１４に記載のパッケージ型半導体集積回路の製造方法。
【請求項１６】 前記ステップ（ｂ）は、さらに、（ｂ４）前記第１導電体部と前記柱部を強固にするために加熱し乾燥させるサブステップを有することを特徴とする請求項１５に記載のパッケージ型半導体集積回路の製造方法。
【請求項１７】 前記ステップ（ｅ）は、前記ステップ（ｂ）または（ｄ）のどちらかと同時に行なわれることを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項１８】 前記ステップ（ｄ）は、さらに、（ｄ１）金属板を、前記前記基板の電子回路配置面上に重ね合わせ、前記電子回路配置面上において前記ハンダ箇所と一致する位置に複数のホールを形成して、前記ハンダ箇所を露出する、ホールは、前記ハンダ箇所と協働する壁面によって制限され、接点受入空間を形成し、（ｄ２）プリント材料として伝導性金属ペーストを使用し、前記金属板上にプリントして前記第２導電体部を前記接点受入空間内に形成し、（ｄ３）前記前記基板の電子回路配置面から前記金属板を取り除くサブステップを有することを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項１９】 前記ステップ（ｆ）において、前記柱部は、前記誘電性パッド取付面と前記電子回路配置面の間において伸長して前記半導体ウエハと前記基板との間にクリアランスを形成し、さらに、（ｈ）前記ステップ（ｆ）と（ｇ）の間に、前記半導体ウエハと前記基板との間の前記クリアランスを絶縁物質により満たすステップを有することを特徴とする請求項１５に記載のパッケージ型半導体集積回路の製造方法。
【請求項２０】 前記ステップ（ｈ）において、前記絶縁物質は、エポキシ樹脂からなることを特徴とする請求項１９に記載のパッケージ型半導体集積回路の製造方法。
【請求項２１】 前記ステップ（ｇ）において、前記電子回路接点は、ボール形状の接点であることを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項２２】 前記ステップ（ｆ）において、前記第１導電体部は、それぞれが対応する前記結合パッドと電気的に接続されて、そこから伸長された伸長部を有し、前記伸長部の一端に形成され、対応する前記はんだ個所の１つに電気的に接続されている拡張部を有することを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項２３】 前記ステップ（ｃ）において、前記基板は、さらに、回路トレースと電気的に接続される複数のメッキされたスルーホールを有し、前記ステップ（ｇ）において、前記電子回路接点は、対応する前記メッキされたスルーホールの１つと重なるように位置決めされるとともに電気的接続を形成されて、前記回路トレースと電気的に接続されていることを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項２４】 前記半導体ウエハは、複数の前記チップ部を有する未切断半導体ウエハであり、前記基板は、前記半導体ウエハの少なくとも１つの前記チップ部の前記誘電性パッド取付面を覆うのに十分な大きさを有することを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項２５】 前記ステップ（ｇ）において、未切断パッケージ型半導体集積回路を得て、（ｉ）前記未切断パッケージ型半導体集積回路を試験し、（ｊ）前記未切断パッケージ型半導体集積回路を切断してチップサイズのパッケージ型半導体集積回路を得るステップを有することを特徴とする請求項２４に記載のパッケージ型半導体集積回路の製造方法。
【請求項２６】 前記ステップ（ｅ）は、誘電性接着層の第１面を、スペーサ手段として役立つために、前記誘電性パッド取付面と前記電子回路配置面のどちらか一方に接着するステップを有し、前記ステップ（ｆ）において、前記誘電性接着層は、前記誘電性パッド取付面と前記電子回路配置面の他方に接着される第２面を有し、前記第１、第２導電体部の１つに一致し、その内部において伸長し前記第２導電体部が対応する前記第１導電体部の１つと一体化することができる複数の開口部が形成されることを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項２７】 （ｋ）ステップ（ｆ）とステップ（ｇ）との間に、前記誘電性接着層内の前記開口部を絶縁物質により満たすステップを有することを特徴とする請求項２６に記載のパッケージ型半導体集積回路の製造方法。
【請求項２８】 前記絶縁物質は、エポキシ樹脂からなることを特徴とする請求項２７に記載のパッケージ型半導体集積回路の製造方法。
【請求項２９】 ステップ（ｂ）において、前記第１導電体部は、ワイヤボンディング機械を使用して前記結合パッド上に配置されることを特徴とする請求項１３に記載のパッケージ型半導体集積回路の製造方法。
【請求項３０】 前記ステップ（ｂ）において、前記第１導電体部のそれぞれは、ボール形状の伝導体により形成されることを特徴とする請求項２９に記載のパッケージ型半導体集積回路の製造方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、半導体集積回路、特にパッケージ型半導体集積回路とその製造方法に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路の製造方法において、１つの半導体ウエハは、複数のベアチップに切断され、それぞれのベアチップは、パッケージングされ使用試験されて、半導体集積回路となる。
【０００３】
【発明が解決しようとする課題】しかしながら、それぞれのベアチップは、前述したパッケージングと使用試験が個々に施されるので、製造時間が相対的に長く、生産歩留まりが低下して、結果として製造コストが増加するという問題があった。
【０００４】本発明は、前記従来の問題点に鑑みてなされたもので、パッケージングと使用試験をまとめて行なうことができるパッケージ型半導体集積回路とその製造方法を提供することを課題とする。
【０００５】
【課題を解決するための手段】前記課題を解決するための手段として、本発明は、内部回路に接続するための複数の結合パッドが設けられている誘電性パッド取付面を有するチップ部からなる半導体ウエハと、前記半導体ウエハのチップ部上に重ねられ、前記半導体ウエハの前記誘電性パッド取付面と対向して、複数のハンダ箇所を有する回路トレースが形成された電子回路配置面を有する基板と、前記誘電性パッド取付面と前記電子回路配置面との間に配置され、前記結合パッドを対応する前記ハンダ箇所に電気的に相互に連結させている複数の導電体部と、前記半導体ウエハと前記基板との間に配置され、前記誘電性パッド取付面と前記電子回路配置面とを空間的に離すためのスペーサ手段と、前記電子回路配置面と対向する前記基板の面とは別の面上に形成され、前記回路トレースと電気的に接続されている複数の電子回路接点とからなるものである。
【０００６】前記課題を解決するための他の手段として、本発明は、（ａ）内部回路に接続するための複数の結合パッドが設けられている誘電性パッド取付面を有するチップ部からなる半導体ウエハを準備し、（ｂ）前記誘電性パッド取付面上に、対応する前記結合パッドの１つと接続されている複数の第１導電体部を形成し、（ｃ）複数のハンダ箇所を有する回路トレースが形成される電子回路配置面を有する基板を準備し、（ｄ）前記電子回路配置面上に、対応する前記結合パッドの１つと接続される複数の第２導電体部を形成し、（ｅ）前記誘電性パッド取付面と前記電子回路配置面のどちらか１つにスペーサ手段を設け、（ｆ）前記基板を、前記電子回路配置面が前記誘電性パッド取付面と対向するように前記半導体ウエハのチップ部上に重ね、前記第２導電体部を、前記結合パッドと対応するハンダ箇所の１つとが電気的に連結するように、対応する前記第１導電体部の１つと一体化し、前記スペーサ手段が、前記電子回路配置面から前記誘電性パッド取付面を空間的に引き離し、（ｇ）複数の電子回路接点を、前記電子回路配置面と対向する前記基板の面とは別の面上に形成し、前記回路トレースと電気的に接続させるステップからなるものである。
【０００７】
【発明の実施の形態】本発明の詳細な説明に入る前に、以下の開示において類似の要素には同様の符号が付されていることに留意する必要がある。
【０００８】図１を参照すると、本発明にかかるパッケージ型半導体集積回路の製造方法の好ましい第１実施形態における、複数のチップ部１０を有する未切断半導体ウエハ１が示されている。さらに図２を参照すると、それぞれのチップ部１０は、誘電性パッド取付面１０１を有し、その表面には周知の方法により前記チップ部１０の内部回路に接続するために複数の結合パッド１００が設けられている。
【０００９】金属板２は、チップ部１０の誘電性パッド取付面１０１上に重ね合わされている。この実施形態において、金属板２は、プリント印刷用板であり、チップ部１０上の前記結合パッド１００を露出させるために該結合パッド１００と一致する位置に複数の第１ホール２０が形成され、さらに複数の第２ホール２１が形成されている。それぞれの第１ホール２０は、２つの前記第２ホール２１の間に配置され、該第１ホール２０と一致する結合パッド１００と協働する第１壁面によって制限され、接点受入空間を形成している。それぞれの第２ホール２１は、アライメントされた前記チップ部１０の１つの前記誘電性パッド取付面１０１と協働する第２壁面によって制限され、スペーサ受入空間を形成する。
【００１０】第１導電体部３０は、前記接点受入空間内にそれぞれ形成されている。一方、スペーサとして役立つ柱部３１は、プリント材料として伝導性金属ペーストを使用するプリント技術により、前記スペーサ受入空間内にそれぞれ形成される。好ましくは、伝導性金属ペーストは、銀、金、銅、鉄もしくはその他の伝導性金属材料を含むものであることが好ましい。チップ部１０の誘電性パッド取付面１０１から金属板２を取り除いてから、第１導電体部３０と柱部３１は、強固にするためにそれぞれが加熱、乾燥処理される。
【００１１】図３を参照すると、前記半導体ウエハ１の少なくとも１つのチップ部１０の前記誘電性パッド取付面１０１を覆う基板５が示されている。好ましい実施形態において、基板５は、前記半導体ウエハ１の全てのチップ部１０の前記誘電性パッド取付面１０１を覆うことができる大きさを有することが好ましい。前記基板５は、回路トレースが形成される電子回路配置面５０を有する。回路トレースは、チップ部１０上の結合パッド１００に接続されるハンダ箇所５１を有する。前記基板５は、さらに回路トレースと電気的に接続される複数のメッキされたスルーホール５２が形成されている。
【００１２】金属板６は、前記基板５の電子回路配置面５０上に重ねられている。本実施形態において、前記金属板６は、プリント印刷板であり、前記基板５の電子回路配置面５０上のハンダ箇所５１と一致する位置に複数の穴６０が形成されている。それぞれの前記穴６０は、該穴６０と一致する前記ハンダ箇所５１の１つと協働する壁面によって制限されて、接点受入空間を形成する。
【００１３】図４に示すように、第２導電体部４は、プリント材料として伝導性金属ペーストを使用するプリント技術により前記接点受入空間内にそれぞれ形成される。好ましくは、伝導性金属ペーストは、銀、金、銅、鉄もしくはその他の伝導性金属材料を含むものであることが好ましい。
【００１４】前記チップ部１０上に形成される代わりに、前記柱部３１は、前述したような方法により前記基板５上に形成することができるという点について留意する必要がある。さらに付け加えると、前記基板５によって覆われるチップ部１０の数は、２の倍数にすることができる。
【００１５】図５を参照すると、前記基板５から前記金属板６を除去した後、前記基板５は、前記半導体ウエハ１のチップ部１０上に重ねられ、前記基板５の電子回路配置面５０は、前記チップ部１０の結合パッド１００に対向させられ、前記基板５上の前記第２導電体部４は、前記結合パッド１００と対応するハンダ箇所５１の１つとが電気的に連結するように、対応する前記チップ部１０上の前記第１導電体部３０の１つと直接的に固着され、前記柱部３１は、前記電子回路配置面５０から前記結合パッド１００を空間的に引き離して前記半導体ウエハ１と基板５との間にクリアランスを形成している。その後、例えばエポキシ樹脂のような絶縁物質７が、前記半導体ウエハ１と基板５との間のクリアランスに満たされ、前記半導体ウエハ１と基板５との不必要な分離を防止し、クリアランス内から水分と空気を排出する。
【００１６】図６を参照すると、複数の電子回路接点５４が、前記電子回路配置面５０と対向する基板５の他面５３上に形成されている。本実施形態において、前記電子回路接点５４は、ハンダなどのボール形状の接点として形成されている。前記電子回路接点５４は、対応する前記メッキされたスルーホール５２の１つと一致するように位置決めされ電気的に接続され、回路トレースとの電気的接続が達成される。
【００１７】図７に示すように、図６の未切断パッケージ型半導体集積回路の従来のウエハ試験とバーンイン（burn-in）試験は、前記電子回路接点５４を介してテスタ８を使用することにより行なうことができる。試験後に、図６の未切断パッケージ型半導体集積回路を切断し、チップサイズのパッケージ型半導体集積回路を得ることができる。このようにして、本発明の方法により、パッケージ型半導体集積回路の生産時間を劇的に削減し、生産歩留まりを非常に増加させることが可能であり、生産コストを大幅に減少させることができる。
【００１８】半導体製造技術における急速な発展に伴って、半導体ウエハ上の結合パッドは、徐々に小さくなっている。結合パッドは、半導体製造技術が０．１ミクロンの半導体を製造できるようになると、２５ミクロン四方の小ささが求められている。しかしながら、基板上のハンダ箇所は、今日のプリント技術における限界により結合パッドと同様の大きさに形成することが不可能である。このため、図８に示すように、それぞれの前記第１導電体部３０は、電気的に接続されて対応する前記結合パッド１００から伸長された伸長部３００と、前記伸長部３００の一端に形成され、前記基板上の第２導電体部（不図示）を介して対応するはんだ個所に電気的に接続されている拡張部３０１を有するように形成することが可能である。これにより、結合パッドと同程度の大きさのハンダ箇所を形成する必要がなくなる。
【００１９】図９から図１２は、本発明の好ましい第２実施例にかかるパッケージ型半導体集積回路の製造方法のステップを示した部分断面図である。図９に示すように、未切断半導体ウエハ１は、複数のチップ部１０を有する。それぞれのチップ部１０は、複数の結合パッド１００が上面に設けられた誘電性パッド取付面を有する。例えばプリント印刷板のような金属板２’は、前記チップ部１０の誘電性パッド取付面上に重ね合わされる。前記第１実施形態の金属板２とは異なり、金属板２’は、前記チップ部１０上の前記結合パッド１００を露出させるために該結合パッド１００と一致する位置に複数の複数のホール２０のみが形成される。それぞれのホール２０は、該ホール２０と一致する前記結合パッド１００の１つと一体の壁面によって制限され、接点受入空間を形成する。第１導電体部３０は、前記接点受入空間内に前述した実施形態と同様の方法、例えばプリント材料として伝導性金属ペーストを使用するプリント技術によりそれぞれ形成される。前記チップ部１０の誘電性パッド取付面から金属板２’を取り除いてから、第１導電体部３０は、強固にするために加熱、乾燥処理される。
【００２０】図１０を参照すると、前記半導体ウエハ１の少なくとも１つのチップ部１０の誘電性パッド取付面１０１上に接着されている面を有する誘電性接着層１０２が示されている。好ましい実施形態において、誘電性接着層１０２は、前記半導体ウエハ１の全てのチップ部１０の前記誘電性パッド取付面１０１を覆うのに十分な大きさを有する。前記誘電性接着層１０２には、複数の開口部１０２０が形成され、この開口部１０２０のいくつかは前記第１導電体部３０を延長するために該第１導電体部３０と一致している。
【００２１】図１１を参照すると、前記半導体ウエハ１の少なくとも１つのチップ部１０の誘電性パッド取付面１０１を覆う基板５が示されている。好ましい実施形態において、前記基板５は、前記半導体ウエハ１の全てのチップ部１０の誘電性パッド取付面１０１を取り囲むのに十分な大きさを有することが好ましい。第１実施形態と同様に、前記基板５は、回路トレースが形成される電子回路配置面５０を有する。回路トレースは、チップ部１０上の結合パッド１００に接続されるハンダ箇所５１を有する。前記基板５は、さらに回路トレースと電気的に接続される複数のメッキされたスルーホール５２が形成されている。
【００２２】金属板６、例えばプリント印刷板は、前記基板５の電子回路配置面５０上に重ねられ、前記基板５の電子回路配置面５０上のハンダ箇所５１と一致する位置に複数の穴６０が形成されている。それぞれの前記穴６０は、該穴６０と一致する前記ハンダ箇所５１の１つと協働する壁面によって制限されて、接点受入空間を形成する。そして、第２導電体部４は、前述した第１実施形態と同様の方法、例えばプリント材料として伝導性金属ペーストを使用するプリント技術により、前記接点受入空間内にそれぞれ形成される。
【００２３】さらに図１２を参照すると、前記基板５から前記金属板６を除去した後、前記基板５の電子回路配置面５０は、前記誘電性接着層１０２の他面に接着され、前記基板５上の前記第２導電体部４は、前記１０２内の前記開口部１０２０内に引き伸ばされ、前記結合パッド１００と対応するハンダ箇所５１の１つとが電気的に連結するように、対応する前記チップ部１０上の前記第１導電体部３０の１つと直接的に一体化される。前記誘電性接着層１０２は、前記電子回路配置面５０から前記チップ部１０の誘電性パッド取付面を空間的に引き離すスペーサ手段として役立つ。それゆえ、例えばエポキシ樹脂のような絶縁物質７が、前記誘電性接着層１０２の間の開口部１０２０に満たされ、前記半導体ウエハ１と基板５との不必要な分離を防止し、前記開口部１０２０から水分と空気を排出する。
【００２４】図１３を参照すると、複数の電子回路接点５４、例えばハンダボールが、前記電子回路配置面５０と対向する前記基板５の他面５３上に形成されている。前記電子回路接点５４は、対応する前記メッキされたスルーホール５２の１つと一致するように位置決めされ電気的に接続され、回路トレースとの電気的接続が達成される。
【００２５】第１実施形態と同様に、図１３の未切断パッケージ型半導体集積回路の従来のウエハ試験とバーンイン試験は、前記電子回路接点５４を介してテスタ（不図示）を使用することにより行なうことができる。試験後に、図１３の未切断パッケージ型半導体集積回路を切断し、チップサイズのパッケージ型半導体集積回路を得ることができる。
【００２６】始めに半導体ウエハ１のチップ部１０の誘電性パッド取付面に接着される代わりに、前記誘電性接着層１０２を、前述した方法により前記基板５の電子回路配置面５０上にまず接着することができることに留意する必要がある。
【００２７】図１４と図１５は、本発明の好ましい第３実施例にかかるパッケージ型半導体集積回路の製造方法のステップを示した部分断面図である。第２実施形態とは異なり、第１導電体部３０は、図示しないワイヤボンディング機械を使用して半導体ウエハ１のチップ部１０上の結合パッド１００上に配置される。本実施形態において、それぞれの第１導電体部３０は、ボール形状の伝導性の金により形成される。それゆえ、図１５に示すように、誘電性接着層１０２の第１面は、前記半導体ウエハ１の少なくとも１つのチップ部１０の誘電性パッド取付面１０１に接着されている。好ましい実施形態において、前記誘電性接着層１０２は、前記半導体ウエハ１の全てのチップ部１０の誘電性パッド取付面１０１を覆うのに十分な大きさを有することが好ましい。前記誘電性接着層１０２には、複数の開口部１０２０が形成され、該開口部１０２０のいくつかは、前記第１導電体部３０を延長するために該第１導電体部３０と一致している。
【００２８】第３実施形態の方法の以下のステップは、第２実施形態にかかる図１１から図１３において示したステップと同様であるので、簡潔のために説明を省略する。
【００２９】本発明は、最も実際的で好ましい実施形態と考えられるものに関して説明したが、そのような開示された実施形態に限定されるものではなく、本発明の精神およびその広範な解釈の範囲内に含まれる種々の構成を含むものである。
|
| 【出願人】 |
【識別番号】５００１８０１１２
【氏名又は名称】イ−ミン・チェン
【氏名又は名称原語表記】Ｉ−Ｍｉｎｇ ＣＨＥＮ
|
| 【出願日】 |
平成１２年４月１９日（２０００．４．１９） |
| 【代理人】 |
【識別番号】１０００６２１４４
【弁理士】
【氏名又は名称】青山 葆 （外２名）
|
| 【公開番号】 |
特開２００１−１９４４２４（Ｐ２００１−１９４４２４Ａ） |
| 【公開日】 |
平成１３年７月１９日（２００１．７．１９） |
| 【出願番号】 |
特願２０００−１１７９３７（Ｐ２０００−１１７９３７） |
|