| 【発明の名称】 |
集積回路 |
| 【発明者】 |
【氏名】池田 雄一
【氏名】森河 徹
|
| 【要約】 |
【課題】本発明は、回路規模を増大させることなしにバウンダリスキャンレジスタの集積回路ロジック部側のテストをATPGでスキャンテストパタンを生成することで実施し、故障検出数を増やすことを目的とする。
【解決手段】tckに同期してtmsよりTAPコントローラ１６０にJTAGユーザ定義命令を入力することにより、命令解読部１７０はユーザ定義命令を解読しセレクタ１８１に１を出力し、セレクタ１８１は入力端子１５１より入力されるスキャンクロック信号を選択する。これによりフルスキャンテストが可能な集積回路ロジック部とバウンダリスキャンセル内部のフリップフロップ回路３１０間のテストはATPGを用いてスキャンテストパタンを生成しこのテストパタンを用いて実施することが可能となり、回路規模を増大させることなくこの部分の検出できる故障数を増加することが可能となる。 |
【特許請求の範囲】
【請求項１】 故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第２クロック信号として出力する第１選択手段とを有することを特徴とする集積回路。
【請求項２】 故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtdi入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtms入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を出力するtdo出力端子と、第１制御信号により第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第３クロック信号として出力する第１選択手段と、前記tdi入力端子よりシリアルデータを入力し前記tck入力端子よりクロック信号を入力し前記tms入力端子より制御シリアル信号を入力し前記tdo出力端子にシリアルデータを出力し前記第１選択手段に前記第１クロック信号及び前記第１制御信号を出力し前記バウンダリスキャンレジスタに第２クロック信号、第２制御信号及び第３制御信号を出力する制御手段とを有し、前記バウンダリスキャンレジスタは、前記第２制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前段の前記バウンダリスキャンレジスタから出力されるシフトデータとを選択して出力する第２選択手段と、前記第２選択手段の出力を前記第３クロック信号のタイミングで保持する第１保持手段と、前記第１保持手段の出力を前記第２クロック信号のタイミングで保持する第２保持手段と、前記第３制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前記第２保持手段の出力とを選択して出力する第３選択手段とを備え、前記制御手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致するか否かを解読する解読手段と、前記解読手段の解読結果に基づいて前記第１選択手段の選択を制御する前記第１制御信号を出力する信号出力手段とを備えることを特徴とする集積回路。
【請求項３】 請求項２記載の集積回路において、前記解読手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致しないことを解読し、前記解読手段の解読結果に基づいて前記信号出力手段は、前記第１選択手段を前記制御手段から出力される第１クロック信号に選択する前記第１制御信号を出力し、前記制御手段は、シフト動作の場合は前記第２選択手段を前段の前記バウンダリスキャンレジスタから出力されるシフトデータに選択する前記第２制御信号及び前記第１保持手段を動作させる前記第１クロック信号を出力し、キャプチャ動作の場合は前記第２選択手段を前記データ処理実行手段もしくは前記入出力端子から入力するデータに選択する前記第２制御信号及び前記第１保持手段を動作させる前記第１クロック信号を出力し、アップデート動作の場合は前記第２保持手段を動作させる前記第２クロック信号及び前記第３選択手段を前記第２保持手段の出力に選択する前記第３制御信号を出力することにより前記バウンダリスキャンレジスタを用いてボードテストを実施することを特徴とする集積回路。
【請求項４】 請求項２記載の集積回路において、前記解読手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致することを解読し、前記解読手段の解読結果に基づいて前記信号出力手段は、前記第１選択手段を前記tck入力端子より入力されるクロック信号に選択する前記第１制御信号を出力し、前記制御手段は、シフト動作の場合は前記第２選択手段を前段の前記バウンダリスキャンレジスタから出力されるシフトデータに選択する前記第２制御信号を出力し、キャプチャ動作の場合は前記第２選択手段を前記データ処理実行手段から入力するデータに選択する前記第２制御信号を出力することにより前記バウンダリスキャンレジスタを用いてスキャンテストを実施することを特徴とする集積回路。
【請求項５】 故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtdi入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtms入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を出力するtdo出力端子と、第１制御信号により第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第３クロック信号として出力する第１選択手段と、第２制御信号により第２クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第４クロック信号として出力する第２選択手段と、前記tdi入力端子よりシリアルデータを入力し前記tck入力端子よりクロック信号を入力し前記tms入力端子より制御シリアル信号を入力し前記tdo出力端子にシリアルデータを出力し前記第１選択手段に前記第１クロック信号及び前記第１制御信号を出力し前記第２選択手段に前記第２クロック信号及び前記第２制御信号を出力し前記バウンダリスキャンレジスタに第３制御信号及び第４制御信号を出力する制御手段とを有し、前記バウンダリスキャンレジスタは、前記第３制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前段の前記バウンダリスキャンレジスタから出力されるシフトデータとを選択して出力する第３選択手段と、前記第３選択手段の出力を前記第３クロック信号のタイミングで保持する第１保持手段と、前記第１保持手段の出力を前記第４クロック信号のタイミングで保持する第２保持手段と、前記第４制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前記第２保持手段の出力とを選択して出力する第４選択手段とを備え、前記制御手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致するか否かを解読する解読手段と、前記解読手段の解読結果に基づいて前記第１選択手段の選択を制御する前記第１制御信号及び前記第２選択手段の選択を制御する前記第２制御信号を出力する信号出力手段とを備えることを特徴とする集積回路。
【請求項６】 請求項５記載の集積回路において、前記解読手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致することを解読し、前記解読手段の解読結果に基づいて前記信号出力手段は、前記第１選択手段を前記tck入力端子より入力されるクロック信号に選択する前記第１制御信号及び前記第２選択手段を前記tck入力端子より入力されるクロック信号に選択する前記第２制御信号を出力し、前記制御手段は、前記第３選択手段を前段の前記バウンダリスキャンレジスタから出力されるシフトデータに選択する前記第３制御信号及び前記第４選択手段を前記第２保持手段の出力に選択する前記第４制御信号を出力することにより前記バウンダリスキャンレジスタを用いてスキャンテストを実施することを特徴とする集積回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ボードテスト用回路を内蔵した集積回路に関するものである。
【０００２】
【従来の技術】近年電子機器の軽薄短小化が進み、またBGA(Ball Glid Array)パッケージのデバイスが増加するにしたがい従来手法によるインサーキットテストが限界となってきており、新しいボードテスト法としてJTAG(Joint Test Action Group)テストが脚光をあびてきている。このテスト法は1990年にIEEE1149.1として規格化され、以降多くの集積回路がJTAGテスト対応となっている。
【０００３】図７は第一の従来のボードテスト用回路を内蔵した集積回路のブロック図を示す。
【０００４】集積回路７００は、バウンダリスキャンレジスタ７１１〜７１６と、フルスキャンテストが実施可能となっている集積回路ロジック部７３０と、集積回路７００内部と外部とを接続する入出力端子７４１〜７４６と、IEEE1149.1により定められる信号tdiの入力端子７５０と、IEEE1149.1により定められる信号tckの入力端子７５１と、IEEE1149.1により定められる信号tmsの入力端子７５２と、IEEE1149.1により定められる信号trstの入力端子７５４と、IEEE1149.1により定められる信号tdoの出力端子７５３と、TAP(Test Access Port)コントローラ７６０とから構成され、TAPコントローラ７６０から出力されるクロック信号１及びクロック信号２はバウンダリスキャンレジスタ７１１〜７１６へ供給される。
【０００５】バウンダリスキャンレジスタ７１１〜７１６は、図２に示すように、入出力端子２１０から入力される信号を信号入力とし集積回路ロジック部２２０に入力する信号を信号出力とするバウンダリスキャンセル２３０と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０に出力される信号を信号出力とするバウンダリスキャンセル２３１と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０の出力制御信号を信号出力とするバウンダリスキャンセル２３２とから構成され、バウンダリスキャンレジスタ２００に入力されるシフトデータ入力信号はバウンダリスキャンセル２３０のシフトデータ入力として供給される。バウンダリスキャンセル２３２のシフトデータ出力はバウンダリスキャンレジスタ２００のシフトデータ出力信号となる。TAPコントローラ７６０の出力するクロック信号１及びクロック信号２はバウンダリスキャンセル２３０〜２３２に供給される。
【０００６】バウンダリスキャンセル２３０〜２３２は、図３に示すように、フリップフロップ回路３１０、３１１と、入力制御信号が１の場合シフトデータ入力を選択し入力制御信号が０の場合データ入力を選択するセレクタ３２０と、出力制御信号が１の場合フリップフロップ回路３１１の出力を選択し出力制御信号が０の場合データ入力を選択するセレクタ３２１とから構成される。TAPコントローラ７６０の出力するクロック信号１はフリップフロップ３１０に供給される。TAPコントローラ７６０の出力するクロック信号２はフリップフロップ３１１に供給される。
【０００７】
【発明が解決しようとする課題】ところで、第一の従来の集積回路のバウンダリスキャンレジスタは、バウンダリスキャンレジスタの集積回路ロジック部側をテストするためにはファンクションテストを実施する必要がある。しかし集積回路のピン数の増大に伴いバウンダリスキャンレジスタ数も増大するためにこの部分の検証に多大な工数を要する。また検出できない故障が存在する可能性があるという問題点がある。
【０００８】これらの問題点を解決するためには、バウンダリスキャンレジスタにATPG(Automatic Test Pattern Generator)でスキャンテストパタンを生成することで故障検出数を増やすことが可能であるが、スキャンテスト用に回路を入れることは集積回路全体の回路規模の増大につながる。また既存の回路でスキャンテストを実施しようとしても、バウンダリスキャンレジスタに供給されるクロック信号はTAPコントローラで生成されるゲーティッドクロックであるため、スキャンパタンを生成することができないといった問題点がある。
【０００９】
【課題を解決するための手段】この課題を解決するため本発明の集積回路は、故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第２クロック信号として出力する第１選択手段とを備えている。
【００１０】本発明の集積回路は、故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtdi入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtms入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を出力するtdo出力端子と、第１制御信号により第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第３クロック信号として出力する第１選択手段と、前記tdi入力端子よりシリアルデータを入力し前記tck入力端子よりクロック信号を入力し前記tms入力端子より制御シリアル信号を入力し前記tdo出力端子にシリアルデータを出力し前記第１選択手段に前記第１クロック信号及び前記第１制御信号を出力し前記バウンダリスキャンレジスタに第２クロック信号、第２制御信号及び第３制御信号を出力する制御手段とを備え、前記バウンダリスキャンレジスタは、前記第２制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前段の前記バウンダリスキャンレジスタから出力されるシフトデータとを選択して出力する第２選択手段と、前記第２選択手段の出力を前記第３クロック信号のタイミングで保持する第１保持手段と、前記第１保持手段の出力を前記第２クロック信号のタイミングで保持する第２保持手段と、前記第３制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前記第２保持手段の出力とを選択して出力する第３選択手段とからなり、前記制御手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致するか否かを解読する解読手段と、前記解読手段の解読結果に基づいて前記第１選択手段の選択を制御する前記第１制御信号を出力する信号出力手段とからなる。
【００１１】本発明の集積回路は、故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtdi入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtms入力端子と、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を出力するtdo出力端子と、第１制御信号により第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第３クロック信号として出力する第１選択手段と、第２制御信号により第２クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第４クロック信号として出力する第２選択手段と、前記tdi入力端子よりシリアルデータを入力し前記tck入力端子よりクロック信号を入力し前記tms入力端子より制御シリアル信号を入力し前記tdo出力端子にシリアルデータを出力し前記第１選択手段に前記第１クロック信号及び前記第１制御信号を出力し前記第２選択手段に前記第２クロック信号及び前記第２制御信号を出力し前記バウンダリスキャンレジスタに第３制御信号及び第４制御信号を出力する制御手段とを備え、前記バウンダリスキャンレジスタは、前記第３制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前段の前記バウンダリスキャンレジスタから出力されるシフトデータとを選択して出力する第３選択手段と、前記第３選択手段の出力を前記第３クロック信号のタイミングで保持する第１保持手段と、前記第１保持手段の出力を前記第４クロック信号のタイミングで保持する第２保持手段と、前記第４制御信号によって前記データ処理実行手段もしくは前記入出力端子から入力するデータと前記第２保持手段の出力とを選択して出力する第４選択手段とからなり、前記制御手段は、前記入力信号tckと前記入力信号tmsにより入力された信号と一定のデータ値とが一致するか否かを解読する解読手段と、前記解読手段の解読結果に基づいて前記第１選択手段の選択を制御する前記第１制御信号及び前記第２選択手段の選択を制御する前記第２制御信号を出力する信号出力手段とからなる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態について、図を用いて説明する。
【００１３】（実施の形態１)図１は、本発明の第一の実施の形態における集積回路のブロック図を示す。
【００１４】集積回路１００は、バウンダリスキャンレジスタ１１１〜１１６と、フルスキャンテストが実施可能となっている集積回路ロジック部１３０と、集積回路１００内部と外部とを接続する入出力端子１４１〜１４６と、IEEE1149.1により定められる信号tdiの入力端子１５０と、IEEE1149.1により定められる信号tckの入力端子１５１と、IEEE1149.1により定められる信号tmsの入力端子１５２と、IEEE1149.1により定められる信号trstの入力端子１５４と、IEEE1149.1により定められる信号tdoの出力端子１５３と、TAP(Test Access Port)コントローラ１６０と、定義したJTAGユーザ命令を解読した場合は１を出力しそれ以外の命令を解読した場合は０を出力する命令解読部１７０と、命令解読部１７０から出力されるイネーブル信号が１の場合入力端子１５１から入力される信号を選択し命令解読部１７０から出力されるイネーブル信号が０の場合TAPコントローラ１６０から供給されるゲーティッドクロック信号を選択するセレクタ１８１と、命令解読部１７０から出力されるイネーブル信号が１の場合入力端子１５０から入力される信号を選択し命令解読部１７０から出力されるイネーブル信号が０の場合TAPコントローラ１６０から供給されるデータ信号を選択するセレクタ１８２と、命令解読部１７０から出力されるイネーブル信号が１の場合バウンダリスキャンレジスタ１１６から出力される信号を選択し命令解読部１７０から出力されるイネーブル信号が０の場合TAPコントローラ１６０から供給されるデータ信号を選択するセレクタ１８３とから構成され、セレクタ１８１により選択されたクロック信号１及びTAPコントローラ１６０から与えられるクロック信号２はバウンダリスキャンレジスタ１１１〜１１６へ供給される。セレクタ１８２により選択されたデータ信号はバウンダリスキャンレジスタ１１３へ供給される。セレクタ１８３により選択されたデータ信号は出力端子１５３へ出力される。
【００１５】バウンダリスキャンレジスタ１１１〜１１６は、図２に示すように、入出力端子２１０から入力される信号を信号入力とし集積回路ロジック部２２０に入力する信号を信号出力とするバウンダリスキャンセル２３０と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０に出力される信号を信号出力とするバウンダリスキャンセル２３１と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０の出力制御信号を信号出力とするバウンダリスキャンセル２３２とから構成され、バウンダリスキャンレジスタ２００に入力されるシフトデータ入力信号はバウンダリスキャンセル２３０のシフトデータ入力として供給される。バウンダリスキャンセル２３２のシフトデータ出力はバウンダリスキャンレジスタ２００のシフトデータ出力信号となる。セレクタ１８１の出力信号はクロック１としてバウンダリスキャンセル２３０〜２３２に供給される。TAPコントローラ１６０の出力信号はクロック２としてバウンダリスキャンセル２３０〜２３２に供給される。
【００１６】バウンダリスキャンセル２３０〜２３２は、図３に示すように、フリップフロップ回路３１０、３１１と、入力制御信号が１の場合シフトデータ入力を選択し入力制御信号が０の場合データ入力を選択するセレクタ３２０と、出力制御信号が１の場合フリップフロップ回路３１１の出力を選択し出力制御信号が０の場合データ入力を選択するセレクタ３２１とから構成される。セレクタ１８１の出力信号はクロック１としてフリップフロップ３１０に供給される。TAPコントローラ１６０の出力信号はクロック２としてフリップフロップ３１１に供給される。
【００１７】以上のように構成された本発明の第一の実施の形態による集積回路について、その動作を説明する。図４に示すように、tckに同期してtmsを適切に入力することによりTAPコントローラ１６０にJTAG命令を入力し、命令解読部１７０はTAPコントローラ１６０に入力された命令を解読する。JTAG命令にはボードテスト時に用いられるJTAG必須命令とオプション命令及びマイクロコントローラユニットのデバッグに用いる等自由に設定可能なユーザが定義するJTAGユーザ命令がある。JTAG必須命令にはEXTEST命令、BYPASS命令、SAMPLE/PRELOAD命令の三つの命令がある。オプション命令は概要のみが示されていて実装されていなくてもよく、INTEST命令、RUNBIST命令、IDCODE命令、USERCODE命令、CLAMP命令、HIGHZ命令の六つの命令がある。ここでは、図５に示すように、EXTEST命令にはコード0000を割り当てる。BYPASS命令にはコード0001を割り当てる。SAMPLE/PRELOAD命令にはコード0010を割り当て、ATPGを用いるように定義するユーザ命令SCANにはコード1000を割り当てる。ここではJTAG必須命令等を用いたボードテスト時の場合と、ATPGを用いるように定義したJTAGユーザ命令によるスキャンテスト時の場合の２つの動作についてそれぞれ説明する。
【００１８】(１)JTAG必須命令等を用いたボードテスト時tckに同期してtmsよりTAPコントローラ１６０にJTAG命令を入力する。命令解読部１７０はJTAG必須命令を解読しセレクタ１８１〜１８３に０を出力する。セレクタ１８１は命令解読部１７０の出力が０であるのでTAPコントローラ１６０により供給されるゲーティッドクロック信号を選択する。セレクタ１８２は命令解読部１７０の出力が０であるのでTAPコントローラ１６０により供給されるデータ信号を選択する。セレクタ１８３は命令解読部１７０の出力が０であるのでTAPコントローラ１６０により供給されるデータ信号を選択する。クロック１にはセレクタ１８１により選択されたゲーティッドクロック信号が供給される。クロック２にはTAPコントローラ１６０より出力されるクロック信号が供給される。tckに同期して適切にtmsを入力することによりバウンダリスキャンセル３００はシフト動作、キャプチャ動作、アップデート動作を行い、ボードテストに有効な命令が実行される。
【００１９】(２)JTAGユーザ命令を用いたスキャンテスト時ここでは出力セル２３１の動作について述べる。
【００２０】tckに同期してtmsよりTAPコントローラ１６０にJTAG命令を入力する。命令解読部１７０はユーザ命令SCANを解読しセレクタ１８１〜１８３に１を出力する。セレクタ１８１は命令解読部１７０の出力が１であるので入力端子１５１より入力されるスキャンクロック信号を選択する。セレクタ１８１により選択されたスキャンクロック信号はクロック１に供給される。セレクタ１８２は命令解読部１７０の出力が１であるので入力端子１５０より入力されるデータ信号を選択する。セレクタ１８２により選択されたデータ信号はバウンダリスキャンレジスタ１１３のシフトデータ入力となる。セレクタ１８３は命令解読部１７０の出力が１であるのでバウンダリスキャンレジスタ１１６のシフトデータ出力を選択し出力端子１５３に出力する。これにより入力端子１５０からバウンダリスキャンレジスタ１１３、１１２、１１１、１１４、１１５及び１１６を経由して出力端子１５３に至るスキャンチェーンが形成される。クロック２にはTAPコントローラ１６０により出力されるクロック信号が供給されるのでフリップフロップ回路３１１はスキャンテスト実施時には動作しない。スキャンシフト動作の場合にはセレクタ３２０はシフトデータ入力を選択し、フリップフロップ回路３１０はスキャンクロックに同期してセレクタ３２０の出力を保持し、保持したデータをシフトデータ出力として出力する。スキャンキャプチャ動作の場合にはセレクタ３２０がデータ入力を選択し、フリップフロップ回路３１０はスキャンクロックに同期してセレクタ３２０の出力を保持する。これによりフルスキャンテストが可能な集積回路ロジック部と出力用バウンダリスキャンセル２３１内部のフリップフロップ回路３１０間のテストはATPGを用いてスキャンテストパタンを生成しこのテストパタンを用いて実施することが可能となり、回路規模を増大させることなくこの部分の検出できる故障数を増加することが可能となる。
【００２１】また、ここではセレクタ１８１の選択するスキャンクロック信号としてtckを用いて入力端子１５１より入力しているが別の入出力端子からスキャンクロック信号を入力してもよい。
【００２２】また、ここではセレクタ１８２の選択する入力信号としてtdiを用いて入力端子１５０より入力しているが別の入出力端子から信号を入力してもよい。
【００２３】また、ここではセレクタ１８３の選択する信号はtdoを用いて出力端子１５３より出力しているが別の入出力端子から信号を出力してもよい。
【００２４】（実施の形態２)しかし、本発明の第一の実施の形態において出力用バウンダリスキャンセルの集積回路ロジック部側のテストはATPGを用いてスキャンテストを実施することが可能となったが、入力用バウンダリスキャンセルの集積回路ロジック部側のテストはATPGを用いてスキャンテストを実施することは不可能である。これを解決するのが実施の形態２である。
【００２５】図６は、本発明の第二の実施の形態における集積回路のブロック図を示す。
【００２６】集積回路６００は、バウンダリスキャンレジスタ６１１〜６１６と、フルスキャンテストが実施可能となっている集積回路ロジック部６３０と、集積回路６００内部と外部とを接続する入出力端子６４１〜６４６と、IEEE1149.1により定められる信号tdiの入力端子６５０と、IEEE1149.1により定められる信号tckの入力端子６５１と、IEEE1149.1により定められる信号tmsの入力端子６５２と、IEEE1149.1により定められる信号trstの入力端子６５４と、IEEE1149.1により定められる信号tdoの出力端子６５３と、TAPコントローラ６６０と、定義したJTAGユーザ命令を解読した場合は１を出力しそれ以外の命令を解読した場合は０を出力する命令解読部６７０と、命令解読部６７０から出力されるイネーブル信号が１の場合入力端子６５１から入力される信号を選択し命令解読部６７０から出力されるイネーブル信号が０の場合TAPコントローラ６６０から供給されるゲーティッドクロック信号を選択するセレクタ６８１と、命令解読部６７０から出力されるイネーブル信号が１の場合入力端子６５０から入力される信号を選択し命令解読部６７０から出力されるイネーブル信号が０の場合TAPコントローラ６６０から供給されるデータ信号を選択するセレクタ６８２と、命令解読部６７０から出力されるイネーブル信号が１の場合バウンダリスキャンレジスタ６１６から出力される信号を選択し命令解読部６７０から出力されるイネーブル信号が０の場合TAPコントローラ６６０から供給されるデータ信号を選択するセレクタ６８３と、命令解読部６７０から出力されるイネーブル信号が１の場合入力端子６５１から入力される信号を選択し命令解読部６７０から出力されるイネーブル信号が０の場合TAPコントローラ６６０から供給されるクロック信号を選択するセレクタ６８４とから構成され、セレクタ６８１により選択されたクロック信号１及びセレクタ６８４により選択されたクロック信号２はバウンダリスキャンレジスタ６１１〜６１６へ供給される。セレクタ６８２により選択されたデータ信号はバウンダリスキャンレジスタ６１３へ供給される。セレクタ６８３により選択されたデータ信号は出力端子６５３へ出力される。
【００２７】バウンダリスキャンレジスタ６１１〜６１６は、図２に示すように、入出力端子２１０から入力される信号を信号入力とし集積回路ロジック部２２０に入力する信号を信号出力とするバウンダリスキャンセル２３０と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０に出力される信号を信号出力とするバウンダリスキャンセル２３１と、集積回路ロジック部２２０から出力される信号を信号入力とし入出力端子２１０の出力制御信号を信号出力とするバウンダリスキャンセル２３２とから構成され、バウンダリスキャンレジスタ２００に入力されるシフトデータ入力信号はバウンダリスキャンセル２３０のシフトデータ入力として供給される。バウンダリスキャンセル２３２のシフトデータ出力はバウンダリスキャンレジスタ２００のシフトデータ出力信号となる。セレクタ６８１の出力信号はクロック１としてバウンダリスキャンセル２３０〜２３２に供給される。セレクタ６８４の出力信号はクロック２としてバウンダリスキャンセル２３０〜２３２に供給される。
【００２８】バウンダリスキャンセル２３０〜２３２は、図３に示すように、フリップフロップ回路３１０、３１１と、入力制御信号が１の場合シフトデータ入力を選択し入力制御信号が０の場合データ入力を選択するセレクタ３２０と、出力制御信号が１の場合フリップフロップ回路３１１の出力を選択し出力制御信号が０の場合データ入力を選択するセレクタ３２１とから構成される。セレクタ６８１の出力信号はクロック１としてフリップフロップ３１０に供給される。セレクタ６８４の出力信号はクロック２としてフリップフロップ３１１に供給される。
【００２９】以上のように構成された本発明の第二の実施の形態による集積回路について、その動作を説明する。ここではATPGを用いるように定義したJTAGユーザ命令によるスキャンテスト時の場合の動作について説明する。
【００３０】(１)JTAGユーザ命令を用いたスキャンテスト時ここでは入力セル２３０の動作について述べる。
【００３１】tckに同期してtmsよりTAPコントローラ６６０にJTAG命令を入力する。命令解読部６７０はユーザ命令SCANを解読しセレクタ６８１〜６８４に１を出力する。セレクタ６８１は命令解読部６７０の出力が１であるので入力端子６５１より入力されるスキャンクロック信号を選択する。セレクタ６８１により選択されたスキャンクロック信号はクロック１に供給される。セレクタ６８４は命令解読部６７０の出力が１であるので入力端子６５１より入力されるスキャンクロック信号を選択する。セレクタ６８４により選択されたスキャンクロック信号はクロック２に供給される。セレクタ６８２は命令解読部６７０の出力が１であるので入力端子６５０より入力されるデータ信号を選択する。セレクタ６８２により選択されたデータ信号はバウンダリスキャンレジスタ６１３のシフトデータ入力となる。セレクタ６８３は命令解読部６７０の出力が１であるのでバウンダリスキャンレジスタ６１６のシフトデータ出力を選択し出力端子６５３に出力する。これにより入力端子６５０からバウンダリスキャンレジスタ６１３、６１２、６１１、６１４、６１５及び６１６を経由して出力端子６５３に至るスキャンチェーンが形成される。スキャンキャプチャ動作の場合にはセレクタ３２０がデータ入力を選択し、フリップフロップ回路３１０はスキャンクロックに同期してセレクタ３２０の出力を保持する。スキャンシフト動作の場合にはセレクタ３２０はシフトデータ入力を選択し、フリップフロップ回路３１０はスキャンクロックに同期してセレクタ３２０の出力を保持し、保持したデータをシフトデータ出力として出力する。フリップフロップ回路３１１はスキャンクロックに同期してフリップフロップ３１０の出力したデータを保持し、データ出力として出力する。これによりフルスキャンテストが可能な集積回路ロジック部と入力用バウンダリスキャンセル２３０内部のフリップフロップ回路３１１間のテストはATPGを用いてスキャンテストパタンを生成しこのテストパタンを用いて実施することが可能となり、回路規模を増大させることなくこの部分の検出できる故障数を増加することが可能となる。
【００３２】また、ここではセレクタ６８１及びセレクタ６８４の選択するスキャンクロック信号としてtckを用いて入力端子６５１より入力しているが別の入出力端子からスキャンクロック信号を入力してもよい。
【００３３】また、ここではセレクタ６８２の選択する入力信号としてtdiを用いて入力端子６５０より入力しているが別の入出力端子から信号を入力してもよい。
【００３４】また、ここではセレクタ６８３の選択する信号はtdoを用いて出力端子６５３より出力しているが別の入出力端子から信号を出力してもよい。
【００３５】
【発明の効果】以上のように本発明に係る集積回路は、故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第２クロック信号として出力する第１選択手段とを備える。
【００３６】この構成によればバウンダリスキャンレジスタに供給するクロック信号を切り替えることが可能となりバウンダリスキャンレジスタにスキャンクロックを供給することが可能となる。その結果フルスキャンテストが可能な集積回路ロジック部と出力用バウンダリスキャンセル内部のフリップフロップ回路間のテストはATPGを用いてスキャンテストパタンを生成しこのテストパタンを用いて実施することが可能となり、回路規模を増大させることなくこの部分の検出できる故障数を増加することが可能となる。
【００３７】また、本発明に係る集積回路は、故障検査を行うスキャンテストが実行可能なデータ処理実行手段と、前記データ処理実行手段への信号の入出力を行う入出力端子と、前記データ処理実行手段と前記各入出力端子との間にあって入出力信号の取り込み及び設定を行い各々がチェーン状に接続してデータをシリアル転送可能であるバウンダリスキャンレジスタと、前記バウンダリスキャンレジスタを用いてボードテストを実行するために必要な信号を入力するtck入力端子と、第１制御信号により第１クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第３クロック信号として出力する第１選択手段と、第２制御信号により第２クロック信号と前記tck入力端子より入力されるクロック信号とを切り替え前記バウンダリスキャンレジスタに第４クロック信号として出力する第２選択手段とを備える。
【００３８】この構成によればバウンダリスキャンレジスタに供給するクロック信号を切り替えることが可能となりバウンダリスキャンレジスタにスキャンクロックを供給することが可能となる。その結果フルスキャンテストが可能な集積回路ロジック部と入力用バウンダリスキャンセル内部のフリップフロップ回路間のテストはATPGを用いてスキャンテストパタンを生成しこのテストパタンを用いて実施することが可能となり、回路規模を増大させることなくこの部分の検出できる故障数を増加することが可能となる。
|
| 【出願人】 |
【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
|
| 【出願日】 |
平成１２年１月５日（２０００．１．５） |
| 【代理人】 |
【識別番号】１０００９７４４５
【弁理士】
【氏名又は名称】岩橋 文雄 （外２名）
|
| 【公開番号】 |
特開２００１−１９４４２２（Ｐ２００１−１９４４２２Ａ） |
| 【公開日】 |
平成１３年７月１９日（２００１．７．１９） |
| 【出願番号】 |
特願２０００−２４８（Ｐ２０００−２４８） |
|