トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 性能試験装置および画像形成装置
【発明者】 【氏名】山▲崎▼ 克之

【氏名】関谷 利幸

【氏名】白石 光生
【要約】 【課題】発光素子アレーヘッドの性能を試験する。

【解決手段】コントローラ１０６はゲートセレクタ１０８を制御して、全非発光データを定常的に画像データ処理部１０４に供給し、この発光電流が無い低消費電流の状態で、電源部１０３と通信してＳＬＥＤヘッドへの供給電流量を検出する。そして、検出電流値と所定の閾値とを比較し、検出電流値が所定の閾値を超えた場合は、表示パネル１０７に「ＳＬＥＤチップ劣化傾向検出」と表示する。
【特許請求の範囲】
【請求項１】 発光素子アレーと、該発光素子アレーの複数の外部端子に所定の駆動信号を供給して構成発光素子を順次に駆動する駆動手段とを有する発光素子アレーヘッドの性能試験装置において、前記駆動信号に代えて全非発光データを前記複数の外部端子に供給して当該発光素子アレーヘッドの消費電流を測定する電流測定手段と、該電流測定手段により測定された消費電流値と正常時の消費電流値とを比較した結果に基づき当該発光素子アレーヘッドの性能が劣化したか否かを判定する判定手段とを備えたことを特徴とする性能試験装置。
【請求項２】 請求項１において、前記判定手段により当該発光素子アレーヘッドの性能が劣化したと判定された場合にその旨を表示する表示制御手段をさらに備えたことを特徴とする性能試験装置。
【請求項３】 請求項１において、前記発光素子アレーの構成発光素子は、発光サイリスタであることを特徴とする性能試験装置。
【請求項４】 請求項３において、前記電流測定手段は、前記各発光サイリスタのゲートに信号を入力せず、アノードおよびカソードに所定のバイアス電圧を印加した状態で消費電流を測定することを特徴とする性能試験装置。
【請求項５】 発光素子アレーと、該発光素子アレーの複数の外部端子に所定の駆動信号を供給して構成発光素子を順次に駆動する駆動手段とを有する発光素子アレーヘッドの性能試験装置において、前記発光素子アレーの電源端子と、グランド端子と、前記複数の外部端子との間の抵抗値を測定する測定手段と、該測定手段により測定された各抵抗値と正常時の対応する各抵抗値とを比較して当該発光素子アレーヘッドに低寿命素子が存在するか否かを判定する判定手段とを備えたことを特徴とする性能試験装置。
【請求項６】 請求項５において、前記判定手段により当該発光素子アレーヘッドに静電破壊が存在すると判定された場合にその旨を表示する表示制御手段をさらに備えたことを特徴とする性能試験装置。
【請求項７】 請求項５において、前記測定手段は、測定により得られた抵抗値をストアするストア手段を有することを特徴とする性能試験装置。
【請求項８】 請求項５において、前記発光素子アレーの構成発光素子は、発光サイリスタであることを特徴とする性能試験装置。
【請求項９】 請求項１ないし４のいずれかに記載の性能試験装置を有することを特徴とする画像形成装置。
【請求項１０】 請求項５ないし８のいずれかに記載の性能試験装置を有することを特徴とする画像形成装置。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、発光素子アレーヘッドの性能試験装置に関し、発光素子アレーヘッドの性能試験が可能な画像形成装置に関するものである。
【０００２】
【従来の技術】従来、ＳＬＥＤ（自己走査型ＬＥＤアレー）については、特開平１−２３８９６２号と、特開平２−２０８０６７号と、特開平２−２１２１７０号と、特開平３−２０４５７号と、特開平３−１９４９７８号と、特開平４−５８７２号と、特開平４−２３３６７号と、特開平４−２９６５７９号と、特開平５−８４９７１号と、ジャパンハードコピー’９１（Ａ−１７）駆動回路を集積した光プリンタ用発光素子アレイの提案と、電子情報通信学会（’９０．３．５）ＰＮＰＮサイリスタ構造を用いた自己走査型発光素子（ＳＬＥＤ）の提案等で紹介されており、ＳＬＥＤは記録用発光素子として注目されている。
【０００３】このようなＳＬＥＤの構成は、図６に示すようになっており、図６において、ＶＧＡはＳＬＥＤの電源電圧であり、抵抗Ｒを介してφＳにカスケードに接続されているダイオードに接続されている。ＳＬＥＤは、図６に示すように、転送用のサイリスタがアレー状に配列されたものと、発光用サイリスタがアレー状に配列されたものからなり、各サイリスタのゲート信号が接続され、１番目のサイリスタはφＳの信号入力部に接続されている。２番目のサイリスタのゲートはφＳの端子に接続されたダイオードのカソードに接続され、３番目のサイリスタは次のダイオードのカソードに接続され、… というように構成されている。
【０００４】次に、全素子を点灯する場合のＳＬＥＤの動作を図７のタイミングチャートを参照して説明する。転送はφＳを０Ｖから５Ｖに変化させることにより始まる。φＳが５Ｖになると、Ｖａ＝５Ｖ、Ｖｂ＝３．７Ｖ（ダイオードの順方向電圧降下を１．３Ｖとする）、Ｖｃ＝２．４Ｖ、Ｖｄ＝１．１Ｖとなり、Ｖｅ以降は０Ｖとなり、転送用のサイリスタＳＴ１とＳＴ２のゲート信号が０Ｖから、それぞれ、５Ｖ、３．７Ｖと変化する。
【０００５】この状態で、φ１が５Ｖから０Ｖになると、ＳＴ１の転送用のサイリスタの各電位は、アノード電位が５Ｖ、カソード電位が０Ｖ、ゲート電位が３．７Ｖとなって、サイリスタのＯＮ条件となり、転送用のサイリスタＳＴ１がＯＮになる。その状態で、φＳを０Ｖに変えても、サイリスタＳＴ１がＯＮしているため、Ｖａ≒５Ｖとなる（サイリスタがＯＮしたとき、アノードとゲート間の電位はほぼ等しくなる）。このため、φＳを０Ｖにしても、１番目のサイリスタのＯＮ条件が保持され、１番目のシフト動作が完了する。
【０００６】この状態で、発光サイリスタ用のφ１信号が５Ｖから０Ｖになると、転送用のサイリスタがＯＮした条件と同じになるため、発光サイリスタＳＬ１がＯＮして、１番目のＬＥＤが点灯することになる。１番目のＬＥＤはφ１を５Ｖに戻すことにより、発光サイリスタのアノード−カソード間の電位差がなくなり、サイリスタの最低保持電流を流せなくなるため、発光サイリスタＳＬ１はＯＦＦになる。
【０００７】次に、サイリスタＳＴ１からサイリスタＳＴ２にサイリスタのＯＮ条件の転送について説明する。発光サイリスタＳＴ１がＯＦＦしても、φ１が０Ｖのままなので、転送用サイリスタＳＴ１はＯＮのままであり、従って、転送用サイリスタＳＴ１のゲート電圧Ｖａ≒５Ｖであり、Ｖｂ＝３．７Ｖである。
【０００８】この状態で、φ２を５Ｖから０Ｖに変化させると、転送用サイリスタＳＴ２は、アノード電位が５Ｖ、カソード電位が０Ｖ、ゲート電位が３．７Ｖとなり、転送用サイリスタＳＴ２はＯＮになる。そして、転送用サイリスタＳＴ２がＯＮした後、φ１が０Ｖから５Ｖに変化すると、転送用サイリスタＳＴ１は発光サイリスタＳＬ１がＯＦＦしたのと同様にしてＯＦＦになる。転送用サイリスタのＯＮがサイリスタＳＴ１からサイリスタＳＴ２に移ることになる。そして、φ１を５Ｖから０Ｖにすると、発光用サイリスタＳＬ２がＯＮになって発光する。
【０００９】なお、ＯＮしている発光サイリスタのみが転送用サイリスタにより発光されるのは、転送用サイリスタがＯＮしていない場合、ＯＮしているサイリスタの隣のサイリスタを除いて、ゲート電圧が０Ｖであるため、サイリスタのＯＮ条件とならず、隣のサイリスタについても発光用サイリスタがＯＮすることにより、φ１の電位は３．４Ｖ（発光用サイリスタの順方向電圧降下分）となるため、隣のサイリスタは、ゲート・カソード間の電位差がないため、ＯＮすることができないからである。
【００１０】以上、φＩを０Ｖにすることにより、発光サイリスタがＯＮになって発光する例を説明したが、実際のプリント動作においては、当然、そのタイミングで実際に発光させるかさせないかを、画像データに対応させて制御する必要がある。
【００１１】このような画像データとしては、図７の画像データφＤがあり、ＳＬＥＤのφＩ端子には、外部においてφＩと画像信号の論理和をとり、画像データが０Ｖの場合にのみ、実際に、ＳＬＥＤのφＩ端子が０Ｖになって発光し、画像データが５Ｖの場合は、ＳＬＥＤのφＩ端子が５Ｖのままとなって発光しないようになっている。
【００１２】図８はＳＬＥＤアレーの実装例を示す。ベース基板８１２にはＳＬＥＤ半導体チップ８１１が搭載してあり、ベース基板８１２として、ガラスエポキシ材、セラミック材などのプリント配線板が用いられている。ベース基板８１２にはコネクタ８１３と、電源回路８１０と、点灯制御回路（ドライバＩＣ（integrated circuit））８１４が設けてある。コネクタ８１３を介して、外部から制御信号、電源が受け取られる。電源回路８１０は電源ケーブル８１８を介して電源回路８１９に接続されていて、アレーヘッドへ電源供給を行っている。点灯制御回路８１４は外部からの制御信号を受け取り、ＳＬＥＤ半導体チップの点灯制御信号を発生するものである。
【００１３】ドライバＩＣ８１４からの出力信号φ１、φ２、φＳ、φＩと、負極側電源入力（本例では、グランド）が、それぞれ、ＳＬＥＤ半導体チップにボンディングワイヤ８１５により接続されている。
【００１４】ベース基板８１２には、正極側電源パターン（本例では、＋５Ｖ）８１６が引かれている。ベース基板に引かれた正極側電源パターン８１６は、ＳＬＥＤ半導体チップの裏面電極と銀ペーストで接着固定され、電気的導電がとられている。
【００１５】このようなＳＬＥＤアレーヘッドは、ＣＣＤ（charge coupled device）センサ等を含むイメージリーダ部と、イメージリーダ部からの画像データに基づき電子写真方式による画像形成を行うプリンタ部を備える画像形成装置において、光書き込み装置として使用される。すなわち、感光ドラムを帯電器により一次帯電させ、画像データに基づいてＳＬＥＤアレーヘッドにより感光ドラム上に静電潜像を形成し、この静電潜像を現像器により現像してトナー像を形成し、転写装置により記録媒体に転写するものである。
【００１６】
【発明が解決しようとする課題】（ＳＬＥＤチップ内配線不良）このようなＳＬＥＤアレーでは、各チップの発光動作制御を行うのに、多数のコントロール電気信号を送る必要があり、その結果としてチップ内はリソグラフィー技術による密集した微細なパターン配線や構造が多数敷かれる。
【００１７】この様な場合、当然、塵・不純物混入によるリソグラフィー配線不良、リソグラフィー形成後の突発性の高圧静電的破壊（静電気破壊）による各ＰＮ接合部および内層絶縁膜の（逆）耐圧性能劣化が生じる。
【００１８】（ＳＬＥＤ配線不良回避の従来方法）ＳＬＥＤ配線が平面パターンであれば、顕微鏡による綿密な視覚判定によって、配線不良を取り除く方法もあるが、チップの層間部における耐圧性能劣化などは、この判定による発見が困難である。そこで、従来は、実際に発光動作を行い、指定入力信号に対し、その発光輝度や発光パターンをフォトダイオード、ＣＣＤなどにより検知、画像解析することによって、配線不良検査を行っていた。
【００１９】次に、この配線不良検査について図９を参照して説明する。まず、点灯制御回路８１４に特定の１ビットが点灯するように制御信号を設定する。点灯した１ビットからの光をレンズ９０２を介して半透明ミラー９０４に導き、半透明ミラー９０４によりフォトダイオード９０３とＣＣＤ９０１に分ける。この状態で、フォトダイオード９０３の電流を測定する。これを全てのビット、全ＳＬＥＤアレーチップ８１１について行う。次に、全ビットが点灯するように制御信号を設定する。この状態で、ＣＣＤ９０１で各ビットの光量を測定する。これを全チップについて行う。これによって、正常な発光が得られない、少なくとも配線不良のあるチップを全て発見することができる。
【００２０】しかしながら、上記従来例では、あくまでも発光動作上で明確な性能劣化が無い限り、検出は不可能であった。例えば、各組立後工程において相当な静電ダメージを受け、ＰＮ接合部の逆方向漏れ電流特性に性能劣化の前兆が現われていたとしても検出することができなかった。
【００２１】このような発光点は出荷時の発光量確認試験では問題ないと判断されても、その後、ＰＮ接合部の劣化が急速に進行し、所望の寿命性能を満足できなくなる場合もありうる。
【００２２】こういった不良を発見するためには、従来方法では、場合によっては長時間の連続動作によるエージングが必要であり、これは電力消耗、スペースといった多くの点でコスト高で、スループットも低かった。
【００２３】本発明の第１の目的は、上記のような問題点を解決し、発光素子アレーヘッドの性能を試験することができる性能試験装置を提供することにある。
【００２４】本発明の第２の目的は、上記のような問題点を解決し、発光素子アレーヘッドの性能を試験することができる画像形成装置を提供することにある。
【００２５】
【課題を解決するための手段】請求項１の発明は、発光素子アレーと、該発光素子アレーの複数の外部端子に所定の駆動信号を供給して構成発光素子を順次に駆動する駆動手段とを有する発光素子アレーヘッドの性能試験装置において、前記駆動信号に代えて全非発光データを前記複数の外部端子に供給して当該発光素子アレーヘッドの消費電流を測定する電流測定手段と、該電流測定手段により測定された消費電流値と正常時の消費電流値とを比較した結果に基づき当該発光素子アレーヘッドの性能が劣化したか否かを判定する判定手段とを備えたことを特徴とする。
【００２６】請求項１において、判定手段により当該発光素子アレーヘッドの性能が劣化したと判定された場合にその旨を表示する表示制御手段をさらに備えることができる。
【００２７】請求項１において、発光素子アレーの構成発光素子は、発光サイリスタとすることができる。
【００２８】請求項３において、電流測定手段は、各発光サイリスタのゲートに信号を入力せず、アノードおよびカソードに所定のバイアス電圧を印加した状態で消費電流を測定することができる。
【００２９】請求項５の発明は、発光素子アレーと、該発光素子アレーの複数の外部端子に所定の駆動信号を供給して構成発光素子を順次に駆動する駆動手段とを有する発光素子アレーヘッドの性能試験装置において、前記発光素子アレーの電源端子と、グランド端子と、前記複数の外部端子との間の抵抗値を測定する測定手段と、該測定手段により測定された各抵抗値と正常時の対応する各抵抗値とを比較して当該発光素子アレーヘッドに低寿命素子が存在するか否かを判定する判定手段とを備えたことを特徴とする。
【００３０】請求項５において、判定手段により当該発光素子アレーヘッドに静電破壊が存在すると判定された場合にその旨を表示する表示制御手段をさらに備えることができる。
【００３１】請求項５において、測定手段は、測定により得られた抵抗値をストアするストア手段を有することができる。
【００３２】請求項５において、発光素子アレーの構成発光素子は、発光サイリスタとすることができる。
【００３３】請求項９の発明は、請求項１ないし４のいずれかに記載の性能試験装置を有することを特徴とする。
【００３４】請求項１０の発明は、請求項５ないし８のいずれかに記載の性能試験装置を有することを特徴とする。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００３６】＜第１の実施の形態＞図１は本発明の第１の実施の形態を示す。図１において、１００は画像形成装置のプリンタ部である。１０１はＳＬＥＤチップである。複数のＳＬＥＤチップ１０１によりアレーが構成されている。１０２は各ＳＬＥＤチップ１０１を駆動するＳＬＥＤ駆動回路である。ＳＬＥＤ駆動回路１０２とＳＬＥＤチップ１０１のアレーとによりＳＬＥＤヘッドが構成してある。
【００３７】１０３は電源部であり、ＳＬＥＤヘッドに電力を供給し、電流量をモニタするものである。１０４は画像データ処理部であり、ＳＬＥＤ駆動回路１０２に画像データを供給するものである。１０５は画像データ受信インタフェースであり、画像データ処理部１０４に画像データを供給するものである。１０８はゲートセレクタであり、画像データ処理部１０４への入力を選択するためのものである。１０７は表示パネルであり、ＳＬＥＤヘッドの交換等を表示するためのものである。１０９は感光ドラムである。
【００３８】１０６はコントローラであって、ノーマルモードでは、ゲートセレクタ１０８を画像データ受信インタフェース１０５側に切り換え、サービスモードでは、ゲートセレクタ１０８をコントローラ１０６側に切り換え、ＳＬＥＤチップ１０１のアレーの性能劣化を検査する動作へ移行できる。ゲートセレクタ１０８が画像データ受信インタフェース１０５側に切り換えられている場合には、パーソナルコンピュータやスキャナなどからの画像データを画像データ受信インタフェース１０５で受け取り、画像データ処理部１０４を介してＳＬＥＤ駆動回路１０２に供給し、ＳＬＥＤ駆動回路１０２によりＳＬＥＤチップ１０１が駆動制御される。ＳＬＥＤヘッドが画像データに合わせて発光されると、感光ドラム１０９に潜像が形成される。
【００３９】次に、複数のＳＬＥＤチップ１０１よりなるアレーの性能試験方法を説明する。コントローラ１０６はゲートセレクタ１０８を制御して、全非発光データを定常的に画像データ処理部１０４に供給し、この発光電流が無い低消費電流の状態で、電源部１０３と通信してＳＬＥＤヘッドへの供給電流量を検出する。そして、検出電流値と所定の閾値とを比較し、検出電流値が所定の閾値を超えた場合は、表示パネル１０７に「ＳＬＥＤチップ劣化傾向検出」と表示し、サービスマンに当該ＳＬＥＤヘッドの交換を促す。
【００４０】検出電流値が所定の閾値を超える状態は、ＳＬＥＤチップ１０１内のＰＮ接合の（逆）耐圧性能劣化が起こり始め、ＳＬＥＤチップ１０１のアレー中の信号φＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上パターン配線と、基板電極５Ｖ（裏面）の間のリーク電流が徐々に大きくなって、ＳＬＥＤ駆動回路１０２の全消費電流を含めたＳＬＥＤヘッドの全消費電流が増加する状態である。
【００４１】上述した手順によって検出された電源電流量の時間変化の一例を図２に示す。図２から、出荷前点検では、電流値は適正値であるが、点検日から４ヶ月目に、電流値が所定の閾値を超え、ＳＬＥＤチップ１０１のアレーに性能劣化が起こっているものがあることが分かり、そして、点検日から６ヶ月目には、非発光点による形成された画像の乱れが発生したことが分かる。
【００４２】本実施の形態の画像形成装置によれば、出荷前点検日から４ヶ月を経過した時点で、異常を発見できるため、事前に、このＳＬＥＤヘッドの交換を行うことができ、このようなトラブルを避けることが可能である。
【００４３】＜第２の実施の形態＞図３は本発明の第２の実施の形態を示す。これは画像形成装置の例であり、この画像形成装置のプリンタ部には、ＳＬＥＤチップアレー３００が設けてあり、ＳＬＥＤチップアレー３００へは、１チップにφＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上パターン配線があり、基板電極として５Ｖを裏面からとっており、配線は計６本ある。ＳＬＥＤチップは実際にはアレー上に繰り返し並べてあるが、図３には図面を簡単にするため１つのＳＬＥＤチップのみを図示している。
【００４４】この画像形成装置は、ＲＯＭ（read only memory）３０６と、ＲＡＭ（randomaccess memory）３０５と、ＣＰＵ（central processing unit）３０３と、ビデオインタフェース３０７と、抵抗測定部３０２と、デコーダ３０４とが、システムバスを介して相互に接続してある。ビデオインタフェース３０７にはディスプレイ３０８が接続してある。
【００４５】ＲＯＭ３０６には制御プログラムがストアしてある。ＣＰＵ３０３はＲＯＭ３０６の制御プログラムに従って、画像形成装置の各部を制御するものである。ＲＡＭ３０５はＣＰＵ３０３のワークエリアとして用いられている。
【００４６】デコーダ３０４はリレーアレー３０１を制御するための制御信号をデコードするものである。リレーアレー３０１はデコーダ３０４によるデコード結果に従って、リレーアレーを構成するリレーのうちの１つのリレーを閉成させて、φＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上配線のうちの１つを選択導通させ、抵抗測定部３０２に接続するものである。抵抗測定部３０２はφＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上パターン配線と基板電極との間の抵抗値を測定するものである。
【００４７】次に、性能試験方法を説明する。ＲＯＭ３０６の制御プログラムに従って、ＣＰＵ３０３により、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線に対するリレーを順次にＯＮにさせるリレー制御信号が生成されると、デコーダ３０４のデコード結果に基づき、リレーアレー３０１のφＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線に対するリレーが順次にＯＮになり、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線が抵抗測定部３０２に順次に接続される。そして、抵抗測定部３０２に接続された基板上パターン配線と基板電極との間の抵抗値が抵抗測定部３０２により測定され、測定結果がＣＰＵ３０３によりＲＡＭ３０５にストアされる。５Ｖ基板電極と、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線とは、ＯＦＦの発光サイリスタまたは転送サイリスタで絶縁されており、発光サイリスタまたは転送サイリスタの絶縁抵抗値は正常値では数ＭΩ以上になる。
【００４８】一連の測定が終了すると、ＣＰＵ３０３はＲＡＭ３０５の測定結果と正常時の抵抗値とを順次に比較し、比較結果に従って、静電気破壊に起因する抵抗劣化が存在するか否かを判定し、肯定判定した場合は、その旨をディスプレイ３０８に表示する。
【００４９】抵抗値が１ＭΩより小さいチップは、静電気破壊による抵抗劣化傾向が見られるチップとして、ＮＧ（no good）と判定される。
【００５０】図４はＳＬＥＤチップを画像形成装置に組み込む前にＳＬＥＤチップの性能試験が可能な性能試験システムを示す。ＳＬＥＤチップアレー４００の表面は、ドライバ基板と繋げるためのフレキシブルケーブル４０６と、金ワイヤ４０５により電極ワイヤボンディングされている。フレキシブルケーブルのパッド４０７に対して、針置きコンタクト装置による針電極アレー４０８が接触される。針置きコンタクト装置は１回の動作で、１チップ６本、全５６チップで３３６本全ての電極接触を取り、針はそれぞれスプリング付きで各々１Ω以下の低い接触抵抗が得られる。
【００５１】４０４はデコーダであり、パーソナルコンピュータ４０３からのリレー制御信号をデコードするものである。４０１はリレーアレーであり、デコーダからのリレー制御信号に従って、φＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上配線のうちの１つとマルチメータ４０２とを選択導通させるためのものである。４０２はマルチメータであり、φＳ、φＩ、φ１、φ２、ＧＮＤの５本の基板上パターン配線と基板電極との間の抵抗値を測定するものである。４０３はパーソナルコンピュータであり、リレー制御信号を生成するとともに、マルチメータ４０２の測定結果を記録し、測定結果に基づきＳＬＥＤチップの性能を判定し、判定結果を表示するものである。
【００５２】次に、性能試験方法を説明する。まず、針置きコンタクト装置にフレキシブルケーブル付きＳＬＥＤチップアレーをセットし、針電極アレー４０８の針によりフレキシブルケーブルの各パッド４０７にコンタクトをとる。パーソナルコンピュータ４０３により、リレーアレー４０１のφＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線に対するリレーを順次にＯＮにさせるリレー制御信号が生成されると、デコーダ４０４のデコード結果に基づき、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線に対するリレーが順次にＯＮになり、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線がマルチメータ４０２に順次に接続される。そして、マルチメータ４０２に接続された基板上パターン配線と基板電極との間の抵抗値がマルチメータ４０２により測定され、測定結果がパーソナルコンピュータ４０３によりメモリにストアされる。５Ｖ基板電極と、φＩ、φ１、φ２、φＳ、ＧＮＤの基板上パターン配線とは、ＯＦＦの発光サイリスタまたは転送サイリスタで絶縁されており、発光サイリスタまたは転送サイリスタの絶縁抵抗値は正常値では数ＭΩ以上になる。
【００５３】測定は１チップ当たり５本、全５６チップに対して２８０本全てのパッドについて自動で行なわれる。
【００５４】マルチメータ４０２による一連の測定が終了すると、パーソナルコンピュータ４０３はメモリの測定結果と正常時の抵抗値とを順次に比較し、比較結果に従って、静電気破壊に起因する抵抗劣化が存在するか否かを判定し、肯定判定した場合は、その旨をディスプレイに表示する。
【００５５】抵抗値が１ＭΩより小さいＳＬＥＤチップは、静電気破壊による抵抗劣化傾向が見られるＳＬＥＤチップとして、ＮＧ（no good）と判定される。
【００５６】図５は測定結果の一例を示す。図５から、２１チップ目はφＳワイヤ（１０１番目）に抵抗劣化傾向が見られ、また、４７チップ目は全てのワイヤ（φＳ、φ１、φ２、φＩ、ＧＮＤ、２３１〜２３５番目）に抵抗劣化傾向が見られ、これらの抵抗値は１ＭΩ以下であることが分かる。２１チップ目と４７チップ目のＳＬＥＤチップは他のＳＬＥＤチップと交換する必要がある。チップ交換後は、再度、同様にして、絶縁抵抗値を測定する。
【００５７】このような性能試験を行なうことにより、ワイヤーボンディングを含めた工程までにおいて微弱な静電気により破壊されたＳＬＥＤチップを発見することができ、ＳＬＥＤヘッドを修復することができることになる。
【００５８】本実施の形態における静電気破壊の初期不良の発見は、従来の発光計器検査に比較して、短時間で容易に行なうことができる。
【００５９】
【発明の効果】以上説明したように、本発明によれば、上記のように構成したので、発光素子アレーヘッドの性能を試験することができる。
【出願人】 【識別番号】０００００１００７
【氏名又は名称】キヤノン株式会社
【出願日】 平成１１年７月２８日（１９９９．７．２８）
【代理人】 【識別番号】１０００７７４８１
【弁理士】
【氏名又は名称】谷 義一 （外１名）
【公開番号】 特開２００１−４１９９８（Ｐ２００１−４１９９８Ａ）
【公開日】 平成１３年２月１６日（２００１．２．１６）
【出願番号】 特願平１１−２１４１５９